JPH0159838B2 - - Google Patents
Info
- Publication number
- JPH0159838B2 JPH0159838B2 JP56103620A JP10362081A JPH0159838B2 JP H0159838 B2 JPH0159838 B2 JP H0159838B2 JP 56103620 A JP56103620 A JP 56103620A JP 10362081 A JP10362081 A JP 10362081A JP H0159838 B2 JPH0159838 B2 JP H0159838B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter
- turned
- voltage source
- turns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
この発明はインバータ・トランジスタのベース
ドライバ回路に関し、トランジスタ・インバータ
のベースドライブ動作を安定して行わせることの
できるトランジスタ・インバータのベースドライ
バ回路を提供することを目的とするものである。
ドライバ回路に関し、トランジスタ・インバータ
のベースドライブ動作を安定して行わせることの
できるトランジスタ・インバータのベースドライ
バ回路を提供することを目的とするものである。
この発明の一実施例を第１図ないし第３図に示
す。すなわち、このトランジスタ・インバータの
ベースドライバ回路は、第１、第２の直流電圧源
VD1，VD2を直列接続するとともに２つの直流電
圧源VD1，VD2の接続中点ｎをトランジスタ・イ
ンバータTr0のエミツタ側に接続した直列電源回
路VDと、この直列電源回路VDの両端子間に直列
接続され互いの接続中点n′をインバータ・トラン
ジスタTr0のベース側に接続した第１、第２のト
ランジスタTr1，Tr2と、外部制御回路（図示せ
ず）から前記インバータ・トランジスタTr0のス
イツチング用制御信号を受け所定のスイツチング
サイクルでオン・オフ動作するホトカプラPCと、
前記第１の直流電圧源VD1の両端子間に接続され
前記ホトカブラPCに応動してオン・オフ動作す
る第３のトランジスタTr3と、前記第３のトラン
ジスタTr3のオン動作に応動して前記第１のトラ
ンジスタTr1をオン駆動する第４のトランジスタ
Tr4と、前記第３のトランジスタTr3のオン動作
に応動して前記第２のトランジスタTr2をオフ駆
動する第５のトランジスタTr5とを備え、前記第
３のトランジスタTr3のオン動作で第１のトラン
ジスタTr1をオン、第２のトランジスタTr2をオ
フ駆動してインバータ・トランジスタTr0のベー
ス・エミツタ間に第１の直流電圧源VD1を印加
し、前記第３のトランジスタTr3のオフ動作で第
１のトランジスタTr1をオフ、第２のトランジス
タTr2をオン駆動してインバータ・トランジスタ
Tr0のベース・エミツタ間に第１の直流電圧源
VD1と逆極性の第２の直流電圧源VD2を印加する
ことにより、インバータ・トランジスタTr0をオ
ン・オフ駆動するようにしたものである。
す。すなわち、このトランジスタ・インバータの
ベースドライバ回路は、第１、第２の直流電圧源
VD1，VD2を直列接続するとともに２つの直流電
圧源VD1，VD2の接続中点ｎをトランジスタ・イ
ンバータTr0のエミツタ側に接続した直列電源回
路VDと、この直列電源回路VDの両端子間に直列
接続され互いの接続中点n′をインバータ・トラン
ジスタTr0のベース側に接続した第１、第２のト
ランジスタTr1，Tr2と、外部制御回路（図示せ
ず）から前記インバータ・トランジスタTr0のス
イツチング用制御信号を受け所定のスイツチング
サイクルでオン・オフ動作するホトカプラPCと、
前記第１の直流電圧源VD1の両端子間に接続され
前記ホトカブラPCに応動してオン・オフ動作す
る第３のトランジスタTr3と、前記第３のトラン
ジスタTr3のオン動作に応動して前記第１のトラ
ンジスタTr1をオン駆動する第４のトランジスタ
Tr4と、前記第３のトランジスタTr3のオン動作
に応動して前記第２のトランジスタTr2をオフ駆
動する第５のトランジスタTr5とを備え、前記第
３のトランジスタTr3のオン動作で第１のトラン
ジスタTr1をオン、第２のトランジスタTr2をオ
フ駆動してインバータ・トランジスタTr0のベー
ス・エミツタ間に第１の直流電圧源VD1を印加
し、前記第３のトランジスタTr3のオフ動作で第
１のトランジスタTr1をオフ、第２のトランジス
タTr2をオン駆動してインバータ・トランジスタ
Tr0のベース・エミツタ間に第１の直流電圧源
VD1と逆極性の第２の直流電圧源VD2を印加する
ことにより、インバータ・トランジスタTr0をオ
ン・オフ駆動するようにしたものである。
第３のトランジスタTr3のオン動作に応動して
第２のトランジスタTr2をオフ駆動する前記第５
のトランジスタTr5と前記第３のトランジスタ
Tr3とは、同じく第１の直流電圧源VD1の両端子
間に接続された第６のトランジスタTr6を介して
接続され、トランジスタTr3がオン、トランジス
タTr6がオフ、トランジスタTr5がオフ、トラン
ジスタTr2がオフという信号伝達動作が行われる
ようにしている。
第２のトランジスタTr2をオフ駆動する前記第５
のトランジスタTr5と前記第３のトランジスタ
Tr3とは、同じく第１の直流電圧源VD1の両端子
間に接続された第６のトランジスタTr6を介して
接続され、トランジスタTr3がオン、トランジス
タTr6がオフ、トランジスタTr5がオフ、トラン
ジスタTr2がオフという信号伝達動作が行われる
ようにしている。
前記トランジスタTr1，Tr2，Tr3，Tr6はNPN
タイプ、トランジスタTr4，Tr5，Tr7はPNPタ
イプである。
タイプ、トランジスタTr4，Tr5，Tr7はPNPタ
イプである。
ダイオードD1，D2は、第３のトランジスタTr3
のオン動作に応動してオフ動作する第６のトラン
ジスタTr6（このトランジスタTr6は第５のトラン
ジスタTr5を介して第２のトランジスタTr2をオ
ン・オフ制御する）と、第３のトランジスタTr3
のオフ動作に応動して逆にオン動作する第４のト
ランジスタTr4との動作が相互に干渉し合わない
ようにこれを分離するためのものである。
のオン動作に応動してオフ動作する第６のトラン
ジスタTr6（このトランジスタTr6は第５のトラン
ジスタTr5を介して第２のトランジスタTr2をオ
ン・オフ制御する）と、第３のトランジスタTr3
のオフ動作に応動して逆にオン動作する第４のト
ランジスタTr4との動作が相互に干渉し合わない
ようにこれを分離するためのものである。
ホトカプラPCのホトトランジスタTrpに直列接
続した第７のトランジスタTr7およびこのトラン
ジスタTr7のバイアスを与えるツエナダイオード
ZDなどからなる回路は、トランジスタ・インバ
ータの動作中に停電が発生したとき、ベースドラ
イバ回路を流れる電流がゆるやかに減少して回路
内のトランジスタを２次破壊域で使用してしまう
といつた不都合を回避するための保護回路であ
り、次のように動作する。
続した第７のトランジスタTr7およびこのトラン
ジスタTr7のバイアスを与えるツエナダイオード
ZDなどからなる回路は、トランジスタ・インバ
ータの動作中に停電が発生したとき、ベースドラ
イバ回路を流れる電流がゆるやかに減少して回路
内のトランジスタを２次破壊域で使用してしまう
といつた不都合を回避するための保護回路であ
り、次のように動作する。
第１の直流電圧源VD1が正常のとき、ツエナダ
イオードZDはツエナ電圧が印加されてトランジ
スタTr7をオン駆動し、ホトカプラPCへの外部制
御回路からの入力制御信号をこのトランジスタ・
インバータのベースドライバ回路の第３のトラン
ジスタTr3以下のトランジスタTr4，Tr5，Tr6，
Tr1，Tr2からなる増幅段に伝達するが、停電が
発生して第１の直流電圧源VD1の電圧レベルがゆ
るやかに減少しはじめると、ツエナダイオード
ZDに逆方向電流が流れなくなり、ただちに第７
のトランジスタTr7をオフし、ホトカプラPCへの
外部制御回路からの入力信号をこのトランジス
タ・インバータのベースドライバ回路の増幅段に
伝達するおを阻止して、回路内のトランジスタが
２次破壊域で使用されるのを回避する。
イオードZDはツエナ電圧が印加されてトランジ
スタTr7をオン駆動し、ホトカプラPCへの外部制
御回路からの入力制御信号をこのトランジスタ・
インバータのベースドライバ回路の第３のトラン
ジスタTr3以下のトランジスタTr4，Tr5，Tr6，
Tr1，Tr2からなる増幅段に伝達するが、停電が
発生して第１の直流電圧源VD1の電圧レベルがゆ
るやかに減少しはじめると、ツエナダイオード
ZDに逆方向電流が流れなくなり、ただちに第７
のトランジスタTr7をオフし、ホトカプラPCへの
外部制御回路からの入力信号をこのトランジス
タ・インバータのベースドライバ回路の増幅段に
伝達するおを阻止して、回路内のトランジスタが
２次破壊域で使用されるのを回避する。
このように構成したため、外部制御回路からの
制御信号を受けてオン・オフ動作するホトカプラ
PCに応動して、第１のトランジスタTr1がオンで
第２のトランジスタTr2がオフ、第１のトランジ
スタTr1がオフで第２のトランジスタTr2がオン
の２つの状態の繰り返し動作が行われ、トランジ
スタTr1がオン、トランジスタTr2がオフの状態
では、トランジスタTr1，Tr2をスイツチで示す
第２図のようにインバータ・トランジスタTr0の
ベース・エミツタ間に第１の直流電圧源VD1が印
加されてインバータ・トランジスタTr0をオン駆
動し、トランジスタTr1がオフ、トランジスタ
Tr2がオンの逆の状態では、第３図のようにイン
バータ・トランジスタTr0のベース・エミツタ間
に第２の直流電圧源VD2による逆バイアスが印加
されてインバータ・トランジスタTr0を確実にオ
フ状態にし、インバータ・トランジスタTr0のオ
ン・オフ駆動を確実に行わせることができ、周囲
の温度その他の条件、定数等に変化が生じた場合
でも作動を不安定にすることがなく、回路の信頼
性の向上をはかることができる。
制御信号を受けてオン・オフ動作するホトカプラ
PCに応動して、第１のトランジスタTr1がオンで
第２のトランジスタTr2がオフ、第１のトランジ
スタTr1がオフで第２のトランジスタTr2がオン
の２つの状態の繰り返し動作が行われ、トランジ
スタTr1がオン、トランジスタTr2がオフの状態
では、トランジスタTr1，Tr2をスイツチで示す
第２図のようにインバータ・トランジスタTr0の
ベース・エミツタ間に第１の直流電圧源VD1が印
加されてインバータ・トランジスタTr0をオン駆
動し、トランジスタTr1がオフ、トランジスタ
Tr2がオンの逆の状態では、第３図のようにイン
バータ・トランジスタTr0のベース・エミツタ間
に第２の直流電圧源VD2による逆バイアスが印加
されてインバータ・トランジスタTr0を確実にオ
フ状態にし、インバータ・トランジスタTr0のオ
ン・オフ駆動を確実に行わせることができ、周囲
の温度その他の条件、定数等に変化が生じた場合
でも作動を不安定にすることがなく、回路の信頼
性の向上をはかることができる。
この発明の他の実施例を第４図に示す。すなわ
ち、このトランジスタ・インバータのベースドラ
イバ回路は、前記実施例において第３のトランジ
スタTr3の出力を第５のトランジスタTr5に伝達
するのにダイオードD1，D2と第６のトランジス
タTr6とからなる回路を介装したものに替えて、
直列電源回路VDの両端子間に接続したトランジ
スタT′r6，Tr8（T′r6はPNPタイプ、Tr8はNPN
タイプの直列回路で構成したものであり、トラン
ジスタTr3のオン動作により、トランジスタT′r6
がオン（トランジスタTr8は常時オン）して第５
のトランジスタTr5をオフし、それによつて第２
のトランジスタTr2をオフ駆動するものであり、
第３のトランジスタTr3のオン動作に応動して、
第４のトランジスタを介し第１のトランジスタ
Tr1をオン駆動する構成は前記実施例と同様であ
る。
ち、このトランジスタ・インバータのベースドラ
イバ回路は、前記実施例において第３のトランジ
スタTr3の出力を第５のトランジスタTr5に伝達
するのにダイオードD1，D2と第６のトランジス
タTr6とからなる回路を介装したものに替えて、
直列電源回路VDの両端子間に接続したトランジ
スタT′r6，Tr8（T′r6はPNPタイプ、Tr8はNPN
タイプの直列回路で構成したものであり、トラン
ジスタTr3のオン動作により、トランジスタT′r6
がオン（トランジスタTr8は常時オン）して第５
のトランジスタTr5をオフし、それによつて第２
のトランジスタTr2をオフ駆動するものであり、
第３のトランジスタTr3のオン動作に応動して、
第４のトランジスタを介し第１のトランジスタ
Tr1をオン駆動する構成は前記実施例と同様であ
る。
そして、前記トランジスタTr8は、第２の直流
電圧源VD2によりインバータ・トランジスタTr0
のベース・エミツタ間に逆バイアスが印加される
第３図の状態、すなわち前記第５のトランジスタ
Tr5がオンとなる（このとき第１のトランジスタ
Tr1はオフで第２のトランジスタTr2はオン）状
態で、回路故障などにより前記第２の直流電圧源
VD2の供給が停止したとき、前記第５のトランジ
スタTr5を経て流入する電流によつて前記直流電
圧源VD2の平滑用コンデンサC2がこの直流電圧源
VD2と逆の電位に充電されることがないように、
前記電流の流入経路を遮断するためのものであ
る。
電圧源VD2によりインバータ・トランジスタTr0
のベース・エミツタ間に逆バイアスが印加される
第３図の状態、すなわち前記第５のトランジスタ
Tr5がオンとなる（このとき第１のトランジスタ
Tr1はオフで第２のトランジスタTr2はオン）状
態で、回路故障などにより前記第２の直流電圧源
VD2の供給が停止したとき、前記第５のトランジ
スタTr5を経て流入する電流によつて前記直流電
圧源VD2の平滑用コンデンサC2がこの直流電圧源
VD2と逆の電位に充電されることがないように、
前記電流の流入経路を遮断するためのものであ
る。
そのほかの構成ならびに動作は前記実施例と同
様である。
様である。
このように、第３のトランジスタTr3のオン・
オフ信号を第２のトランジスタTr2へ伝達するの
に、直列電源回路VDの両端子間に直列接続した
２つのトランジスタT′r6，Tr8を介して行うよう
にしたため、第３のトランジスタTr3のオン・オ
フ信号を第１のトランジスタTr1に伝達する第４
のトランジスタTr4と前記トランジスタTr6との
分離を確実なものとすることができ、トランジス
タ・インバータのベースドライブを安定した動作
で行わせることができる。
オフ信号を第２のトランジスタTr2へ伝達するの
に、直列電源回路VDの両端子間に直列接続した
２つのトランジスタT′r6，Tr8を介して行うよう
にしたため、第３のトランジスタTr3のオン・オ
フ信号を第１のトランジスタTr1に伝達する第４
のトランジスタTr4と前記トランジスタTr6との
分離を確実なものとすることができ、トランジス
タ・インバータのベースドライブを安定した動作
で行わせることができる。
さらに、トランジスタTr8の存在により、第２
の直流電圧源VD2の供給が停止した場合でも、直
流電圧源VD2の平滑用コンデンサC2にトランジス
タTr5を介して流入する電流によつて逆電位が充
電されるのを確実に阻止することができ、一層信
頼性の高い動作を行わせることができる。
の直流電圧源VD2の供給が停止した場合でも、直
流電圧源VD2の平滑用コンデンサC2にトランジス
タTr5を介して流入する電流によつて逆電位が充
電されるのを確実に阻止することができ、一層信
頼性の高い動作を行わせることができる。
以上のように、この発明のトランジスタ・イン
バータのベースドライバ回路は、第１、第２の直
流電圧源を直列接続するとともに２つの直流電圧
源の接続中点をインバータ・トランジスタのエミ
ツタ側に接続した直列電源回路と、この直列電源
回路の両端子間に直列接続され互いの接続中点を
インバータ・トランジスタのベース側に接続した
第１、第２のトランジスタと、前記第１の直流電
圧源の両端子間に接続され外部制御回路から入力
される制御信号に応動してオン・オフ動作する第
３のトランジスタと、前記第３のトランジスタの
オン動作に応動して前記第１のトランジスタをオ
ン駆動する第４のトランジスタと、前記第３のト
ランジスタのオン動作に応動して前記第２のトラ
ンジスタをオフ駆動する第５のトランジスタとを
備え、前記第３のトランジスタのオン動作で第１
のトランジスタをオン、第２のトランジスタをオ
フ駆動してインバータ・トランジスタのベース・
エミツタ間に第１の直流電圧源を印加し、前記第
３のトランジスタのオフ動作で第１のトランジス
タをオフ、第２のトランジスタをオン駆動してイ
ンバータ・トランジスタのベース・エミツタ間に
前記第１の直流電圧源と逆極性の第２の直流電圧
源を印加することにより、インバータ・トランジ
スタをオン・オフ駆動するようにしたものである
ため、周囲の温度その他の条件に変動がある場合
でもトランジスタ・インバータのベースドライブ
動作を安定して行わせることができるという効果
を有する。
バータのベースドライバ回路は、第１、第２の直
流電圧源を直列接続するとともに２つの直流電圧
源の接続中点をインバータ・トランジスタのエミ
ツタ側に接続した直列電源回路と、この直列電源
回路の両端子間に直列接続され互いの接続中点を
インバータ・トランジスタのベース側に接続した
第１、第２のトランジスタと、前記第１の直流電
圧源の両端子間に接続され外部制御回路から入力
される制御信号に応動してオン・オフ動作する第
３のトランジスタと、前記第３のトランジスタの
オン動作に応動して前記第１のトランジスタをオ
ン駆動する第４のトランジスタと、前記第３のト
ランジスタのオン動作に応動して前記第２のトラ
ンジスタをオフ駆動する第５のトランジスタとを
備え、前記第３のトランジスタのオン動作で第１
のトランジスタをオン、第２のトランジスタをオ
フ駆動してインバータ・トランジスタのベース・
エミツタ間に第１の直流電圧源を印加し、前記第
３のトランジスタのオフ動作で第１のトランジス
タをオフ、第２のトランジスタをオン駆動してイ
ンバータ・トランジスタのベース・エミツタ間に
前記第１の直流電圧源と逆極性の第２の直流電圧
源を印加することにより、インバータ・トランジ
スタをオン・オフ駆動するようにしたものである
ため、周囲の温度その他の条件に変動がある場合
でもトランジスタ・インバータのベースドライブ
動作を安定して行わせることができるという効果
を有する。
第１図はこの発明の一実施例を示す回路図、第
２図および第３図はそれぞれその動作を示す概略
回路図、第４図はこの発明の他の実施例を示す回
路図である。 VD…直列電源回路、VD1…直流電圧源（第１）、
VD2…直流電圧源（第２）、Tr0…インバータ・ト
ランジスタ、Tr1…トランジスタ（第１）、Tr2…
トランジスタ（第２）、Tr3…トランジスタ（第
３）、Tr4…トランジスタ（第４）、Tr5…トラン
ジスタ（第５）、Tr6…トランジスタ（第６）、
D1，D2…ダイオード、PC…ホトカプラ、T′r6，
Tr8…トランジスタ。
２図および第３図はそれぞれその動作を示す概略
回路図、第４図はこの発明の他の実施例を示す回
路図である。 VD…直列電源回路、VD1…直流電圧源（第１）、
VD2…直流電圧源（第２）、Tr0…インバータ・ト
ランジスタ、Tr1…トランジスタ（第１）、Tr2…
トランジスタ（第２）、Tr3…トランジスタ（第
３）、Tr4…トランジスタ（第４）、Tr5…トラン
ジスタ（第５）、Tr6…トランジスタ（第６）、
D1，D2…ダイオード、PC…ホトカプラ、T′r6，
Tr8…トランジスタ。
Claims (1)
- １ 第１、第２の直流電圧源を直列接続するとと
もにこの２つの直流電圧源の接続中点をインバー
タ・トランジスタのエミツタ側に接続した直列電
源回路と、この直列電源回路の両端子間に直列接
続され互いの接続中点をインバータ・トランジス
タのベース側に接続した第１、第２のトランジス
タと、前記第１の直流電圧源の両端子間に接続さ
れ外部制御回路から入力される制御信号に応動し
てオン・オフ動作する第３のトランジスタと、前
記第３のトランジスタのオン動作に応動して前記
第１のトランジスタをオン駆動する第４のトラン
ジスタと、前記第３のトランジスタのオン動作に
応動して前記第２のトランジスタをオフ駆動する
第５のトランジスタとを備え、前記第３のトラン
ジスタのオン動作で第１のトランジスタをオン、
第２のトランジスタをオフ駆動してインバータ・
トランジスタのベース・エミツタ間に第１の直流
電圧源を印加し、前記第３のトランジスタのオフ
動作で第１のトランジスタをオフ、第２のトラン
ジスタをオン駆動してインバータ・トランジスタ
のベース・エミツタ間に前記第１の直流電圧源と
逆極性の第２の直流電圧源を印加することによ
り、インバータ・トランジスタをオン・オフ駆動
するようにしたことを特徴とするトランジスタ・
インバータのベースドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103620A JPS586080A (ja) | 1981-06-30 | 1981-06-30 | トランジスタ・インバ−タのベ−スドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56103620A JPS586080A (ja) | 1981-06-30 | 1981-06-30 | トランジスタ・インバ−タのベ−スドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586080A JPS586080A (ja) | 1983-01-13 |
| JPH0159838B2 true JPH0159838B2 (ja) | 1989-12-19 |
Family
ID=14358806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56103620A Granted JPS586080A (ja) | 1981-06-30 | 1981-06-30 | トランジスタ・インバ−タのベ−スドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586080A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148435U (ja) * | 1989-05-18 | 1990-12-17 | ||
| JP2532669Y2 (ja) * | 1990-10-31 | 1997-04-16 | シャープ株式会社 | 加熱調理器用重量検出装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683579B2 (ja) * | 1983-07-12 | 1994-10-19 | 松下電器産業株式会社 | パワートランジスターのベースドライバー回路 |
| FR2639489B1 (fr) * | 1988-11-22 | 1991-02-15 | Telemecanique | Dispositif interrupteur de puissance, notamment pour convertisseur de frequence |
-
1981
- 1981-06-30 JP JP56103620A patent/JPS586080A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148435U (ja) * | 1989-05-18 | 1990-12-17 | ||
| JP2532669Y2 (ja) * | 1990-10-31 | 1997-04-16 | シャープ株式会社 | 加熱調理器用重量検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS586080A (ja) | 1983-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043587A (en) | Photocoupler circuit having DC power source in series with detection and switching means | |
| JPH04308475A (ja) | インバータ装置及びその信号レベル変換回路 | |
| JP2578465B2 (ja) | パルス信号発生回路 | |
| US4493000A (en) | Power on/off protect circuit | |
| JPH0159838B2 (ja) | ||
| US4656414A (en) | Efficient switch drive circuit | |
| US4599672A (en) | Failsafe power-up/power-down switch | |
| JPH0457241B2 (ja) | ||
| KR960035645A (ko) | 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법 | |
| JP2775245B2 (ja) | 電源供給制御回路 | |
| JPS604357Y2 (ja) | 電源回路の開閉装置 | |
| JP2917323B2 (ja) | 通信装置の警報出力回路 | |
| JPH04157813A (ja) | ハイサイド・スイッチ駆動回路 | |
| JPH01204521A (ja) | 出力インターフェース回路 | |
| KR100276568B1 (ko) | 파워업 리셋 회로 | |
| JPH0221810Y2 (ja) | ||
| JPH0470118A (ja) | トランジスタ制御回路 | |
| JPS59106832A (ja) | 電源供給制御回路 | |
| JPS6114223Y2 (ja) | ||
| JPH0549119B2 (ja) | ||
| JPS61224726A (ja) | 双方向スイツチ | |
| JPH042502Y2 (ja) | ||
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JPS5918861Y2 (ja) | 相補型ｆｅｔチョッパ駆動回路 | |
| JPH0545118Y2 (ja) |