JP2578465B2 - パルス信号発生回路 - Google Patents

パルス信号発生回路

Info

Publication number
JP2578465B2
JP2578465B2 JP63060214A JP6021488A JP2578465B2 JP 2578465 B2 JP2578465 B2 JP 2578465B2 JP 63060214 A JP63060214 A JP 63060214A JP 6021488 A JP6021488 A JP 6021488A JP 2578465 B2 JP2578465 B2 JP 2578465B2
Authority
JP
Japan
Prior art keywords
transistor
pulse signal
floating gate
power
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63060214A
Other languages
English (en)
Other versions
JPH01235412A (ja
Inventor
正信 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63060214A priority Critical patent/JP2578465B2/ja
Priority to US07/321,779 priority patent/US5017803A/en
Priority to EP89302443A priority patent/EP0333405B1/en
Priority to DE68922766T priority patent/DE68922766T2/de
Priority to KR8903204A priority patent/KR920002673B1/ko
Publication of JPH01235412A publication Critical patent/JPH01235412A/ja
Application granted granted Critical
Publication of JP2578465B2 publication Critical patent/JP2578465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 〔概 要〕 例えば電源投入時におけるリセットパルス発生回路な
どに利用されるパルス信号発生回路に関し、 比較的簡単な構成で消費電力を少なくし、かつ信頼性
を高めることを目的とし、 所定の電源電圧が付与されたコントロールゲート、お
よびその電位が制御されるフローティングゲートを有す
るトランジスタをそなえ、該電源電圧上昇時、該フロー
ティングゲートの電位変化に応じて該トランジスタのし
きい値電圧を変化させ、所定のパルス信号を出力される
ように構成される。
〔産業上の利用分野〕
本発明はパルス信号発生回路に関し、特に電源投入時
におけるリセットパルス発生回路（パワーオン・リセッ
ト回路）などに利用されるパルス信号発生回路に関す
る。
〔従来の技術〕
例えば半導体メモリなどの半導体集積回路において
は、電源投入時において各部のノードの電圧を初期設定
するために、電源投入時にリセットパルスをチップ内部
で発生させる回路（所謂パワーオン・リセット回路）が
設けられる。
特にCMOS型の半導体集積回路は、低消費電力である点
が大きな特長とされており、したがってかかる集積回路
に用いられるパワーオン・リセット回路も低消費電力を
達成することが要求される。
一方、従来技術としてのパワーオン・リセット回路と
しては、．高抵抗により電源電圧を分圧し、該分圧し
た電圧を例えばCMOSインバータ回路へ入力させる回路
（電源投入時、電源電圧の上昇に伴って該分圧した電圧
をも上昇させ、所定の値（該インバータのしきい値）ま
で上昇したときに該インバータを反転させて所定のリセ
ットパルスを発生させる回路）では、常時該高抵抗を通
して電流が流れるため消費電力の増大を招くことにな
る。また．上記高抵抗に分圧する代りにコンデンサの
容量分割を利用する回路では、特に光がチップに当った
ときあるいは温度上昇時、該コンデンサにリーク電流が
流れることによって分圧レベルが正確な値とならず、誤
動作する（リセットパルスが正しく出ない）おそれが生
ずる。また．上記高抵抗あるいはコンデンサの代りCR
時定数回路を利用する場合には、電源オン・オフの頻度
が高い場合（短い時間でオン・オフする場合）に正確に
動作しないおそれが生ずる。更に．フィードバック回
路などを利用した回路も考えられているが、その回路構
成が複雑になるなどの問題点が生ずる。
〔発明が解決しようとする課題〕
本発明はかかる課題を解決するためになされたもの
で、比較的簡単な構成でありながら消費電力がきわめて
少く、信頼性の高い、上記パワーオン・リセット回路な
どに適したパルス信号発生回路をうるようにしたもので
ある。
〔課題を解決するための手段〕
上記課題を解決するために本発明においては、所定の
電源電圧が付与されたコントロールゲート、およびその
電位が制御されるフローティングゲートを有するトラン
ジスタをそなえ、該電源電圧上昇時、該フローティング
ゲートの電位変化に応じて該トランジスタのしきい値電
圧を変化させ、所定のパルス信号を出力させるようにし
たパルス信号発生回路が提供される。
〔作 用〕
上記構成によれば、EPROMなどで利用されているフロ
ーティングゲート付トランジスタを用い、該フローティ
ングゲートの電位を制御して該トランジスタに、そのし
きい値として２つの異なる値を持たせ、それによって所
定のパルス信号を出力させることができる。
〔実施例〕
第１図は、本発明の１実施例としてのパルス信号発生
回路を示すもので、T1はフローティングゲートFGおよび
コントロールゲートCGを有するトランジスタであって、
該トランジスタT1のドレインは負荷抵抗Ｒを介して電源
Vccに接続され、ソースは電源Vssに接続され、また該コ
ントロールゲートCGには該電源Vccが直接接続され、該
フローティングゲートFGはエンハンスメント形トランジ
スタT2のドレインに接続される。更に該フローティング
ゲートFGにそのドレインが接続された該エンハンスメン
ト形トランジスタT2のゲートにも該電源Vccが直接接続
され、そのソースには電源Vssが接続される。なお該ト
ランジスタT1のドレインと負荷抵抗Ｒとの接続点から出
力電圧Voutがとり出され、該出力電圧Voutが例えばCMOS
インバータ回路に入力される。
上述した回路において、第２図（ａ）に示すように、
時点t1で電源を投入しその電源電圧VccをVss（0V）から
上昇させて行くと、はじめは該エンハンスメント形トラ
ンジスタT2がオフのため、該トランジスタT1のフローテ
ィングゲートFGはフローティング状態となり、該コント
ロールゲートCGとフローティングゲートFG間の容量と、
該フローティングゲートFGと基板間の容量の結合によ
り、該フローティングゲートFGの電位は例えば0.5×Vcc
のレベルとなり、該トランジスタT1はオンとなり、該出
力電圧Voutはほぼ0V（Vss）となる（第２図（ｂ）参
照）。
そして更に電源電圧Vccが上昇すると（例えば第２図
（ａ）のＶ′cc点に到達する時点t2で）、該エンハンス
メント形トランジスタT2がオンとなり、その結果、該フ
ローティングゲートFGの電位が0Vとなるため、該トラン
ジスタT1がオフとなり、該出力電圧VoutがVcc（ハイレ
ベル）に上昇する（第２図（ｂ）参照）。したがって該
出力電圧Voutを例えばCMOSインバータへ入力させること
により、その出力側からは、該時点t1からt2までの間
（電源投入後、所定の短時間だけ）所定のパルス電圧を
出力させることができ、例えば上記リセットパルスとし
て利用することができる。
上述したように本発明回路では、電源投入後（時点
t1）から時点t2までは、該トランジスタT1のフローティ
ングゲートFGの電位が例えば0.5×Vccのレベルとなって
該トランジスタT1の所定のしきい値電圧（例えば3V）を
有し、該時点t2以後は該トランジスタT1のフローティン
グゲートFGの電位が0Vとなってそのしきい値電圧は無限
大（すなわちトランジスタT1は完全なオフ状態）となる
ため、このしきい値電圧の変化を利用して所定のパルス
信号を出力させることができる。そして上記電源投入時
点t1からt2までの短時間のみ消費電力があるだけで、そ
れ以後は全く消費電力がなくなる。
〔発明の効果〕
本発明によれば、比較的簡単な構成で消費電力が少な
く、しかも小型で信頼性の高いパルス信号発生回路をう
ることができるため、上記パワーオン・リセット回路な
どに好適に利用することができる。
【図面の簡単な説明】
第１図は、本発明の１実施例としてのパルス信号発生回
路を示す図、 第２図（ａ），（ｂ）は、第１図の回路の動作を説明す
るタイミング図である。 （符号の説明） T1:フローティングゲートFGを有するトランジスタ、 T2:エンハンスメント形トランジスタ、 R:負荷抵抗。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】所定の電源電圧が付与されたコントロール
    ゲート、およびその電位が制御されるフローティングゲ
    ートを有するトランジスタをそなえ、該電源電圧上昇
    時、該フローティングゲートの電位変化に応じて該トラ
    ンジスタのしきい値電圧を変化させ、所定のパルス信号
    を出力させることを特徴とするパルス信号発生回路。
  2. 【請求項２】該電源電圧が所定値まで上昇したとき、該
    フローティングゲートの電位変化に応じて該トランジス
    タのしきい値電圧を変化させ、これにより電源投入時に
    所定のリセットパルスを出力させるようにした、請求項
    １に記載のパルス信号発生回路。
  3. 【請求項３】該フローティングゲートの電位を制御する
    素子として、そのゲートに該電源電圧が付与されたエン
    ハンスメント形トランジスタが用いられる、請求項１に
    記載のパルス発生信号回路。
JP63060214A 1988-03-16 1988-03-16 パルス信号発生回路 Expired - Fee Related JP2578465B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63060214A JP2578465B2 (ja) 1988-03-16 1988-03-16 パルス信号発生回路
US07/321,779 US5017803A (en) 1988-03-16 1989-03-10 Power supply potential rising detection circuit
EP89302443A EP0333405B1 (en) 1988-03-16 1989-03-13 Power supply potential rising detection circuit
DE68922766T DE68922766T2 (de) 1988-03-16 1989-03-13 Speisespannungspotentialanstiegsdetektorschaltung.
KR8903204A KR920002673B1 (en) 1988-03-16 1989-03-15 Source voltage-up detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63060214A JP2578465B2 (ja) 1988-03-16 1988-03-16 パルス信号発生回路

Publications (2)

Publication Number Publication Date
JPH01235412A JPH01235412A (ja) 1989-09-20
JP2578465B2 true JP2578465B2 (ja) 1997-02-05

Family

ID=13135685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63060214A Expired - Fee Related JP2578465B2 (ja) 1988-03-16 1988-03-16 パルス信号発生回路

Country Status (5)

Country Link
US (1) US5017803A (ja)
EP (1) EP0333405B1 (ja)
JP (1) JP2578465B2 (ja)
KR (1) KR920002673B1 (ja)
DE (1) DE68922766T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170058499A (ko) * 2015-11-18 2017-05-29 삼성디스플레이 주식회사 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239500A (en) * 1989-09-29 1993-08-24 Centre Suisse D'electronique Et De Microtechnique S.A. Process of storing analog quantities and device for the implementation thereof
JP3059737B2 (ja) * 1989-12-25 2000-07-04 シャープ株式会社 半導体記憶装置
JPH0474015A (ja) * 1990-07-13 1992-03-09 Mitsubishi Electric Corp 半導体集積回路装置
US5248907A (en) * 1992-02-18 1993-09-28 Samsung Semiconductor, Inc. Output buffer with controlled output level
FR2691289A1 (fr) * 1992-05-15 1993-11-19 Thomson Csf Dispositif semiconducteur à effet de champ, procédé de réalisation et application à un dispositif à commande matricielle.
EP0596637A1 (en) * 1992-11-02 1994-05-11 STMicroelectronics, Inc. Input buffer circuit
EP0700159A1 (en) * 1994-08-31 1996-03-06 STMicroelectronics S.r.l. Threshold detection circuit
JP3409938B2 (ja) * 1995-03-02 2003-05-26 株式会社東芝 パワーオンリセット回路
US5555166A (en) * 1995-06-06 1996-09-10 Micron Technology, Inc. Self-timing power-up circuit
DE10146831B4 (de) * 2001-09-24 2006-06-22 Atmel Germany Gmbh Verfahren zur Erzeugung eines zeitlich begrenzten Signals
JP3597501B2 (ja) * 2001-11-20 2004-12-08 松下電器産業株式会社 半導体集積回路
SE526731C2 (sv) * 2003-10-30 2005-11-01 Infineon Technologies Ag Uppstartningsövervakningskrets
US7944769B1 (en) * 2009-10-14 2011-05-17 Xilinx, Inc. System for power-on detection
US8432727B2 (en) * 2010-04-29 2013-04-30 Qualcomm Incorporated Invalid write prevention for STT-MRAM array

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245165A (en) * 1978-11-29 1981-01-13 International Business Machines Corporation Reversible electrically variable active parameter trimming apparatus utilizing floating gate as control
JPS6197576A (ja) * 1984-10-19 1986-05-16 Toshiba Corp 高電位検知回路
JPH07105704B2 (ja) * 1985-08-12 1995-11-13 松下電器産業株式会社 電圧検出回路
US4742492A (en) * 1985-09-27 1988-05-03 Texas Instruments Incorporated EEPROM memory cell having improved breakdown characteristics and driving circuitry therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170058499A (ko) * 2015-11-18 2017-05-29 삼성디스플레이 주식회사 스캔라인 드라이버 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
EP0333405A2 (en) 1989-09-20
KR890015507A (ko) 1989-10-30
EP0333405B1 (en) 1995-05-24
DE68922766D1 (de) 1995-06-29
DE68922766T2 (de) 1995-09-28
KR920002673B1 (en) 1992-03-31
EP0333405A3 (en) 1991-01-09
JPH01235412A (ja) 1989-09-20
US5017803A (en) 1991-05-21

Similar Documents

Publication Publication Date Title
JP2578465B2 (ja) パルス信号発生回路
KR100301368B1 (ko) 파워온리셋회로
JP2741022B2 (ja) パワーオンリセツトパルス発生回路
JPS6236144Y2 (ja)
JPS6153759A (ja) 発振回路
JP2854533B2 (ja) バックバイアス電圧発生器
TW413927B (en) Bias circuit of semiconductor integrated circuit
KR100210557B1 (ko) 모드 설정용 입력 회로
KR0126254B1 (ko) 반도체 메모리 장치의 데이터 입력 버퍼
US6198319B1 (en) Power-on circuit built in IC
JP2008017101A (ja) パワーオンリセット回路
JP2936474B2 (ja) 半導体集積回路装置
JPH1127137A (ja) 半導体集積回路
KR100762842B1 (ko) 반도체 메모리 장치의 초기화 시스템
KR100188007B1 (ko) 펄스 발생회로
JPS61150515A (ja) 半導体集積回路
JP2884895B2 (ja) 電圧検知回路
JPH05206812A (ja) パルス信号発生回路
JPS6182532A (ja) インバ−タ回路
JPH11150463A (ja) パワーオンリセット回路
JP2994168B2 (ja) 初期状態設定回路
JPH03248619A (ja) 半導体出力回路
JP2608368B2 (ja) 電子装置
JPH04297912A (ja) 電源投入回路
KR101043381B1 (ko) 플로우팅을 방지하는 입력 버퍼

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees