JPH0683579B2 - パワートランジスターのベースドライバー回路 - Google Patents
パワートランジスターのベースドライバー回路Info
- Publication number
- JPH0683579B2 JPH0683579B2 JP58126513A JP12651383A JPH0683579B2 JP H0683579 B2 JPH0683579 B2 JP H0683579B2 JP 58126513 A JP58126513 A JP 58126513A JP 12651383 A JP12651383 A JP 12651383A JP H0683579 B2 JPH0683579 B2 JP H0683579B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- power
- current
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はパワートランジスターを使用したインバーター
に利用されるもので、同パワートランジスターのベース
ドライバー回路に関する。
に利用されるもので、同パワートランジスターのベース
ドライバー回路に関する。
従来例の構成とその問題点 インバーターの負荷として接続されるのは、抵抗負荷で
はなく、ほとんど全てがリアクトルやモーター等の誘導
性負荷である。単相インバーターの一例を第１図に示
す。第１図において、Q1〜Q4はパワートランジスター、
D1〜D4はパワートランジスターQ1〜Q4にそれぞれ逆並列
に接続した高速ダイオード、Ｌは誘導性負荷で、端子A,
B間に直流電源を接続する。
はなく、ほとんど全てがリアクトルやモーター等の誘導
性負荷である。単相インバーターの一例を第１図に示
す。第１図において、Q1〜Q4はパワートランジスター、
D1〜D4はパワートランジスターQ1〜Q4にそれぞれ逆並列
に接続した高速ダイオード、Ｌは誘導性負荷で、端子A,
B間に直流電源を接続する。
第２図はパワートランジスターQ1〜Q4のベースをドライ
ブするベースドライバー回路の一例を示すものである。
ブするベースドライバー回路の一例を示すものである。
第２図において、Q2，D2は第１図におけるQ2，D2と同一
である。Q5，Q6，Q7はトランジスタ、R1，R2，R3は固定
抵抗器で、トランジスタQ7のベース端子がドライブ信号
入力となる。
である。Q5，Q6，Q7はトランジスタ、R1，R2，R3は固定
抵抗器で、トランジスタQ7のベース端子がドライブ信号
入力となる。
以上の構成において、トランジスタQ2をオンとするに
は、トランジスタQ7へのベース電流を流さずトランジス
タQ7がオフになっている時で、トランジスタQ2のベース
電流は直流電源VCのプラス側より抵抗R1、トランジスタ
Q5、パワートランジスターQ2を通じて直流電源VCのマイ
ナス側に流れる。
は、トランジスタQ7へのベース電流を流さずトランジス
タQ7がオフになっている時で、トランジスタQ2のベース
電流は直流電源VCのプラス側より抵抗R1、トランジスタ
Q5、パワートランジスターQ2を通じて直流電源VCのマイ
ナス側に流れる。
ドライブ電流は抵抗R1によって制限する。パワートラン
ジスタQ2をオフとするには、トランジスタQ7にベース電
流を流してトランジスタQ7がオンになっている時で、パ
ワートランジスタQ2のベースの余剰キャリアを直流電源
VEのプラス側からトランジスタQ2と、トランジスタQ6、
抵抗R2を通して直流電流VEのマイナス側に引き込み、ト
ランジスタQ2のベース，エミッター間に直流電源VEによ
り逆バイアス電圧−VBEを印加するものである。
ジスタQ2をオフとするには、トランジスタQ7にベース電
流を流してトランジスタQ7がオンになっている時で、パ
ワートランジスタQ2のベースの余剰キャリアを直流電源
VEのプラス側からトランジスタQ2と、トランジスタQ6、
抵抗R2を通して直流電流VEのマイナス側に引き込み、ト
ランジスタQ2のベース，エミッター間に直流電源VEによ
り逆バイアス電圧−VBEを印加するものである。
この様子を第３図に示す。
第３図において、IBはパワートランジスターQ2のベース
電流、VBはベース，エミッター間電圧で、Ｐ点でトラン
ジスタQ2がオン,Q点でオフとなる。Ｇはゼロボルトライ
ンである。
電流、VBはベース，エミッター間電圧で、Ｐ点でトラン
ジスタQ2がオン,Q点でオフとなる。Ｇはゼロボルトライ
ンである。
第１図のトランジスタQ2以外のQ1，Q3，Q4の各パワート
ランジスターのベースにも第２図のQ2，D2に置き換えて
同じベースドライバー回路が接続されている。
ランジスターのベースにも第２図のQ2，D2に置き換えて
同じベースドライバー回路が接続されている。
第１図において、PWM制御にてＣ点の平均電圧を変える
には、トランジスタQ1とQ2を交互にオン，オフさせ、そ
のオン，オフの比率を変えることにより行なうが、実際
にはトランジスタQ1，Q2のスイッチング時間による動作
遅れがあるためにオン，オフ動作がトランジスタQ1とQ2
間で切り換わる場合、タイミング時間Tdをとったドライ
バーへのドライブ信号にてトランジスタQ1，Q2が同時に
オンとなるタイミングがないようにする。トランジスタ
Q3，Q4のペアーでも全く同一である。
には、トランジスタQ1とQ2を交互にオン，オフさせ、そ
のオン，オフの比率を変えることにより行なうが、実際
にはトランジスタQ1，Q2のスイッチング時間による動作
遅れがあるためにオン，オフ動作がトランジスタQ1とQ2
間で切り換わる場合、タイミング時間Tdをとったドライ
バーへのドライブ信号にてトランジスタQ1，Q2が同時に
オンとなるタイミングがないようにする。トランジスタ
Q3，Q4のペアーでも全く同一である。
この様子を第４図に示す。
第４図において、Q1は第１図のパワートランジスタQ1の
ドライバーへのドライブ信号で、Q2は第１のパワートラ
ンジスタQ2のドライバーへのドライブ信号である。
ドライバーへのドライブ信号で、Q2は第１のパワートラ
ンジスタQ2のドライバーへのドライブ信号である。
トランジスタQ1のオンからトランジスタQ2のオンあるい
はトランジスタQ2のオンからトランジスタQ1のオンへ交
互に切換わる場合はタイミング時間Tdをとって、トラン
ジスタQ1，Q2が同時オンにならないようにする。
はトランジスタQ2のオンからトランジスタQ1のオンへ交
互に切換わる場合はタイミング時間Tdをとって、トラン
ジスタQ1，Q2が同時オンにならないようにする。
トランジスタQ1，Q2がオン，オフを交互に繰り返えして
おり、わかりやすくするためトランジスタQ4が連続して
オンの状態で、チョッパー周波数に対して負荷Ｌのイン
ダクタンスが大きい場合、この時のトランジスタQ1，Q2
のドライバーへのドライブ信号と、トランジスタQ1，Q2
のベース電流、トランジスタQ1のコレクター電流、高速
ダイオードD2の順方向電流をチョッパーの１サイクルに
て考えると第５図のようになる。
おり、わかりやすくするためトランジスタQ4が連続して
オンの状態で、チョッパー周波数に対して負荷Ｌのイン
ダクタンスが大きい場合、この時のトランジスタQ1，Q2
のドライバーへのドライブ信号と、トランジスタQ1，Q2
のベース電流、トランジスタQ1のコレクター電流、高速
ダイオードD2の順方向電流をチョッパーの１サイクルに
て考えると第５図のようになる。
第５図において、Q1，Q2は第１図のパワートランジスタ
ーQ1，Q2のそれぞれのドライバーへのドライブ信号，I
B1，IB2は同じくトランジスタQ1，Q2へのベース電流、I
Lは負荷Ｌへの負荷電流、IC1はトランジスタQ1のコレク
ター電流、ID2は高速ダイオードD2の順方向電流であ
る。
ーQ1，Q2のそれぞれのドライバーへのドライブ信号，I
B1，IB2は同じくトランジスタQ1，Q2へのベース電流、I
Lは負荷Ｌへの負荷電流、IC1はトランジスタQ1のコレク
ター電流、ID2は高速ダイオードD2の順方向電流であ
る。
Q1のドライバーへのドライブ信号にてトランジスタQ1が
オンとなると、負荷Ｌへの電流は電源端Ａからトランジ
スタQ1，負荷ＬトランジスタQ4を通って電源端Ｂにもど
り、トランジスタQ1のドライバーへのドライブ信号が加
わっているP,Q間では、トランジスタQ1のコレクター電
流IC1が流れ、トランジスタQ1のドライバーへのドライ
ブ信号がオフになると、負荷Ｌにたくわえられたエネル
ギーは電流となってパワートランジスタQ4、高速ダイオ
ードD2を通してフリーホイール電流が流れる。これが第
５図においてQ,R間に相当し高速ダイオードD2の順方向
電流ID2が流れる。
オンとなると、負荷Ｌへの電流は電源端Ａからトランジ
スタQ1，負荷ＬトランジスタQ4を通って電源端Ｂにもど
り、トランジスタQ1のドライバーへのドライブ信号が加
わっているP,Q間では、トランジスタQ1のコレクター電
流IC1が流れ、トランジスタQ1のドライバーへのドライ
ブ信号がオフになると、負荷Ｌにたくわえられたエネル
ギーは電流となってパワートランジスタQ4、高速ダイオ
ードD2を通してフリーホイール電流が流れる。これが第
５図においてQ,R間に相当し高速ダイオードD2の順方向
電流ID2が流れる。
ここで、ID2が流れているQ,R間のトランジスタQ2のベー
ス電流IB2は第２図のドライバー部の構成図において電
源VCのプラス側より抵抗R1、トランジスタQ5を通してパ
ワートランジスターQ2のベースからコレクターへ流れ負
荷Ｌを通ってパワートランジスタQ4からドライブ電源VC
のマイナス側へもどることになる。通常、パワートラン
ジスタQ1〜Q4は電流の大きさからダーリントントランジ
スターが使用されることが多く、トランジスタQ2のベー
スエミッター間は、約1.4Vの順方向電圧に対してベー
ス，コレクター間は約0.7Vの順方向電圧で、しかもコレ
クタがエミッターに対してマイナスの電位になるため、
ベースドライブ電流がベースからコレクターへ流れる方
が、ベースからエミッターに流れる通常の場合よりも大
きくなることになる。ドライブ電流が流れると、〔ドラ
イブ電流〕×〔電源VCの電圧〕の損失を生じることにな
り、ドライブ電流が必要ない時にドライブ電流を流すの
はドライバーの電源容量、および発熱の点で全くムダで
ある。
ス電流IB2は第２図のドライバー部の構成図において電
源VCのプラス側より抵抗R1、トランジスタQ5を通してパ
ワートランジスターQ2のベースからコレクターへ流れ負
荷Ｌを通ってパワートランジスタQ4からドライブ電源VC
のマイナス側へもどることになる。通常、パワートラン
ジスタQ1〜Q4は電流の大きさからダーリントントランジ
スターが使用されることが多く、トランジスタQ2のベー
スエミッター間は、約1.4Vの順方向電圧に対してベー
ス，コレクター間は約0.7Vの順方向電圧で、しかもコレ
クタがエミッターに対してマイナスの電位になるため、
ベースドライブ電流がベースからコレクターへ流れる方
が、ベースからエミッターに流れる通常の場合よりも大
きくなることになる。ドライブ電流が流れると、〔ドラ
イブ電流〕×〔電源VCの電圧〕の損失を生じることにな
り、ドライブ電流が必要ない時にドライブ電流を流すの
はドライバーの電源容量、および発熱の点で全くムダで
ある。
特に負荷Ｌが大きなもので例えば100Aの電流を流す場
合、パワートランジスターにダーリントントランジスタ
ーを使用したとしてもそのHFEが現在のところ100倍を保
証できる程度で、ベース電流として100A/100＝1Aもの電
流をドライブ電流として流す必要があり、1Aのドライブ
電流を流したとしてドライバーの電源電圧をいま7Vに設
定すると1A×7V＝7Wもの損失を生じる。
合、パワートランジスターにダーリントントランジスタ
ーを使用したとしてもそのHFEが現在のところ100倍を保
証できる程度で、ベース電流として100A/100＝1Aもの電
流をドライブ電流として流す必要があり、1Aのドライブ
電流を流したとしてドライバーの電源電圧をいま7Vに設
定すると1A×7V＝7Wもの損失を生じる。
現在パワーMOSFETやSITなどドライブ電力がトランジス
ターに比べて大巾に小さくてすむパワーディバィスが提
案され、そろそろ市場にでまわっているが、オン抵抗
や、価格の点でまだまだパワーダーリントントランジス
ターが現在のところ主流である。大電力のインバーター
をパワーダーリントントランジスターを使用して構成す
る場合、そのベースドライブ電力も大電力化に伴なって
増加し100A以上になるとドライバーの電源容量，発熱も
無視できない程になってくる。
ターに比べて大巾に小さくてすむパワーディバィスが提
案され、そろそろ市場にでまわっているが、オン抵抗
や、価格の点でまだまだパワーダーリントントランジス
ターが現在のところ主流である。大電力のインバーター
をパワーダーリントントランジスターを使用して構成す
る場合、そのベースドライブ電力も大電力化に伴なって
増加し100A以上になるとドライバーの電源容量，発熱も
無視できない程になってくる。
発明の目的 本発明は以上のような点に鑑みてなされたもので、その
目的はパワートランジスターを使用した誘導性負荷を制
御するインバーターのドライバー部の省エネルギー化を
はかってドライバーの電源容量と発熱の低減を見るもの
である。
目的はパワートランジスターを使用した誘導性負荷を制
御するインバーターのドライバー部の省エネルギー化を
はかってドライバーの電源容量と発熱の低減を見るもの
である。
発明の構成 本発明は、パワートランジスターのコレクター・エミッ
ター間に接続されたフリホィールダイオードである高速
ダイオードに順方向電流が流れることにより生ずる順方
向電圧を検出し動作する第１のスイッチ手段を具備し、
そのスイッチ手段により、高速ダイオードに順方向電圧
が生じた時にパワートランジスターにドライバー電源よ
り順方向ベースドライブ電流を供給する第２のスイッチ
手段をドライブ信号にかかわらず優先的にオフとし、パ
ワートランジスターのベースエミッター間を逆バイアス
することにある。
ター間に接続されたフリホィールダイオードである高速
ダイオードに順方向電流が流れることにより生ずる順方
向電圧を検出し動作する第１のスイッチ手段を具備し、
そのスイッチ手段により、高速ダイオードに順方向電圧
が生じた時にパワートランジスターにドライバー電源よ
り順方向ベースドライブ電流を供給する第２のスイッチ
手段をドライブ信号にかかわらず優先的にオフとし、パ
ワートランジスターのベースエミッター間を逆バイアス
することにある。
実施例の説明 以下、本発明の実施例を第６図を参照して説明する。第
６図の構成において、パワートランジスタQ2，トランジ
スタQ5，Q6，Q7，高速ダイオードD2，固定抵抗器R1，
R2，R3は第２図の従来例の構成と同じで、トランジスタ
Q8，Q8，Q10、固定抵抗器R4，R5，R6，R7、コンデンサ
Ｃと高速ダイオードD5を加えたものである。
６図の構成において、パワートランジスタQ2，トランジ
スタQ5，Q6，Q7，高速ダイオードD2，固定抵抗器R1，
R2，R3は第２図の従来例の構成と同じで、トランジスタ
Q8，Q8，Q10、固定抵抗器R4，R5，R6，R7、コンデンサ
Ｃと高速ダイオードD5を加えたものである。
第６図において、高速ダイオードD2に順方向電流が流れ
ると、パワートランジスターQ2のコレクターには、エミ
ッターを基準にしてマイナスの高速ダイオードD2の順方
向電圧を生じることになり、それ以外のトランジスタQ2
がオン，あるいは、オフしている時はコレクター電圧は
プラスの電位をもつことになる。
ると、パワートランジスターQ2のコレクターには、エミ
ッターを基準にしてマイナスの高速ダイオードD2の順方
向電圧を生じることになり、それ以外のトランジスタQ2
がオン，あるいは、オフしている時はコレクター電圧は
プラスの電位をもつことになる。
トランジスタQ9はドライバー電源VCから抵抗器R4，R5を
通してベース電流を供給されており、抵抗器R4とR5の接
続点とパワートランジスターQ2のコレクターを高速ダイ
オードD5により接続する。
通してベース電流を供給されており、抵抗器R4とR5の接
続点とパワートランジスターQ2のコレクターを高速ダイ
オードD5により接続する。
トランジスタQ9のコレクターは抵抗器R6を通してドライ
ブ電源VCに接続する。トランジスターQ9はパワートラン
ジスターQ2のコレクターがマイナスの電位をもつ時、即
ちフリーホィールダイオードである高速ダイオードD2の
順方向に電流が流れている時にトランジスタQ9のベース
電流は抵抗器R4、高速ダイオードD5を通してバイパスさ
れ、トランジスタQ9はオフとなり、それ以外のパワート
ランジスタQ2のコレクターの電位がプラスの極性をもつ
時にはトランジスタQ9はオンとなる。
ブ電源VCに接続する。トランジスターQ9はパワートラン
ジスターQ2のコレクターがマイナスの電位をもつ時、即
ちフリーホィールダイオードである高速ダイオードD2の
順方向に電流が流れている時にトランジスタQ9のベース
電流は抵抗器R4、高速ダイオードD5を通してバイパスさ
れ、トランジスタQ9はオフとなり、それ以外のパワート
ランジスタQ2のコレクターの電位がプラスの極性をもつ
時にはトランジスタQ9はオンとなる。
トランジスターQ9がオフになると、トランジスタQ10は
オン、トランジスタQ8がオンとなり、パワートランジス
ターQ2へドライブ電流を供給するトランジスタQ5をトラ
ンジスターQ7のオン，オフにかかわらず優先的にオフと
し、トランジスタQ6をオンとしてパワートランジスター
Q2のベースエミッター間を逆バイアスする。
オン、トランジスタQ8がオンとなり、パワートランジス
ターQ2へドライブ電流を供給するトランジスタQ5をトラ
ンジスターQ7のオン，オフにかかわらず優先的にオフと
し、トランジスタQ6をオンとしてパワートランジスター
Q2のベースエミッター間を逆バイアスする。
トランジスタQ9がオンの場合はトランジスタQ10，Q8は
オフで、この場合はドライブ信号によりオンオフするト
ランジスタQ7によりパワートランジスターQ2のベースド
ライブ電流が制御可能となる。なお、コンデンサＣは高
速ダイオードD5の逆電圧が印加されるときの逆回復電流
をバイパスし、トランジスタQ9へ過大なベース電流が流
れないようにするためのものである。
オフで、この場合はドライブ信号によりオンオフするト
ランジスタQ7によりパワートランジスターQ2のベースド
ライブ電流が制御可能となる。なお、コンデンサＣは高
速ダイオードD5の逆電圧が印加されるときの逆回復電流
をバイパスし、トランジスタQ9へ過大なベース電流が流
れないようにするためのものである。
この様子を第５図の従来のドライバーによった場合のチ
ョッパーの１サイクルの各部の波形と対比させ、本発明
によった場合のチョッパーの１サイクルの各部の波形を
第７図に示す。
ョッパーの１サイクルの各部の波形と対比させ、本発明
によった場合のチョッパーの１サイクルの各部の波形を
第７図に示す。
第７図のQ1，Q2，IB1，IB2，IL，IC1，ID2は第５図の
Q1，Q2IB1，IB2，IL，IC1，ID2と同じである。第７図の
Q9は第６図のトランジスタQ9のコレクタ電圧である。第
５図と第７図のパワートランジスタQ2へのドライブ電流
IB2を比較すると高速ダイオードD2に順方向電流ID2が流
れているQ,Rの区間ではパワートランジスターQ2のドラ
イバーへのドライブ信号Q2が入力されているにもかかわ
らず、本発明を実施した場合の第７図ではトランジスタ
Q2へのベースドライブ電流IB2が従来の構成例の第５図
のように流れることはない。
Q1，Q2IB1，IB2，IL，IC1，ID2と同じである。第７図の
Q9は第６図のトランジスタQ9のコレクタ電圧である。第
５図と第７図のパワートランジスタQ2へのドライブ電流
IB2を比較すると高速ダイオードD2に順方向電流ID2が流
れているQ,Rの区間ではパワートランジスターQ2のドラ
イバーへのドライブ信号Q2が入力されているにもかかわ
らず、本発明を実施した場合の第７図ではトランジスタ
Q2へのベースドライブ電流IB2が従来の構成例の第５図
のように流れることはない。
以上のような構成，動作によるが、本発明を実際の３相
誘導電動機の駆動用インバーターに実施した場合のベー
スドライブ電流波形を第８図に示す。
誘導電動機の駆動用インバーターに実施した場合のベー
スドライブ電流波形を第８図に示す。
使用したインバーターは不等巾PWMによるダーリントン
トランジスターを使用したもので、負荷として1.5KW汎
用３相誘導電動機を接続した。第８図において、Ａは本
発明を実施する前のベースドライブ電流波形、Ｂは本発
明の実施した場合のベースドライブ電流波形である。
トランジスターを使用したもので、負荷として1.5KW汎
用３相誘導電動機を接続した。第８図において、Ａは本
発明を実施する前のベースドライブ電流波形、Ｂは本発
明の実施した場合のベースドライブ電流波形である。
本発明を実施する前では平均ドライブ電流が実測値で0.
31Aに対して、本発明を実施した場合は0.17Aとなり、平
均ドライブ電流が本発明を実施することにより0.17A/0.
31A＝0.548で55％に低減されている。
31Aに対して、本発明を実施した場合は0.17Aとなり、平
均ドライブ電流が本発明を実施することにより0.17A/0.
31A＝0.548で55％に低減されている。
発明の効果 以上の説明から明らかなように本発明によれば、ドライ
バー部の電源容量を従来に比べて低減することができ
る。また電源容量の低下から従来に比べてドライバー部
のコストダウンを期待できる。さらに、ドライバー部の
発熱量も従来に比べて低下し装置の小型化がはかれる。
バー部の電源容量を従来に比べて低減することができ
る。また電源容量の低下から従来に比べてドライバー部
のコストダウンを期待できる。さらに、ドライバー部の
発熱量も従来に比べて低下し装置の小型化がはかれる。
第１図はパワートランジスタをパワースイッチに使用し
た単相インバーターの構成例を示す回路図、第２図は第
１図のパワートランジスターをドライブするためのベー
スドライバーの構成例を示す回路図、第３図は第２図の
ベースドライバーを使用した時のパワートランジスター
のベース電流とベースエミッター間の電圧波形図、第４
図はPWM制御した時の第１図のパワートランジスター
Q1，Q2のそれぞれのドライバーへのドライブ信号波形
図、第５図は第１図においてパワートランジスターQ4を
オンとし、パワートランジスターQ1，Q2をチョッピング
させた時の各部の信号波形図、第６図は本発明の実施例
にかかる回路図、第７図は第６図のドライバーを使用
し、第１図においてパワートランジスタQ4をオンとし、
パワートランジスタQ1，Q2をチョッピングさせた時の各
部の信号波形図、第８図は本発明を実施した場合と実施
しない場合のベースドライブ電流波形図である。 Q1〜Q4……パワートランジスタ、D1〜D4……フリーホィ
ールダイオード、Q5……トランジスタ（第２のスイッチ
手段）、Q9……トランジスタ（第１のスイッチ手段）、
R4，R5……抵抗器、D5……ダイオード。
た単相インバーターの構成例を示す回路図、第２図は第
１図のパワートランジスターをドライブするためのベー
スドライバーの構成例を示す回路図、第３図は第２図の
ベースドライバーを使用した時のパワートランジスター
のベース電流とベースエミッター間の電圧波形図、第４
図はPWM制御した時の第１図のパワートランジスター
Q1，Q2のそれぞれのドライバーへのドライブ信号波形
図、第５図は第１図においてパワートランジスターQ4を
オンとし、パワートランジスターQ1，Q2をチョッピング
させた時の各部の信号波形図、第６図は本発明の実施例
にかかる回路図、第７図は第６図のドライバーを使用
し、第１図においてパワートランジスタQ4をオンとし、
パワートランジスタQ1，Q2をチョッピングさせた時の各
部の信号波形図、第８図は本発明を実施した場合と実施
しない場合のベースドライブ電流波形図である。 Q1〜Q4……パワートランジスタ、D1〜D4……フリーホィ
ールダイオード、Q5……トランジスタ（第２のスイッチ
手段）、Q9……トランジスタ（第１のスイッチ手段）、
R4，R5……抵抗器、D5……ダイオード。
Claims (1)
- 【請求項１】パワートランジスター（Q2）を“オン”と
するためにベース電流を供給し、あるいは“オフ”とす
るためにパワートランジスター（Q2）のベースエミッタ
ー間を逆バイアスにする第２のスイッチ手段を有するベ
ースドライバー回路において、 前記パワートランジスターのコレクターエミッター間に
接続されたフリーホイールダイオード（D2）に順方向の
電流が流れることによって生ずる順方向の電圧を検出
し、この順方向電圧により動作をするドライバー電源
（Vc）より直列に接続された第１と第２の抵抗器（R4，
R5）によりベース電流が供給されるトランジスター
（Q9）と、前記第１と第２の抵抗器の接続点とパワート
ランジスターのコレクターとの間に接続されたダイオー
ド（D5）からなる第１のスイッチ手段を有して、 前記フリーホイールダイオードに順方向の電流が流れて
いる時のみ前記第１のスイッチ手段からの出力で第２の
スイッチ手段を介して、前記パワートランジスターのベ
ースエミッター間を強制的に逆バイアスするように構成
したパワートランジスターのベースドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126513A JPH0683579B2 (ja) | 1983-07-12 | 1983-07-12 | パワートランジスターのベースドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126513A JPH0683579B2 (ja) | 1983-07-12 | 1983-07-12 | パワートランジスターのベースドライバー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020773A JPS6020773A (ja) | 1985-02-02 |
| JPH0683579B2 true JPH0683579B2 (ja) | 1994-10-19 |
Family
ID=14937063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58126513A Expired - Lifetime JPH0683579B2 (ja) | 1983-07-12 | 1983-07-12 | パワートランジスターのベースドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683579B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5223757B2 (ja) * | 2009-04-01 | 2013-06-26 | 株式会社デンソー | 電力変換回路の駆動装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131281A (en) * | 1979-03-30 | 1980-10-11 | Tech Res & Dev Inst Of Japan Def Agency | Driving circuit for power transistor |
| JPS579270A (en) * | 1980-06-18 | 1982-01-18 | Shinko Electric Co Ltd | Controlling circuit for transistor inverter |
| JPS57151278A (en) * | 1981-03-14 | 1982-09-18 | Fuji Electric Co Ltd | Base driving circuit for transistor |
| JPS586080A (ja) * | 1981-06-30 | 1983-01-13 | Matsushita Electric Works Ltd | トランジスタ・インバ−タのベ−スドライバ回路 |
-
1983
- 1983-07-12 JP JP58126513A patent/JPH0683579B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6020773A (ja) | 1985-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119000A (en) | Low noise motor drive circuit | |
| US4128793A (en) | Power circuit for variable frequency, variable magnitude power conditioning system | |
| JP3686954B2 (ja) | モータの駆動回路 | |
| GB2080651A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuits employing same | |
| JP2001161071A (ja) | ３相ａｃ／ｄｃ電力回生変換器 | |
| US4970635A (en) | Inverter with proportional base drive controlled by a current transformer | |
| JPH0683579B2 (ja) | パワートランジスターのベースドライバー回路 | |
| US4891532A (en) | Darlington connected switch having base drive with active turn-off | |
| JPH0313770Y2 (ja) | ||
| US4016479A (en) | High frequency power converter drive circuit | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| US4588906A (en) | Regulator circuit | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| JP3216432B2 (ja) | 電力変換装置 | |
| JPH0311574B2 (ja) | ||
| JP3198733B2 (ja) | インバータのパワートランジスタ駆動回路 | |
| EP0527641B1 (en) | H-bridge flyback recirculator | |
| JPH0431829Y2 (ja) | ||
| JPS63501466A (ja) | ダ−リントン接続型トランジスタの高速スイッチング用駆動回路 | |
| JPS5881332A (ja) | 双方向スイツチ回路 | |
| JPH03150073A (ja) | トランジスタインバータ装置 | |
| JP2589726B2 (ja) | トランジスタインバータ | |
| JPS61191272A (ja) | Ｐｗｍインバ−タのベ−スドライブ回路 | |
| JP2596774Y2 (ja) | 電流制御素子駆動回路 |