JPS6114223Y2 - - Google Patents
Info
- Publication number
- JPS6114223Y2 JPS6114223Y2 JP1977118200U JP11820077U JPS6114223Y2 JP S6114223 Y2 JPS6114223 Y2 JP S6114223Y2 JP 1977118200 U JP1977118200 U JP 1977118200U JP 11820077 U JP11820077 U JP 11820077U JP S6114223 Y2 JPS6114223 Y2 JP S6114223Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- operating voltage
- transistor
- operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002159 abnormal effect Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 17
- 230000010355 oscillation Effects 0.000 claims description 14
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
- Details Of Television Scanning (AREA)
Description
【考案の詳細な説明】
本考案はテレビジヨン受像機の水平出力回路系
に適用して好適な保護回路に関し、特に電圧値が
異なり、一方が他方より電源投入時の立上り特性
が悪い動作電圧を利用するようにしたものにおい
て、異常電圧により水平出力回路等に設けられた
回路素子が破壊されて2次不良が発生するのを極
めて簡単な構成で確実に防止したものである。
に適用して好適な保護回路に関し、特に電圧値が
異なり、一方が他方より電源投入時の立上り特性
が悪い動作電圧を利用するようにしたものにおい
て、異常電圧により水平出力回路等に設けられた
回路素子が破壊されて2次不良が発生するのを極
めて簡単な構成で確実に防止したものである。
以下図面を参照して本考案の一実施例を詳細に
説明しよう。第1図において、1は電源トランス
で、1次コイル1aには交流源2と主電源スイツ
チSWmが接続され、2次側に設けられた第1の
コイル1bには整流回路3及び必要に応じて設け
られた第1の定電圧回路4が接続される。
説明しよう。第1図において、1は電源トランス
で、1次コイル1aには交流源2と主電源スイツ
チSWmが接続され、2次側に設けられた第1の
コイル1bには整流回路3及び必要に応じて設け
られた第1の定電圧回路4が接続される。
この定電圧回路4は水平出力回路5などに供給
する比較的電圧の高い中圧の動作電圧(第1の動
作電圧)VH(120V程度)を得るためのもので、
電圧供給路(電源路)lHにはフライバツクトラ
ンス6の1次コイル6aが接続される。2次コイ
ル6bには周知の如く倍電圧の整流回路7が接続
される。
する比較的電圧の高い中圧の動作電圧(第1の動
作電圧)VH(120V程度)を得るためのもので、
電圧供給路(電源路)lHにはフライバツクトラ
ンス6の1次コイル6aが接続される。2次コイ
ル6bには周知の如く倍電圧の整流回路7が接続
される。
水平出力回路5は水平出力素子Q1を有し、こ
の例ではGCSが使用されている。
の例ではGCSが使用されている。
電源トランス1の2次側に設けられた第2のコ
イル1cにも同様に整流回路8を介して第2の定
電圧回路9が接続され、ここにおいて上述した中
圧の動作電圧VHよりも低圧の第2の動作電圧VL
(例えば18V)が形成され、これは電源路lLを通
じて水平発振器10にその動作電圧として供給さ
れる。
イル1cにも同様に整流回路8を介して第2の定
電圧回路9が接続され、ここにおいて上述した中
圧の動作電圧VHよりも低圧の第2の動作電圧VL
(例えば18V)が形成され、これは電源路lLを通
じて水平発振器10にその動作電圧として供給さ
れる。
主電源スイツチSWmをオンにすれば、水平出
力回路5には中圧の動作電圧VHが、そして水平
発振回路10には低圧の動作電圧VLが夫々供給
される訳であるが、中圧電圧を得る第1の定電圧
回路4の方が、低圧電圧を得る第2の定電圧回路
9よりも動作の立上りが速い場合には、電源投入
直後を考えた場合、水平出力回路5の水平出力素
子Q1には十分な動作電圧が印加される反面、水
平発振回路10は動作電圧VLの立上りが遅いの
で、完全な動作状態とはならず、水平出力素子
Q1にはこれをドライブする十分な信号が入力し
ない。そのため、このままでは水平出力素子Q1
をスイツチングできず、中圧の動作電圧VHにて
水平出力素子Q1が破壊されてしまうことがあ
る。
力回路5には中圧の動作電圧VHが、そして水平
発振回路10には低圧の動作電圧VLが夫々供給
される訳であるが、中圧電圧を得る第1の定電圧
回路4の方が、低圧電圧を得る第2の定電圧回路
9よりも動作の立上りが速い場合には、電源投入
直後を考えた場合、水平出力回路5の水平出力素
子Q1には十分な動作電圧が印加される反面、水
平発振回路10は動作電圧VLの立上りが遅いの
で、完全な動作状態とはならず、水平出力素子
Q1にはこれをドライブする十分な信号が入力し
ない。そのため、このままでは水平出力素子Q1
をスイツチングできず、中圧の動作電圧VHにて
水平出力素子Q1が破壊されてしまうことがあ
る。
これを防止するため、電源路lH、lL間には電
源の補助回路12が設けられ、電源投入時中圧の
動作電圧VHを逓降して水平発振回路10にその
動作電圧として供給することにより、動作の立上
りを速めて水平出力素子Q1の保護を図つてい
る。
源の補助回路12が設けられ、電源投入時中圧の
動作電圧VHを逓降して水平発振回路10にその
動作電圧として供給することにより、動作の立上
りを速めて水平出力素子Q1の保護を図つてい
る。
この補助回路12は図のように制御トランジス
タQ2を有し、そのコレクタが抵坑器13を介し
て電源路lHに接続され、エミツタが直接他方の
電源路lLに接続され、ベースには基準電圧設定
用のツエナーダイオード14が接続されたもので
ある。基準電圧VSは低圧の動作電圧VLが選ば
れ、従つて定常時はトランジスタQ2はオフであ
る。
タQ2を有し、そのコレクタが抵坑器13を介し
て電源路lHに接続され、エミツタが直接他方の
電源路lLに接続され、ベースには基準電圧設定
用のツエナーダイオード14が接続されたもので
ある。基準電圧VSは低圧の動作電圧VLが選ば
れ、従つて定常時はトランジスタQ2はオフであ
る。
しかし、電源投入時は低圧の動作電圧は規定の
電圧VLに達していないので、トランジスタQ2が
オンし、このトランジスタQ2を通じて水平発振
回路10に中圧の動作電圧VHの逓降電圧が供給
され、低圧の動作電圧との合成電圧によつて水平
発振回路10の動作立上りが速められる。
電圧VLに達していないので、トランジスタQ2が
オンし、このトランジスタQ2を通じて水平発振
回路10に中圧の動作電圧VHの逓降電圧が供給
され、低圧の動作電圧との合成電圧によつて水平
発振回路10の動作立上りが速められる。
第1及び第2の電源路lH、lL間にはさらに異
常電圧の検出素子Q3が設けられる。この例では
検出素子Q3としてPNP型のトランジスタが用い
られ、これと一対の分割抵坑器15A,15Bと
によつて検出回路20が構成されている。抵坑器
15A,15Bは中圧用の電源路lHに接続さ
れ、中圧の動作電圧VHが適当に分割される。ト
ランジスタQ3のエミツタはこれら抵坑器15
A,15Bの接続中点l1に接続され、ベースは直
接低圧用の電源路lLに接続される。
常電圧の検出素子Q3が設けられる。この例では
検出素子Q3としてPNP型のトランジスタが用い
られ、これと一対の分割抵坑器15A,15Bと
によつて検出回路20が構成されている。抵坑器
15A,15Bは中圧用の電源路lHに接続さ
れ、中圧の動作電圧VHが適当に分割される。ト
ランジスタQ3のエミツタはこれら抵坑器15
A,15Bの接続中点l1に接続され、ベースは直
接低圧用の電源路lLに接続される。
検出回路20の検出出力はリレーの制御回路2
5に供給されるが、これはリレー26に直列接続
された制御トランジスタQ4を有し、そのベース
に接続されたSCR27に上述の検出出力が供給
されるように構成される。リレー26にて主電源
スイツチSWmが制御される。
5に供給されるが、これはリレー26に直列接続
された制御トランジスタQ4を有し、そのベース
に接続されたSCR27に上述の検出出力が供給
されるように構成される。リレー26にて主電源
スイツチSWmが制御される。
異常電圧検出用のトランジスタQ3の動作は次
のように定められる。まず、正常な動作電圧V
H、VLが供給されているときオフの状態を保持
し、次に動作電圧VH、VLが異常となり、例えば
低圧の動作電圧VLが正常で中圧の動作電圧VHが
140V程度に異常上昇したとき及び中圧の動作電
圧VHが正常で、低圧の動作電圧VLが例えば15V
程度に低下したときに夫々オンするように設定さ
れる。
のように定められる。まず、正常な動作電圧V
H、VLが供給されているときオフの状態を保持
し、次に動作電圧VH、VLが異常となり、例えば
低圧の動作電圧VLが正常で中圧の動作電圧VHが
140V程度に異常上昇したとき及び中圧の動作電
圧VHが正常で、低圧の動作電圧VLが例えば15V
程度に低下したときに夫々オンするように設定さ
れる。
従つて定常時はトランジスタQ4のオンによ
り、リレー26が付勢され、主電源スイツチ
SWmはオン(閉)状態を保持する。
り、リレー26が付勢され、主電源スイツチ
SWmはオン(閉)状態を保持する。
今、何らかの原因で中圧の定電圧回路4が故障
し、その結果中圧の動作電圧VHが異常に上昇し
た場合には、それに伴つて接続中点l1の電圧も上
昇するから、これによつてトランジスタQ3がオ
ンして異常状態が検出される。トランジスタQ3
がオンするとSCR27がトリガーされてトラン
ジスタQ4がオフする。このため、リレー26は
減勢され、スイツチSWmがオフして中圧の動作
電圧VHの異常上昇が抑えられ、これによつて水
平出力素子Q1が電圧の異常上昇による破壊から
保護される。
し、その結果中圧の動作電圧VHが異常に上昇し
た場合には、それに伴つて接続中点l1の電圧も上
昇するから、これによつてトランジスタQ3がオ
ンして異常状態が検出される。トランジスタQ3
がオンするとSCR27がトリガーされてトラン
ジスタQ4がオフする。このため、リレー26は
減勢され、スイツチSWmがオフして中圧の動作
電圧VHの異常上昇が抑えられ、これによつて水
平出力素子Q1が電圧の異常上昇による破壊から
保護される。
中圧の動作電圧VHが正常な場合で、第2の定
電圧回路9が故障し、上述とは逆に低圧の動作電
圧VLが異常に低下した場合を考えてみよう。ト
ランジスタQ2は電源投入時の極めて短かい時間
だけオンするものであるから、トランジスタQ2
は高耐圧のものを使用する必要がなく、一般には
低耐圧のトランジスタが使用される。
電圧回路9が故障し、上述とは逆に低圧の動作電
圧VLが異常に低下した場合を考えてみよう。ト
ランジスタQ2は電源投入時の極めて短かい時間
だけオンするものであるから、トランジスタQ2
は高耐圧のものを使用する必要がなく、一般には
低耐圧のトランジスタが使用される。
低圧の動作電圧VLが異常低下すると、トラン
ジスタQ2がオンしてしまうので、この異常状態
が長く続けば、当然トランジスタQ2が破壊され
てしまう。しかし、トランジスタQ3を設けてあ
るので、この異常状態も検出できる。すなわち、
低圧の動作電圧VLの低下でトランジスタQ3がオ
ンし、上述したと同じ動作が繰り返えされ異常電
圧検出と同時に主電源スイツチSWmがオフし
て、トランジスタQ2の保護が図られる。
ジスタQ2がオンしてしまうので、この異常状態
が長く続けば、当然トランジスタQ2が破壊され
てしまう。しかし、トランジスタQ3を設けてあ
るので、この異常状態も検出できる。すなわち、
低圧の動作電圧VLの低下でトランジスタQ3がオ
ンし、上述したと同じ動作が繰り返えされ異常電
圧検出と同時に主電源スイツチSWmがオフし
て、トランジスタQ2の保護が図られる。
このように、本考案の構成によれば、中圧の動
作電圧VHが異常に上昇した場合でも、低圧の動
作電圧VLが異常に低下した場合でも、いずれも
トランジスタQ31個のみでその異常状態を検出で
きるから、定電圧回路の後段に設けられた素子を
確実に保護できる特徴を有すると共に、異常検出
部を極めて簡単に構成できる特徴を有する。
作電圧VHが異常に上昇した場合でも、低圧の動
作電圧VLが異常に低下した場合でも、いずれも
トランジスタQ31個のみでその異常状態を検出で
きるから、定電圧回路の後段に設けられた素子を
確実に保護できる特徴を有すると共に、異常検出
部を極めて簡単に構成できる特徴を有する。
なお、上述した実施例では電源トランス1を設
け、ここから中、低圧用の動作電圧VH、VLを得
るようにした実施例について述べたが、この電源
トランス1を省略した水平出力系にも本考案は適
用できるものである。
け、ここから中、低圧用の動作電圧VH、VLを得
るようにした実施例について述べたが、この電源
トランス1を省略した水平出力系にも本考案は適
用できるものである。
この場合には低圧用の動作電圧VLはフライバ
ツクトランスの2次コイルの整流出力が利用さ
れ、補助回路12はキツク回路としても動作す
る。
ツクトランスの2次コイルの整流出力が利用さ
れ、補助回路12はキツク回路としても動作す
る。
第2図は本考案の他の実施例を示す。この例は
水平ドライブ回路を構成するドライブ用のトラン
ジスタで補助回路12の制御トランジスタQ2を
兼用した場合であつて、そのため補助回路12は
設けられていない。Q5は兼用のトランジスタ、
30は水平ドライブトランスで、その1次コイル
30aに上述した中圧の動作電圧VHが供給され
る。トランジスタQ5のエミツタは低圧の電源路
lLに接続され、ベースには水平発振回路10で
得た水平発振出力が徴分回路32を介して供給さ
れる。
水平ドライブ回路を構成するドライブ用のトラン
ジスタで補助回路12の制御トランジスタQ2を
兼用した場合であつて、そのため補助回路12は
設けられていない。Q5は兼用のトランジスタ、
30は水平ドライブトランスで、その1次コイル
30aに上述した中圧の動作電圧VHが供給され
る。トランジスタQ5のエミツタは低圧の電源路
lLに接続され、ベースには水平発振回路10で
得た水平発振出力が徴分回路32を介して供給さ
れる。
このように構成した場合には、電源投入と同時
にトランジスタQ5がオンするので、このトラン
ジスタQ5を通じて水平発振回路10には動作電
圧が印加され、動作立上りを急峻にすると共に、
定常状態に至れば、本案の動作電圧VLにて水平
発振回路10が動作する。すなわち電源投入時ト
ランジスタQ5は補助回路12の制御トランジス
タとして動作することになる。
にトランジスタQ5がオンするので、このトラン
ジスタQ5を通じて水平発振回路10には動作電
圧が印加され、動作立上りを急峻にすると共に、
定常状態に至れば、本案の動作電圧VLにて水平
発振回路10が動作する。すなわち電源投入時ト
ランジスタQ5は補助回路12の制御トランジス
タとして動作することになる。
水平発振回路10が正常に動作すると、水平発
振出力がトランジスタQ5のベースに供給される
ので、この時点になるとトランジスタQ5はドラ
イブトランジスタとして動作する。
振出力がトランジスタQ5のベースに供給される
ので、この時点になるとトランジスタQ5はドラ
イブトランジスタとして動作する。
従つて、このように構成すれば、補助回路12
を特に設けないでも、同様の効果が得られる。
を特に設けないでも、同様の効果が得られる。
また、低圧の動作電圧VLが異常低下すると、
ドライブ用のトランジスタQ5が破壊されるおそ
れがあるが、この異常状態は検出回路20におい
て検出されるため、第1図の場合と同様にトラン
ジスタQ5を保護できる。
ドライブ用のトランジスタQ5が破壊されるおそ
れがあるが、この異常状態は検出回路20におい
て検出されるため、第1図の場合と同様にトラン
ジスタQ5を保護できる。
なお、この実施例では上述の構成の変更に加
え、さらに検出回路20が以下のように変更され
ている。この例では接続中点l1と検出用トランジ
スタQ3のエミツタとの間に電流増巾用のトラン
ジスタQ6が介在され、異常電圧検出時の動作点
の変動を除去している。
え、さらに検出回路20が以下のように変更され
ている。この例では接続中点l1と検出用トランジ
スタQ3のエミツタとの間に電流増巾用のトラン
ジスタQ6が介在され、異常電圧検出時の動作点
の変動を除去している。
すなわち、第1図の例では検出用トランジスタ
Q3は純然たるスイツチング素子として動作する
のでなく、しかも異常電圧が検出されてトランジ
スタQ3がオンになつた場合、抵坑器15Bを流
れる電流がトランジスタQ3を通じて抵坑器33
に分流するため、これによつて接続中点l1の分割
電圧が低下し、場合によつてはトランジスタQ3
がオフすることもある。従つて、トランジスタ
Q3の動作電圧が設定値と異なり、検出すべき電
圧よりも高い電圧に上昇しないと検出できない場
合がある。つまり、第1図の例では抵坑器33を
も考慮してトランジスタQ3のオンとなる動作電
圧を決定しなければならない。
Q3は純然たるスイツチング素子として動作する
のでなく、しかも異常電圧が検出されてトランジ
スタQ3がオンになつた場合、抵坑器15Bを流
れる電流がトランジスタQ3を通じて抵坑器33
に分流するため、これによつて接続中点l1の分割
電圧が低下し、場合によつてはトランジスタQ3
がオフすることもある。従つて、トランジスタ
Q3の動作電圧が設定値と異なり、検出すべき電
圧よりも高い電圧に上昇しないと検出できない場
合がある。つまり、第1図の例では抵坑器33を
も考慮してトランジスタQ3のオンとなる動作電
圧を決定しなければならない。
これに対し、本例の如くすれば、トランジスタ
Q3がオンしても抵坑器15Bを流れる電流には
殆んど影響なく動作電圧は抵坑器15A,15B
の分圧比のみで決定されるから、従つてトランジ
スタQ3の動作点を安定化できる利点がある。
Q3がオンしても抵坑器15Bを流れる電流には
殆んど影響なく動作電圧は抵坑器15A,15B
の分圧比のみで決定されるから、従つてトランジ
スタQ3の動作点を安定化できる利点がある。
第1図及び第2図は夫々本考案の一実施例を示
す接続図である。 4,9は第1及び第2の定電圧回路、5は水平
出力回路、10は水平発振回路、12は補助回
路、20は異常電圧検出回路、VH,VLは第1及
び第2の動作電圧、25は制御回路、Q3は異常
電圧検出素子である。
す接続図である。 4,9は第1及び第2の定電圧回路、5は水平
出力回路、10は水平発振回路、12は補助回
路、20は異常電圧検出回路、VH,VLは第1及
び第2の動作電圧、25は制御回路、Q3は異常
電圧検出素子である。
Claims (1)
- 【実用新案登録請求の範囲】 第1の動作電圧が第1の供給路を介して供給さ
れる水平出力回路と、 電源投入時の動作立上りが上記第1の動作電圧
よりも遅い第2の動作電圧が第2の供給路を介し
て供給される水平発振回路と、 上記第1及び第2の供給路にそれぞれ接続され
る第1及び第2の被制御電極を有し、制御電極に
所定の電圧が与えられるスイツチング素子より成
り、電源投入時に上記第2の動作電圧が立上る迄
の間、上記スイツチング素子を閉じることにより
上記第1の動作電圧の一部を上記水平発振回路に
供給するための補助回路と、 上記両供給路間に接続された異常電圧検出素子
とを有し、 上記検出素子にて上記第1の動作電圧の異常上
昇と、電源投入後に所定電圧に立上つた上記第2
の動作電圧の異常低下とを検出して電源を制御す
ることにより上記水平出力回路及び補助回路を保
護するようにした保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1977118200U JPS6114223Y2 (ja) | 1977-09-02 | 1977-09-02 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1977118200U JPS6114223Y2 (ja) | 1977-09-02 | 1977-09-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5444630U JPS5444630U (ja) | 1979-03-27 |
JPS6114223Y2 true JPS6114223Y2 (ja) | 1986-05-02 |
Family
ID=29072312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1977118200U Expired JPS6114223Y2 (ja) | 1977-09-02 | 1977-09-02 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6114223Y2 (ja) |
-
1977
- 1977-09-02 JP JP1977118200U patent/JPS6114223Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5444630U (ja) | 1979-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0938771B1 (en) | Auxiliary power supply control | |
US5032968A (en) | Switching power source with inrush current limiting circuit | |
JPH0225590B2 (ja) | ||
US4328537A (en) | Circuit arrangement for limiting and regulating the collector current of the control element transistor of a switching network component | |
US4887022A (en) | Under voltage lockout circuit for switching mode power supply | |
JPS6114223Y2 (ja) | ||
JPH01311617A (ja) | スイッチング素子駆動装置 | |
JP3327360B2 (ja) | スイッチング電源回路の過電流保護装置 | |
JP3086488U (ja) | テレビジョンおよび電源制御装置 | |
JPS58151081A (ja) | レ−ザ−電源回路 | |
JPH077847A (ja) | 過電流保護回路 | |
JPS6245475Y2 (ja) | ||
KR920004819Y1 (ko) | X선 및 전원단의 이상전압 검출 제어회로 | |
JP3403974B2 (ja) | インバータ装置 | |
JPH0237045Y2 (ja) | ||
JPH0564440A (ja) | スイツチング電源装置 | |
JPH0620583A (ja) | 配線用遮断器 | |
KR900007982Y1 (ko) | 캠코더의 과전류 검출회로 | |
JPH11168829A (ja) | 電源装置 | |
JP2586862Y2 (ja) | レ−ザ管点灯電源装置における保護回路 | |
JPS6211162Y2 (ja) | ||
KR100187503B1 (ko) | 시간 순서 제어 회로 | |
JPS5838416Y2 (ja) | スイッチング電源回路 | |
JPS5814705Y2 (ja) | スイツチング電源回路 | |
KR200144713Y1 (ko) | 전원회로 |