JPH0156479B2 - - Google Patents

Info

Publication number
JPH0156479B2
JPH0156479B2 JP20397583A JP20397583A JPH0156479B2 JP H0156479 B2 JPH0156479 B2 JP H0156479B2 JP 20397583 A JP20397583 A JP 20397583A JP 20397583 A JP20397583 A JP 20397583A JP H0156479 B2 JPH0156479 B2 JP H0156479B2
Authority
JP
Japan
Prior art keywords
rows
columns
memory cell
cell array
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20397583A
Other languages
English (en)
Other versions
JPS6095799A (ja
Inventor
Yoshinobu Natsui
Hiroshi Mayumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58203975A priority Critical patent/JPS6095799A/ja
Priority to DE8484113053T priority patent/DE3485385D1/de
Priority to EP84113053A priority patent/EP0140368B1/en
Priority to US06/666,515 priority patent/US4719599A/en
Publication of JPS6095799A publication Critical patent/JPS6095799A/ja
Publication of JPH0156479B2 publication Critical patent/JPH0156479B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明は、電気的に内容を書き込む事が出来る
読み出し専用メモリ、すなわちプログラマブル・
リード・オンリー・メモリ（以下Ｐ―ROMと略
記する）に関し、特にＰ―ROMに書き込む前の
“白紙”状態での回路のテスト方式に関するもの
である。
最近Ｐ―ROMはコーザが１個毎に自由に記憶
させる内容を書き込める融通性の故に極めて広汎
な各種情報処理・制御用途に多用されている。か
かるＰ―ROMの記憶セルとしては第１図ａに示
される様にベースオープンのトランジスタのコレ
クタをメモリの行線Ｘに、エミツタを列線Ｙに接
続したいわゆる接合破壊型のものがある。この方
式では未書き込みでは記憶セルは非導通状態を呈
し、エミツタ・ベース接合を焼きつけて短絡させ
る事により導通させて第２図ａの如く書き込みを
行うものである。又第１図ｂに示される様にダイ
オード１とヒユーズ２を直列に接続して行列間
（Ｘ―Ｙ間）に接続したいわゆるヒユーズ方式の
ものにあつては、未書き込み状態で導通し、書き
込みは第２図ｂの如くヒユーズ２を溶断させて行
列間を非導通として行つているものである。しか
しながらこの様な記憶セルへの論理情報の書き込
みの問題として書き込み歩留りの問題がある。
すなわち、Ｐ―ROMは未書き込み状態すなわ
ち“白紙”状態でユーザーに提供しなければなら
ないので、ユーザーで書き込んで始めて不良とな
つてあらわれる。しかるに書き込み不良のモード
としては周辺回路の誤動作によつて生ずるもの
や、記憶セル自身のオープン及びシヨート不良に
よるもの等雑多種のものがるが、接合破壊型に限
つて言うならば固定記憶セル自身の寄生PNPト
ランジスタによる書き込み電流のまわり込みによ
つて生ずる書き込み不良モードがある。
第３図を参照して上記不良モードのメカニズム
を説明する。固定記憶セルQ11〜Q14，Q21〜Q24
のうち既に記憶セルQ12，Q14，Q21，Q23が書き
込みによつてベース・エミツタのPN接合が焼き
つけられている場合、記憶セルQ11を選択して書
き込みを行う時、列線Y1から行線X1に書き込み
電流を流しても記憶セルQ21とQ22で構成される
寄生PNPNのサイリスタ作用によつて導通状態
になる事があり、それによつて矢印方向（Y1―
Q21―Q22―Q12―X1）に電流が流れるので選択さ
れた記憶セルQ11への書き込みが出来ない事にな
る。これは寄生トランジスタ作用によるものであ
り、例えば第４図に示す寄生PNPトランジスタ
T1は記憶セルQ21のベースがＰ型、行線X2がＮ
型、記憶セルQ22のベースがＰ型で構成される。
そしてNPNトランジスタT2は記憶セルQ22自身
であり、T1とT2の電流利得の積が１を越える時
T1とT2のPNPNがサイリスタとして導通する。
従つて接合破壊型のＰ―ROMはこのサイリスタ
作用によつて、所望の情報を書込む事が出来ない
場合が生じる欠点がある。
本発明の目的は前述の如き不良モードを未書き
込み状態すなわち“白紙”状態で未然に特性試験
の段階で不良として取り除く事にある。
その目的を達成する為に本発明のＰ―ROMは
ユーザーが使用する正規の固定記憶セルアレイの
他に複数行のテスト用の記憶セルを設け、そのテ
スト用記憶セルにテスト用として製造段階にて拡
散されるパターンを寄生PNPN効果が起こりや
すい様な構造とする事によつて寄生PNPNの導
通の有無を検出し、導通していれば書込不良が生
ずる事を予測してこのチツプを不良として取り除
くものである。
以下本発明の実施例について詳細に説明する。
第５図は本発明の実施例を示す図であり、ユー
ザー使用の正規の記憶セルアレイとは別に２行の
行線X1′，X2′をテスト用として設けたものであ
り、第３図で示した様な寄生PNPN効果が起こ
りやすいパターンを製造段階で造り込んだもので
ある。すなわち正規の記憶セルアレイの行線X1
〜Xoの他に更に２列の行線X1′，X2′を増設し、
列線はY1〜Ynを正規の記憶セルアレイの列線と
共用して２行×ｍ列のマトリクスを構成し、行線
X1′，X2′と列線Y1〜Ynとの交点にベースオープ
ンのトランジスタ（以下単にトランジスタと略記
する）及びベース・コレクタ接合ダイオード（以
下BCダイオードと略記）を配列する構成である。
第３図で示す様に寄生PNPN効果が起こる構
造は隣接した列線YA，Y2上に書き込み済みの記
憶セルと末書込みの記憶セル（ベース・オープン
トランジスタ）が同一行線上に少なくとも１箇所
以上あり、列線Y1，Y2上に接続されている記憶
セルが１箇所以上に書き込まれた状態を有するパ
ターン構成である。
従つて第５図に示す本発明の実施例は第３図の
様な寄生PNPN効果が起こり得る構成を別に増
設した記憶セルで模疑出きるパターン構成を採つ
て居り、行線X1′を基線として列線Y1との交点は
完全オープン状態（素子が無い状態）、列線Y2と
の交点にはBCダイオードD12、列線Y3との交点
は再び完全オープン状態、列線Y4との交点には
再びBCダイオードD14を配置し、更にに行線
X2′を基線として列線Y1との交点にはBCダイオ
ードD21、列線Y2との交点にはトランジスタ
Q22′、列線Y3との交点にはBCダイオードD23、列
線Y4との交点にはトランジスタQ24′を各々配置し
ている。第３図に示す様な正規の記憶セルアレイ
の書き込みパターンと出きる限り同一構成とする
ならば本来なら、X1′―Y1とX1′―Y3の各交点に
はそれぞれ第３図の正規の記憶セルQ11とQ13と
同じトランジスタを配置すべきであるが、試験時
の検出効果を上げる為、すなわち行線X2′上のD21
とQ22′で構成される寄生PNPNを通してD12を介
して流れる矢印の電流路の検出をよくする為に完
全なオープン状態にする必要がある。
更に詳しく説明するならば、今行線X1′が選択
（接地）され、行線X2′が非選択状態にある時、列
線Y1から定電流を流し込むと正常ならば、すな
わちBCダイオードD21とトランジスタQ22′で構成
される寄生PNPNのPNPトランジスタとNPNト
ランジスタの電流利得の積が１以下にあつて非導
通ならば列線Y1と行線X1′間には電流路が無い
（X1′―Y1′の交点は完全オープンの為）ので列線
Y1の電位は定電流器で決まるクランプレベルま
で上昇する筈であるが、上記D21とQ22′で構成さ
れるPNPトランジスタとNPNトランジスタの電
流利得の積が１以上になるチツプの場合は寄生
PNPNが導通して、BCダイオードD12を通して
矢印の電流が流れるので列線Y1の電位はD21―
Q22′―D12の電流路のインピーダンスで決まる電
位にダウンする。すなわち異常な電流路によつて
列線Y1から流し込んだ電流のまわり込みが生じ
る事から、ユーザーが実際に書き込む為の正規の
記憶セルアレイについても同様の電流まわり込み
により、選択された所望の記憶セルに書き込みが
なされないと言う書き込み不良が起こる事が予想
される。
第５図の本発明の実施例で説明した様にユーザ
ーが使用する正規の記憶セルアレイの他に２行の
テスト用記憶セルを増設し、正規の記憶セルアレ
イを実際に書き込む時の記憶セルの寄生PNPN
による異常な電流のまわり込みによつて書込不良
が起こりやすい様な書込パターンを製造段階でテ
スト用記憶セルとして用意する事で、実際に起こ
り得る書き込み不良を未書き込み状態すなわち、
“白紙”状態で未然に取り除く事が可能になり、
書き込み歩留りの良い高品質のＰ―ROMを提供
出来る。
又、第６図にはテスト用記憶セルの素子構造要
部を示して居り、寄生PNPNを構成する素子BC
ダイオードD21とトランジスタQ22′の素子断面図
である。寄生PNPNが導通した場合の異常な電
流路は矢印で示してある。第５図の素子構造要部
に於いてBCダイオードD21のＰ領域とトランジス
タQ22′のＰ領域と共通コレクタ領域の行線X2′と
でラテラルの寄生PNPトランジスタが構成され
ている。このD21とQ22′のＰ領域の距離Ｌを正規
の記憶セルアレイの記憶セル間のＰ領域とＰ領域
の距離よりも短かくする事によりラテラルPNP
トランジスタの電流利得が大きくなり、従つて正
規の記憶セルアレイよりもテスト用の記憶セルの
寄生PNPN素子が導通しやすくなるので電流ま
わり込みによる書き込み不良の検出率すなわち予
測率が良くなる。
以上説明した様に本発明は正規の記憶セルアレ
イを実際に書き込む時に起こる寄生PNPNによ
る電流まわり込みの書き込み不良を未書き込み状
態すなわち“白紙”状態に於いて未然に取り除く
事が出き、本発明の効果は甚大である。
【図面の簡単な説明】
第１図ａ，ｂはそれぞれ固定記憶セルの構成を
示す回路図であり、第２図ａ，ｂはそれぞれ第１
図ａ，ｂの記憶セルに書き込みを行つた時の等価
回路を示す図であり、第３図は寄生PNPN作用
による電流のまわり込みを説明する為の回路図、
第４図は第３図の寄生PNPN作用を説明する為
の補助等価回路図、第５図は本発明の実施例を示
す回路図、第６図は本発明の別の実施例を示す素
子構造要部を示す図である。 １……ダイオード、２……ヒユーズ。

Claims (1)

  1. 【特許請求の範囲】 １ 固定記憶セルのｎ列・ｍ行（ｎ，ｍは正の整
    数）のマトリクス状に配置されたセルアレイと、
    前記ｎ行及びｍ列の各々を選択する手段と、前記
    ｎ行に対して設けられた２行・ｍ列の固定記憶セ
    ルアレイを含み、前記ｎ行・ｍ列の固定記憶セル
    アレイを選択する手段とは異なる第２の選択する
    手段によつて選択される前記２行・ｍ列の固定記
    憶セルアレイに於いて、少なくとも同一の行及び
    列のそれぞれ隣接する列及び行に於ける固定記憶
    セルの論理情報が異なる様に配置され、第１の論
    理情報には列にアノードが接続され、行にカソー
    ドが接続されているベース・コレクタ接合ダイオ
    ードが配置され、第２の論理情報には、たすきが
    けの一方が開放状態で、たすきがけのもう一方の
    第２の論理情報には列にエミツタが接続され、行
    にコレクタが接続されているベース開放のトラン
    ジスタが配置されていることを特徴とするプログ
    ラマブル・リード・オンリー・メモリ。 ２ ２行の固定記憶セルアレイの一方の同一行線
    に於いて隣接配置されている前記ベース・コレク
    タ接合ダイオードとベース開放トランジスタの相
    互のＰ型領域の物理的距離が前記ｎ行×ｍ列の固
    定記憶セルの相互のＰ型領域の物理的距離よりも
    短かくしたことを特徴とする特許請求の範囲第１
    項のプログラマブル・リード・オンリー・メモ
    リ。
JP58203975A 1983-10-31 1983-10-31 プログラマブル・リ−ド・オンリ−・メモリ Granted JPS6095799A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58203975A JPS6095799A (ja) 1983-10-31 1983-10-31 プログラマブル・リ−ド・オンリ−・メモリ
DE8484113053T DE3485385D1 (de) 1983-10-31 1984-10-30 Mit pruefzellen ausgestattetes programmierbares rom-geraet.
EP84113053A EP0140368B1 (en) 1983-10-31 1984-10-30 Programmable read-only memory device provided with test cells
US06/666,515 US4719599A (en) 1983-10-31 1984-10-30 Programmable read-only memory device provided with test cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58203975A JPS6095799A (ja) 1983-10-31 1983-10-31 プログラマブル・リ−ド・オンリ−・メモリ

Publications (2)

Publication Number Publication Date
JPS6095799A JPS6095799A (ja) 1985-05-29
JPH0156479B2 true JPH0156479B2 (ja) 1989-11-30

Family

ID=16482720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58203975A Granted JPS6095799A (ja) 1983-10-31 1983-10-31 プログラマブル・リ−ド・オンリ−・メモリ

Country Status (4)

Country Link
US (1) US4719599A (ja)
EP (1) EP0140368B1 (ja)
JP (1) JPS6095799A (ja)
DE (1) DE3485385D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600099A (nl) * 1986-01-20 1987-08-17 Philips Nv Niet-vluchtig, programmeerbaar halfgeleidergeheugen.
FR2605112B1 (fr) * 1986-10-10 1989-04-07 Thomson Csf Dispositif et procede de generation de vecteurs de test et procede de test pour circuit integre
JPS63175300A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 半導体集積回路装置
JPH0632213B2 (ja) * 1987-02-26 1994-04-27 日本電気株式会社 半導体メモリ
US4967394A (en) * 1987-09-09 1990-10-30 Kabushiki Kaisha Toshiba Semiconductor memory device having a test cell array
EP0383952A4 (en) * 1988-08-31 1991-07-03 Fujitsu Limited Constitution for expanding logic scale of a programmable logic array
US5072137A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a clocked access code for test mode entry
US5072138A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
KR920006993A (ko) * 1990-09-28 1992-04-28 정몽헌 Epld의 입출력 마크로셀 시험회로
US5465341A (en) * 1992-10-23 1995-11-07 Vlsi Technology, Inc. Verifiable security circuitry for preventing unauthorized access to programmed read only memory
US5661047A (en) * 1994-10-05 1997-08-26 United Microelectronics Corporation Method for forming bipolar ROM device
US7376008B2 (en) * 2003-08-07 2008-05-20 Contour Seminconductor, Inc. SCR matrix storage device
US7646622B2 (en) * 2006-03-23 2010-01-12 Toshiba America Research, Inc. Memory based computation systems and methods of using the same
US20080074898A1 (en) 2006-06-02 2008-03-27 Bookham Technology Plc Light source assemblies

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH612953A5 (en) * 1975-06-13 1979-08-31 Ciba Geigy Ag Process for the preparation of steroid carbolactones
JPS5914838B2 (ja) * 1978-11-25 1984-04-06 富士通株式会社 フィ−ルドプログラマブル素子
JPS55142475A (en) * 1979-04-23 1980-11-07 Fujitsu Ltd Decoder circuit
JPS57105898A (en) * 1980-12-23 1982-07-01 Fujitsu Ltd Field programmable element
JPS57143798A (en) * 1981-03-02 1982-09-06 Fujitsu Ltd Programmable element

Also Published As

Publication number Publication date
US4719599A (en) 1988-01-12
EP0140368B1 (en) 1991-12-27
EP0140368A3 (en) 1988-06-22
JPS6095799A (ja) 1985-05-29
EP0140368A2 (en) 1985-05-08
DE3485385D1 (de) 1992-02-06

Similar Documents

Publication Publication Date Title
US6767784B2 (en) Latch-up prevention for memory cells
JPH0156479B2 (ja)
EP0018192B1 (en) Bipolar programmable read only memory device including address circuits
EP0059630B1 (en) Field programmable device
EP0028157A1 (en) Semiconductor integrated circuit memory device with integrated injection logic
US4193126A (en) I2 L Ram unit
JPS61222098A (ja) 集積回路メモリ
EP0228283B1 (en) Semiconductor memory circuit having inspection circuit
US4399521A (en) Monolithic integrated circuit
US4729116A (en) Bipolar programmable read only memory attaining high speed data read operation
EP0080351B1 (en) Multi-emitter transistors in semiconductor memory devices
JPS62117363A (ja) 半導体装置
JPS58139397A (ja) 読出専用記憶装置の不良検出回路
EP1720170B1 (en) One-time programmable circuit exploiting the current amplification degradation of a bipolar transistor
JPH0524600B2 (ja)
EP0530623B1 (en) SCR Type memory apparatus
JPS6113320B2 (ja)
JPH0527199B2 (ja)
JPS5834941B2 (ja) プログラマブルモノリシツク集積回路
JPS5929450A (ja) プログラマブルモノリシツク集積回路方式
JPS586236B2 (ja) プログラマブルリ−ドオンリメモリ回路
JPS6127840B2 (ja)
JPH02210698A (ja) 半導体メモリ装置
JPH07288289A (ja) 入力電圧信号を記憶するための半導体ラッチ装置および双安定記憶装置にデータを記憶する方法
JPS61187200A (ja) プログラマブル・リ−ド・オンリ−・メモリ