JPH0131214B2 - - Google Patents
Info
- Publication number
- JPH0131214B2 JPH0131214B2 JP56146431A JP14643181A JPH0131214B2 JP H0131214 B2 JPH0131214 B2 JP H0131214B2 JP 56146431 A JP56146431 A JP 56146431A JP 14643181 A JP14643181 A JP 14643181A JP H0131214 B2 JPH0131214 B2 JP H0131214B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- processor
- processes
- node
- subclause
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 77
- 238000012545 processing Methods 0.000 claims description 19
- 238000004886 process control Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000001824 photoionisation detection Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置におけるプロセスの識
別に関するものであり、更に詳しくいえば、同じ
プロセスが複数の相異なるタスクで処理されるよ
うなシステムにおいてそれらプロセスを識別する
ために節(ノード)アドレシングを使用するシス
テムに関するものである。
別に関するものであり、更に詳しくいえば、同じ
プロセスが複数の相異なるタスクで処理されるよ
うなシステムにおいてそれらプロセスを識別する
ために節(ノード)アドレシングを使用するシス
テムに関するものである。
従来技術
入出力装置からの作業要求を実時間処理するデ
ータ処理システムでは、各作業要求に対してプロ
セスを作つたり、組合せたりするオペレーテイン
グ・システムが使用されている。このようなシス
テムでは、このための処理時間を必要とし、メモ
リ・サイズも大きくする必要があつた。又、これ
らの処理時間およびメモリ・サイズの問題を解決
するためにタスク・スケジユーリング・システム
が開発された。このようなシステムで実行される
各プロセスは個々に指定可能なものであり、作業
要求を実行するルーチンは各プロセス毎に分離し
て構成される。従つて、待ち行列にある複数の作
業要求において或る特定のプロセスが使用される
場合、そのプロセスをコピーしてそれら作業要求
に割当てるのでそのプロセスをそれぞれ識別する
即ち特定するための方法が必要である。複数のプ
ロセツサより成るマルチプロセツサ・システムで
は、作業要求ごとに各プロセスを効果的に割当て
る必要性が大きい。
ータ処理システムでは、各作業要求に対してプロ
セスを作つたり、組合せたりするオペレーテイン
グ・システムが使用されている。このようなシス
テムでは、このための処理時間を必要とし、メモ
リ・サイズも大きくする必要があつた。又、これ
らの処理時間およびメモリ・サイズの問題を解決
するためにタスク・スケジユーリング・システム
が開発された。このようなシステムで実行される
各プロセスは個々に指定可能なものであり、作業
要求を実行するルーチンは各プロセス毎に分離し
て構成される。従つて、待ち行列にある複数の作
業要求において或る特定のプロセスが使用される
場合、そのプロセスをコピーしてそれら作業要求
に割当てるのでそのプロセスをそれぞれ識別する
即ち特定するための方法が必要である。複数のプ
ロセツサより成るマルチプロセツサ・システムで
は、作業要求ごとに各プロセスを効果的に割当て
る必要性が大きい。
発明の概略
本発明は、特定のプロセスが複数の作業要求を
処理するルーチンに存在するような場合、そのプ
ロセスを各ルーチンに割当てるためにそれを識別
する手段を提供するものである。
処理するルーチンに存在するような場合、そのプ
ロセスを各ルーチンに割当てるためにそれを識別
する手段を提供するものである。
プロセスは電子的デイジタル信号処理システム
においてそのプロセスに対し待ち行列にされた1
つの作業要求に応答して動作されるべき予め定義
された命令シーケンス、予め定義されたスタツク
及びプロセス制御ブロツクより成る機能ユニツト
であると定義される。プロセスはプロセスID
(PID)とよばれる独特の識別コードを割当てら
れる。プロセスはそのプロセスに割当てられた作
業要求に対して予め定義された命令シーケンスの
実行のための電子的デイジタル信号処理システム
における指定可能なエンテイテイとして機能す
る。
においてそのプロセスに対し待ち行列にされた1
つの作業要求に応答して動作されるべき予め定義
された命令シーケンス、予め定義されたスタツク
及びプロセス制御ブロツクより成る機能ユニツト
であると定義される。プロセスはプロセスID
(PID)とよばれる独特の識別コードを割当てら
れる。プロセスはそのプロセスに割当てられた作
業要求に対して予め定義された命令シーケンスの
実行のための電子的デイジタル信号処理システム
における指定可能なエンテイテイとして機能す
る。
1つの節を定義するために1つ又は複数のプロ
セスが論理的にグループ分けされる。それら節は
節アドレス内の複数のプロセスを識別するための
手段を与える。各節アドレスは電子的デイジタル
信号プロセツサを識別する主要節とそのプロセツ
サ・システム内で1つのプロセス又は複数プロセ
スの論理的グループを識別する1つ又は複数の副
節とより成る。1つの節アドレスは1つのプロセ
ツサ及びプロセツサ内の1つのプロセスに対する
節IDと各プロセスを識別するためのプロセスID
(PID)との組合せにより成る。節IDとPIDとの
この組合せは開発プログラマが同じ中央プロセツ
サ内のプロセスとコミユニケートする場合と同じ
ソフトウエア・インターフエースを使つて他のシ
ステムの中央プロセツサにおける種々のプロセス
とコミユニケートするようなソフトウエア・ルー
チンを設計しそして実施するのを可能にする。
セスが論理的にグループ分けされる。それら節は
節アドレス内の複数のプロセスを識別するための
手段を与える。各節アドレスは電子的デイジタル
信号プロセツサを識別する主要節とそのプロセツ
サ・システム内で1つのプロセス又は複数プロセ
スの論理的グループを識別する1つ又は複数の副
節とより成る。1つの節アドレスは1つのプロセ
ツサ及びプロセツサ内の1つのプロセスに対する
節IDと各プロセスを識別するためのプロセスID
(PID)との組合せにより成る。節IDとPIDとの
この組合せは開発プログラマが同じ中央プロセツ
サ内のプロセスとコミユニケートする場合と同じ
ソフトウエア・インターフエースを使つて他のシ
ステムの中央プロセツサにおける種々のプロセス
とコミユニケートするようなソフトウエア・ルー
チンを設計しそして実施するのを可能にする。
実施例の説明
第1図を参照すると、本発明を実施するワード
処理システムのブロツク図が示される。グラフイ
ツク文字、データ及び命令をそのワード処理シス
テムに入力するためのキーボード10が設けられ
る。キーボード10は、データ・バス12を介し
てそのシステムの中央プロセツサ14へ入力を与
える。プロセツサ14はIntel8086プロセツサの
ような市販のマイクロプロセツサによつて実現可
能である。
処理システムのブロツク図が示される。グラフイ
ツク文字、データ及び命令をそのワード処理シス
テムに入力するためのキーボード10が設けられ
る。キーボード10は、データ・バス12を介し
てそのシステムの中央プロセツサ14へ入力を与
える。プロセツサ14はIntel8086プロセツサの
ような市販のマイクロプロセツサによつて実現可
能である。
又、キーボード10は割込み線16を介して割
込み調整器18へハードウエア割込み信号を与え
る。そのシステムの割込み線からの割込み要求を
解決するための割込み調整器18を実現するため
にIntel8259―A割込みコントローラが選択され
た。その8259―A割込みコントローラは8本まで
の割込み線からプロセツサ14に対する8つの優
先レベルへの割込み要求を解決し得る。
込み調整器18へハードウエア割込み信号を与え
る。そのシステムの割込み線からの割込み要求を
解決するための割込み調整器18を実現するため
にIntel8259―A割込みコントローラが選択され
た。その8259―A割込みコントローラは8本まで
の割込み線からプロセツサ14に対する8つの優
先レベルへの割込み要求を解決し得る。
プロセツサ14はそのワード処理システムがデ
ータを処理し、編集しそして表示するに必要な
種々の制御機能を形成する。プロセツサ14はメ
モリ・バス20によりシステム・データ及びプロ
グラムを貯蔵するためのランダム・アクセス・メ
モリ22に接続される。デイスプレイ24はその
メモリ・バスによつてプロセツサ14に接続さ
れ、ワード処理システムとオペレータとの間のコ
ミユニケーシヨンを可能にするデータ及び情報を
表示する。システム・クロツク28により駆動さ
れるデイスケツト・ドライブ26もそのメモリ・
バスを介してプロセツサ14に接続される。デイ
スケツト・ドライブ26はプログラム・ライブラ
リからデイスケツト上にロードされたシステム・
プログラムをアクセスするための手段より成る。
プログラム・ライブラリからのモジユールはデイ
スケツトにロードされるか或いはデイスケツトか
ら取除かれ得るものである。ワード処理システム
はメモリ・バス20によつてプロセツサ14に接
続された他の“DMA”装置29を含む。デイス
ケツト・ドライブ26及び他のDMA装置29は
それぞれ割込み線30,32を介して入力調整器
18へハードウエア割込み信号を与える。
ータを処理し、編集しそして表示するに必要な
種々の制御機能を形成する。プロセツサ14はメ
モリ・バス20によりシステム・データ及びプロ
グラムを貯蔵するためのランダム・アクセス・メ
モリ22に接続される。デイスプレイ24はその
メモリ・バスによつてプロセツサ14に接続さ
れ、ワード処理システムとオペレータとの間のコ
ミユニケーシヨンを可能にするデータ及び情報を
表示する。システム・クロツク28により駆動さ
れるデイスケツト・ドライブ26もそのメモリ・
バスを介してプロセツサ14に接続される。デイ
スケツト・ドライブ26はプログラム・ライブラ
リからデイスケツト上にロードされたシステム・
プログラムをアクセスするための手段より成る。
プログラム・ライブラリからのモジユールはデイ
スケツトにロードされるか或いはデイスケツトか
ら取除かれ得るものである。ワード処理システム
はメモリ・バス20によつてプロセツサ14に接
続された他の“DMA”装置29を含む。デイス
ケツト・ドライブ26及び他のDMA装置29は
それぞれ割込み線30,32を介して入力調整器
18へハードウエア割込み信号を与える。
プリンタ34はデータ・バス36を介してプロ
セツサ14とコミユニケートし、プロセツサ14
の制御の下にデータ及び他の情報の印刷されたレ
コードを与える。又、プリンタ34は割込み信号
線38を介して調整器18へハードウエア割込み
信号を与える。勿論、ワード処理システムの一部
分として他のプロセツサ入出力装置40が設けら
れてもよい。プロセツサ入出力装置40はデー
タ・バス42を介してプロセツサ14とコミユニ
ケートし、そしてそれらは割込み信号線44によ
つて調整器18へハードウエア割込み信号を与え
る。
セツサ14とコミユニケートし、プロセツサ14
の制御の下にデータ及び他の情報の印刷されたレ
コードを与える。又、プリンタ34は割込み信号
線38を介して調整器18へハードウエア割込み
信号を与える。勿論、ワード処理システムの一部
分として他のプロセツサ入出力装置40が設けら
れてもよい。プロセツサ入出力装置40はデー
タ・バス42を介してプロセツサ14とコミユニ
ケートし、そしてそれらは割込み信号線44によ
つて調整器18へハードウエア割込み信号を与え
る。
第2図を参照すると、複数のプロセス50が副
節―1を形成するように論理的にグループ分けさ
れる。副節―1は第1図に示された基本システム
の一部分でよく、プロセツサ14に対して唯一の
主要節即ち主要節―1が定義される。プロセスA
乃至Nより成るプロセス50はすべて第1図にお
ける1つのプロセツサ14(主要節―1)におい
て実行され、従つてそのPIDによつて簡単にそし
て独特に識別される。
節―1を形成するように論理的にグループ分けさ
れる。副節―1は第1図に示された基本システム
の一部分でよく、プロセツサ14に対して唯一の
主要節即ち主要節―1が定義される。プロセスA
乃至Nより成るプロセス50はすべて第1図にお
ける1つのプロセツサ14(主要節―1)におい
て実行され、従つてそのPIDによつて簡単にそし
て独特に識別される。
第3図を参照すると、システムは主要節―1と
して表わされた単一のプロセツサ14を有し、そ
れは副節―1を形成するように論理的にグループ
分けされた複数のプロセス52を含んでいる。副
節―1のプロセスAは更にそのシステムにおいて
プロセス54,56としてコピーされそしてこれ
らのコピーされたプロセスはそれぞれ副節―2、
副節―3を形成するようにグループ分けされる。
この単一プロセツサ・システムの場合、副節―
1、副節―2、副節―3におけるプロセスAは、
印刷のための作業要求を行うプロセスAであるけ
れども、そのシステムにおける各プリンタに対し
利用可能な印刷プロセスを表わし得るものであ
る。このシステムの場合、各プリンタは主要節―
1内の1つの独立した副節に対応するものと考え
てよい。この方法でプロセツサは副節アドレス及
びPIDを使うことによつてそのプリンタと関連し
た独特の各プロセスをアドレスできる。
して表わされた単一のプロセツサ14を有し、そ
れは副節―1を形成するように論理的にグループ
分けされた複数のプロセス52を含んでいる。副
節―1のプロセスAは更にそのシステムにおいて
プロセス54,56としてコピーされそしてこれ
らのコピーされたプロセスはそれぞれ副節―2、
副節―3を形成するようにグループ分けされる。
この単一プロセツサ・システムの場合、副節―
1、副節―2、副節―3におけるプロセスAは、
印刷のための作業要求を行うプロセスAであるけ
れども、そのシステムにおける各プリンタに対し
利用可能な印刷プロセスを表わし得るものであ
る。このシステムの場合、各プリンタは主要節―
1内の1つの独立した副節に対応するものと考え
てよい。この方法でプロセツサは副節アドレス及
びPIDを使うことによつてそのプリンタと関連し
た独特の各プロセスをアドレスできる。
第4図を参照すると、主要節―1として表わさ
れた単一プロセツサ14により複数の作業ステー
シヨンがサポートされる場合の電子的デイジタル
信号処理システムが与えられる。そのシステムに
おける3つの作業ステーシヨンの各々は同じセツ
トの複数のプロセス58,60,62を含んでい
る。このシステムにおいて写し作られたプロセス
58,60,62は論理的にグループ分けされ、
それぞれ副節―1、副節―2、副節―3として識
別される。第4図に与えられたシステムは第1図
に示された基本システムの修正を表わし、単一プ
ロセツサ14は1つでなく3つの別個の作業ステ
ーシヨンを制御する責任がある。
れた単一プロセツサ14により複数の作業ステー
シヨンがサポートされる場合の電子的デイジタル
信号処理システムが与えられる。そのシステムに
おける3つの作業ステーシヨンの各々は同じセツ
トの複数のプロセス58,60,62を含んでい
る。このシステムにおいて写し作られたプロセス
58,60,62は論理的にグループ分けされ、
それぞれ副節―1、副節―2、副節―3として識
別される。第4図に与えられたシステムは第1図
に示された基本システムの修正を表わし、単一プ
ロセツサ14は1つでなく3つの別個の作業ステ
ーシヨンを制御する責任がある。
第5図を参照すると、システム・プロセツサ1
4,64,66が1つの共通バス68を介して互
いにコミユニケートし得るマルチプロセツサが示
される。プロセツサ14,64,66はそれらの
主要節のID即ち主要節―1、主要節―2及び主
要節―nに対応して識別される。勿論、第5図に
示された主要節の各々は第2図、第3図、第4図
に示されたような副節として論理的にグループ分
けされた任意の数のプロセスを含み得るものであ
る。
4,64,66が1つの共通バス68を介して互
いにコミユニケートし得るマルチプロセツサが示
される。プロセツサ14,64,66はそれらの
主要節のID即ち主要節―1、主要節―2及び主
要節―nに対応して識別される。勿論、第5図に
示された主要節の各々は第2図、第3図、第4図
に示されたような副節として論理的にグループ分
けされた任意の数のプロセスを含み得るものであ
る。
第6図を参照すると、第1図のプロセツサ14
のような1つのプロセツサの動作を制御するため
の節アドレス・テーブル(NAT)70が示され
る。NAT70はそのプロセツサに対する主要節
ID72を定義し、その主要節内の副節の数を表
わすエントリ74を含んでいる。副節の各々はエ
ントリ76によつて識別され、そしてそのエント
リ76は各副節に対するプロセス・アドレス・テ
ーブル(PAT)及びロツク・コントロール・ブ
ロツク(LCB)のアドレスを含んでいる。
のような1つのプロセツサの動作を制御するため
の節アドレス・テーブル(NAT)70が示され
る。NAT70はそのプロセツサに対する主要節
ID72を定義し、その主要節内の副節の数を表
わすエントリ74を含んでいる。副節の各々はエ
ントリ76によつて識別され、そしてそのエント
リ76は各副節に対するプロセス・アドレス・テ
ーブル(PAT)及びロツク・コントロール・ブ
ロツク(LCB)のアドレスを含んでいる。
第7図はプロセス・アドレス・テーブル
(PAT)80を示し、それはプロセスの数を表わ
すエントリの数を示したエントリ82を含んでい
る。PAT80における84内の各エントリはそ
のPATに対応する副節の下で実行しつつあるプ
ロセスに対するプロセス・コントロール・ブロツ
ク(PCB)のアドレス即ちPCBI〜PCBnを含む。
その副節におけるロードされないプロセスに対し
てはゼロである。節―プロセスの関係は2つ以上
の同じプロセスが相異なる副節においてそれぞれ
同時に実行されるのを可能にする。
(PAT)80を示し、それはプロセスの数を表わ
すエントリの数を示したエントリ82を含んでい
る。PAT80における84内の各エントリはそ
のPATに対応する副節の下で実行しつつあるプ
ロセスに対するプロセス・コントロール・ブロツ
ク(PCB)のアドレス即ちPCBI〜PCBnを含む。
その副節におけるロードされないプロセスに対し
てはゼロである。節―プロセスの関係は2つ以上
の同じプロセスが相異なる副節においてそれぞれ
同時に実行されるのを可能にする。
動作においては、この節―プロセスの識別組合
せによつて、如何なるシステムにおけるプロセス
でも識別可能となる。システム開発プログラマは
他のシステムのプロセツサにおける種々のプロセ
スのうちの任意のものとコミユニケートするよう
ソフトウエア・ルーチンを設計しそして実施する
ためにこの節アドレスを利用してもよい。開発プ
ログラマは同じプロセツサ内のプロセスとコミユ
ニケートするのに使用するのと同じ方法で同様な
システム相互間において同じソフトウエア・イン
ターフエースをその組合わされた節IDプロセス
と共に使用可能である。
せによつて、如何なるシステムにおけるプロセス
でも識別可能となる。システム開発プログラマは
他のシステムのプロセツサにおける種々のプロセ
スのうちの任意のものとコミユニケートするよう
ソフトウエア・ルーチンを設計しそして実施する
ためにこの節アドレスを利用してもよい。開発プ
ログラマは同じプロセツサ内のプロセスとコミユ
ニケートするのに使用するのと同じ方法で同様な
システム相互間において同じソフトウエア・イン
ターフエースをその組合わされた節IDプロセス
と共に使用可能である。
印刷動作のような作業要求をスケジユールする
ためには、ワード処理システムはそのプロセス、
例えばプロセスA、を指定して文書の印刷を行う
ものである。作業要求命令はマルチプロセツサに
おけるどのプロセツサがそのタスクを割当てられ
るかを表わす主要節ID選択信号を識別しそして
副節IDはその副節を識別する。プロセスIDは選
択された副節のうち文書の印刷を行わせるための
印刷プロセス即ちプロセスAを識別するために与
えられる。なお上述の節アドレス・テーブル70
およびプロセス・アドレス・テーブル80はプロ
セス・コントロール・ブロツクとともに主メモリ
(ランダム・アクセス・メモリ22)に常駐させ
られ、作業要求に応じてオペレーシヨン・システ
ムまたは同等の管理プログラムがこれらをアクセ
スし、実行されるプロセスを副節との関連で識別
しつつスケジユーリングするようになつている。
作業要求は入出力装置に基づいてまたは他のプロ
セスの要求に基づいて生成され、この作業要求に
節ID、プロセスID等が含まれるので、同一のプ
ロセスが重複して存在する場合にもオペレーテイ
ング・システム等は確実にプロセスを識別するこ
とができ、この結果、個別に制御できることにな
る。
ためには、ワード処理システムはそのプロセス、
例えばプロセスA、を指定して文書の印刷を行う
ものである。作業要求命令はマルチプロセツサに
おけるどのプロセツサがそのタスクを割当てられ
るかを表わす主要節ID選択信号を識別しそして
副節IDはその副節を識別する。プロセスIDは選
択された副節のうち文書の印刷を行わせるための
印刷プロセス即ちプロセスAを識別するために与
えられる。なお上述の節アドレス・テーブル70
およびプロセス・アドレス・テーブル80はプロ
セス・コントロール・ブロツクとともに主メモリ
(ランダム・アクセス・メモリ22)に常駐させ
られ、作業要求に応じてオペレーシヨン・システ
ムまたは同等の管理プログラムがこれらをアクセ
スし、実行されるプロセスを副節との関連で識別
しつつスケジユーリングするようになつている。
作業要求は入出力装置に基づいてまたは他のプロ
セスの要求に基づいて生成され、この作業要求に
節ID、プロセスID等が含まれるので、同一のプ
ロセスが重複して存在する場合にもオペレーテイ
ング・システム等は確実にプロセスを識別するこ
とができ、この結果、個別に制御できることにな
る。
第1図は本発明を実施するためのワード処理シ
ステムのブロツク図、第2図は単一プロセツサと
単一副節内で形成された複数のプロセスとを持つ
たシステムのブロツク図、第3図は複数の副節を
持つた単一プロセツサのブロツク図、第4図は複
数の副節内に形成された複数のプロセスを持つた
単一プロセツサのブロツク図、第5図はマルチプ
ロセツサの場合のブロツク図、第6図は中央プロ
セツサに対する節アドレス・テーブル・フオーマ
ツトの例を示す図、第7図は1つのプロセツサ内
の複数のプロセスに対するプロセス・アドレス・
テーブルのフオーマツトの例を示す図である。
ステムのブロツク図、第2図は単一プロセツサと
単一副節内で形成された複数のプロセスとを持つ
たシステムのブロツク図、第3図は複数の副節を
持つた単一プロセツサのブロツク図、第4図は複
数の副節内に形成された複数のプロセスを持つた
単一プロセツサのブロツク図、第5図はマルチプ
ロセツサの場合のブロツク図、第6図は中央プロ
セツサに対する節アドレス・テーブル・フオーマ
ツトの例を示す図、第7図は1つのプロセツサ内
の複数のプロセスに対するプロセス・アドレス・
テーブルのフオーマツトの例を示す図である。
Claims (1)
- 【特許請求の範囲】 1 1つ又は複数のプロセツサを有し、1つのプ
ロセツサが処理する1つ又は複数のプロセス組で
もつて主要節が構成され、これらのプロセス組の
各々でもつて副節の各々が構成されるデータ処理
システムであつて、 前記副節の各々について、当該副節に対応する
プロセス組をなす1つ又は複数のプロセスの処理
を制御するための1つ又は複数のプロセス制御ブ
ロツクのアドレスを保持したプロセス・アドレ
ス・テーブルを記憶する第1記憶手段と、 前記主要節の1つを識別するためのコードと当
該主要節に関連したプロセス・アドレス・テーブ
ルのアドレスとを有する節アドレス・テーブルを
記憶する第2記憶手段と、 を具備し、作業要求に従つて指定された主要節お
よび副節を識別するコードおよびプロセスを識別
するコードでもつて、前記第2記憶手段における
プロセス・アドレス・テーブルのアドレスを選択
し且つ該アドレスに基づいて第1記憶手段におけ
るプロセス制御ブロツクのアドレスを選択するこ
とによつて、該作業要求に関連したプロセスにつ
いてのプロセス制御ブロツクをアクセスし、この
プロセス制御ブロツクに基づいて対応するプロセ
スが制御されるようにしたことを特徴とするデー
タ処理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/208,622 US4413318A (en) | 1980-11-20 | 1980-11-20 | Use of nodes to uniquely identify processes |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5789167A JPS5789167A (en) | 1982-06-03 |
JPH0131214B2 true JPH0131214B2 (ja) | 1989-06-23 |
Family
ID=22775314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56146431A Granted JPS5789167A (en) | 1980-11-20 | 1981-09-18 | Method of discriminating process |
Country Status (5)
Country | Link |
---|---|
US (1) | US4413318A (ja) |
EP (1) | EP0052712B1 (ja) |
JP (1) | JPS5789167A (ja) |
CA (1) | CA1168369A (ja) |
DE (1) | DE3176612D1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4614841A (en) * | 1982-06-29 | 1986-09-30 | At&T Bell Laboratories | Geographically distributed multiprocessor time-shared communication processing system |
JPS59167738A (ja) * | 1983-03-11 | 1984-09-21 | Brother Ind Ltd | スペル照合装置 |
US4644461A (en) * | 1983-04-29 | 1987-02-17 | The Regents Of The University Of California | Dynamic activity-creating data-driven computer architecture |
US4742481A (en) * | 1984-04-13 | 1988-05-03 | Brother Kogyo Kabushiki Kaisha | Electronic dictionary having means for linking two or more different groups of vocabulary entries in a closed loop |
US4775251A (en) * | 1984-10-08 | 1988-10-04 | Brother Kogyo Kabushiki Kaisha | Electronic typewriter including spelling dictionary |
JPS6195472A (ja) * | 1984-10-16 | 1986-05-14 | Brother Ind Ltd | 電子タイプライタ |
JPS61214051A (ja) * | 1985-03-20 | 1986-09-22 | Brother Ind Ltd | 電子辞書 |
JPS61217863A (ja) * | 1985-03-23 | 1986-09-27 | Brother Ind Ltd | 電子辞書 |
JPH0762848B2 (ja) * | 1985-03-23 | 1995-07-05 | ブラザー工業株式会社 | 電子辞書 |
US4835685A (en) * | 1985-05-06 | 1989-05-30 | Computer X, Inc. | Virtual single machine with message-like hardware interrupts and processor exceptions |
EP0201065A3 (en) * | 1985-05-06 | 1989-08-16 | Computer X, Inc. | Virtual single machine with logical ring and with message-like hardware interrupts and processor exceptions |
US5047925A (en) * | 1985-05-06 | 1991-09-10 | Motorola, Inc. | Logical ring in a virtual single machine |
US4649473A (en) * | 1985-06-17 | 1987-03-10 | International Business Machines Corporation | Flexible data transmission for message based protocols |
JP2738674B2 (ja) * | 1986-05-23 | 1998-04-08 | 株式会社日立製作所 | 並列計算機及び並列計算機のデータ転送方法 |
US5301322A (en) * | 1986-05-23 | 1994-04-05 | Hitachi, Ltd. | System for converting job/process identifiers into processor/process identifiers in transferring data between processes in a multiprocessor system |
US4814978A (en) * | 1986-07-15 | 1989-03-21 | Dataflow Computer Corporation | Dataflow processing element, multiprocessor, and processes |
US4831518A (en) * | 1986-08-26 | 1989-05-16 | Bull Hn Information Systems Inc. | Multiprocessor interrupt rerouting mechanism |
US4915546A (en) * | 1986-08-29 | 1990-04-10 | Brother Kogyo Kabushiki Kaisha | Data input and processing apparatus having spelling-check function and means for dealing with misspelled word |
JPS6359660A (ja) * | 1986-08-29 | 1988-03-15 | Brother Ind Ltd | 情報処理装置 |
US4980824A (en) * | 1986-10-29 | 1990-12-25 | United Technologies Corporation | Event driven executive |
US5060150A (en) * | 1987-01-05 | 1991-10-22 | Motorola, Inc. | Process creation and termination monitors for use in a distributed message-based operating system |
US5136708A (en) * | 1987-06-09 | 1992-08-04 | Oce-Nederland B.V. | Distributed office automation system with specific task assignment among workstations |
US5257374A (en) * | 1987-11-18 | 1993-10-26 | International Business Machines Corporation | Bus flow control mechanism |
US4914583A (en) * | 1988-04-13 | 1990-04-03 | Motorola, Inc. | Method of indicating processes resident within a cell of a data processing system |
JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
US5155858A (en) * | 1988-10-27 | 1992-10-13 | At&T Bell Laboratories | Twin-threshold load-sharing system with each processor in a multiprocessor ring adjusting its own assigned task list based on workload threshold |
US5031089A (en) * | 1988-12-30 | 1991-07-09 | United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Dynamic resource allocation scheme for distributed heterogeneous computer systems |
US5167019A (en) * | 1989-06-23 | 1992-11-24 | Digital Equipment Corporation | Apparatus and method for interconnecting a plurality of devices to a single node in a node-limited serial data bus computer network |
CA2025160A1 (en) * | 1989-09-28 | 1991-03-29 | John W. White | Portable and dynamic distributed applications architecture |
US5392426A (en) * | 1989-12-15 | 1995-02-21 | Nynex Corporation, Inc. | Method and apparatus for use in program operation, control and control block management and storage |
CA2067650C (en) * | 1991-07-24 | 1996-10-22 | Eric Jonathan Bauer | Method and apparatus for operating a computer-based file system |
FR2689267B1 (fr) * | 1992-03-27 | 1994-05-06 | Telemecanique | Procede de reconnaissance de donnees circulant sur un reseau de transmission de donnees et dispositif pour la mise en óoeuvre de ce procede. |
JPH0628322A (ja) * | 1992-07-10 | 1994-02-04 | Canon Inc | 情報処理装置 |
EP0592080A2 (en) * | 1992-09-24 | 1994-04-13 | International Business Machines Corporation | Method and apparatus for interprocess communication in a multicomputer system |
US5440740A (en) * | 1992-10-13 | 1995-08-08 | Chen; Fetchi | System and method for managing devices on multiple digital signal processors |
US5613038A (en) * | 1992-12-18 | 1997-03-18 | International Business Machines Corporation | Communications system for multiple individually addressed messages |
US5442789A (en) * | 1994-03-31 | 1995-08-15 | International Business Machines Corporation | System and method for efficiently loading and removing selected functions on digital signal processors without interrupting execution of other functions on the digital signal processors |
US6279028B1 (en) * | 1995-12-08 | 2001-08-21 | Silicon Graphics, Inc. | Operating system having a mechanism for handling a group of related processes residing on separate machines |
US6272563B1 (en) * | 1998-11-03 | 2001-08-07 | Intel Corporation | Method and apparatus for communicating routing and attribute information for a transaction between hubs in a computer system |
US6615285B1 (en) * | 1998-11-23 | 2003-09-02 | Lucent Technologies Inc. | Method and apparatus for dynamically determining an address uniquely identifying a hardware component on a common bus |
US9952932B2 (en) * | 2015-11-02 | 2018-04-24 | Chicago Mercantile Exchange Inc. | Clustered fault tolerance systems and methods using load-based failover |
US11768701B2 (en) * | 2019-09-17 | 2023-09-26 | Western Digital Technologies, Inc. | Exception analysis for data storage devices |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4104718A (en) * | 1974-12-16 | 1978-08-01 | Compagnie Honeywell Bull (Societe Anonyme) | System for protecting shared files in a multiprogrammed computer |
IT1062827B (it) * | 1976-03-29 | 1985-02-11 | Olivetti Controllo Numerico | Sistema di controllo numerico per macchine utensili |
-
1980
- 1980-11-20 US US06/208,622 patent/US4413318A/en not_active Expired - Lifetime
-
1981
- 1981-09-18 JP JP56146431A patent/JPS5789167A/ja active Granted
- 1981-09-23 EP EP81107585A patent/EP0052712B1/en not_active Expired
- 1981-09-23 DE DE8181107585T patent/DE3176612D1/de not_active Expired
- 1981-09-30 CA CA000386952A patent/CA1168369A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4413318A (en) | 1983-11-01 |
JPS5789167A (en) | 1982-06-03 |
EP0052712B1 (en) | 1988-01-13 |
EP0052712A2 (en) | 1982-06-02 |
DE3176612D1 (en) | 1988-02-18 |
EP0052712A3 (en) | 1984-10-17 |
CA1168369A (en) | 1984-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0131214B2 (ja) | ||
KR940018742A (ko) | 슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클로 디스패치하기 위한 방법 및 장치 | |
JPS6436336A (en) | Calculator system | |
AU603876B2 (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
US6212543B1 (en) | Asymmetric write-only message queuing architecture | |
US4591971A (en) | Method and apparatus for parallel processing of digital signals using multiple independent signal processors | |
JPH0713823A (ja) | 仮想計算機システムにおけるファイル資源管理方式 | |
JPS592933B2 (ja) | 入出力装置共用制御装置 | |
JP2522161B2 (ja) | 仮想計算機システムにおけるボリュ―ム資源管理方式 | |
JPH03100853A (ja) | プロセッサ間通信方式 | |
JPS63168762A (ja) | マルチプロセツサ起動装置 | |
JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
JPS63254536A (ja) | エラ−事象の一元管理方式 | |
JPH03154130A (ja) | タスクスイッチング方式 | |
JPH08137933A (ja) | 図面データ管理システムおよび図面データ管理方法 | |
JPS61121153A (ja) | プロセツサ間通信制御方式 | |
JPH06110773A (ja) | メモリ制御装置 | |
JPS6310241A (ja) | デ−タ制御システム | |
JPH01232392A (ja) | 画像処理方法 | |
JPS6341965A (ja) | サブチャネル情報の表示方式 | |
JPH03223980A (ja) | 計算機方式 | |
JPH0795296B2 (ja) | データ処理システムにおける情報共有処理方式 | |
JPS6314255A (ja) | 仮想記憶の割当て制御方式 | |
JPH08161182A (ja) | マルチタスク制御装置 | |
JPS5839342B2 (ja) | マルチプロセツサシステムニオケル ワリコミシヨリホウシキ |