JPH03154130A - タスクスイッチング方式 - Google Patents
タスクスイッチング方式Info
- Publication number
- JPH03154130A JPH03154130A JP29287689A JP29287689A JPH03154130A JP H03154130 A JPH03154130 A JP H03154130A JP 29287689 A JP29287689 A JP 29287689A JP 29287689 A JP29287689 A JP 29287689A JP H03154130 A JPH03154130 A JP H03154130A
- Authority
- JP
- Japan
- Prior art keywords
- task
- information
- bank
- switching
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/463—Program control block organisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、コンピュータのオペレーティングシステム
におけるタスク管理に関し、特に、マルチタスクスイッ
チング方式の改良に関するものである。
におけるタスク管理に関し、特に、マルチタスクスイッ
チング方式の改良に関するものである。
〈従来の技術〉
タスクとは、コンピュータによって実行される仕事の最
少単位であり、コンピュータのプログラムは１以上の並
列または順次に処理されるタスクによって構成されてい
る。
少単位であり、コンピュータのプログラムは１以上の並
列または順次に処理されるタスクによって構成されてい
る。
コンピュータがプログラムを実行するためには、オペレ
ーティングシステムにより、タスクごとに処理順や処理
時間等を割振ること、つまりタスクのスケジューリング
をし、そのスケジューリングに基づいてタスクスイッチ
ングをする必要がある。
ーティングシステムにより、タスクごとに処理順や処理
時間等を割振ること、つまりタスクのスケジューリング
をし、そのスケジューリングに基づいてタスクスイッチ
ングをする必要がある。
たとえば、従来の８ビツトマイクロプロセツサ用のリア
ルタイムマルチタスクオペレーティングシステムは、各
タスクのスタートアドレス、スタックポインタ、優先順
位、キュー情報などを管理することにより、タスクのス
ケジューリングを行い、タスクをスイッチングしていた
。
ルタイムマルチタスクオペレーティングシステムは、各
タスクのスタートアドレス、スタックポインタ、優先順
位、キュー情報などを管理することにより、タスクのス
ケジューリングを行い、タスクをスイッチングしていた
。
〈発明が解決しようとする課題〉
従来の８ビットマイクロプロセッサ用リアルタイムマル
チタスクオペレーティングシステムにおけるタスクスイ
ッチング方式は、最大６４にバイトのアドレス空間しか
サポートしていない。
チタスクオペレーティングシステムにおけるタスクスイ
ッチング方式は、最大６４にバイトのアドレス空間しか
サポートしていない。
ところが、近年、メモリバンクを切換えるバンク切換方
式により、１Ｍバイトのアドレス空間をサポートする８
ビツトマイクロコンピユータが登場している。このマイ
クロコンピュータの場合、従来のタスクスイッチング方
式ではタスクのスイッチングができず、それに対処する
ためのタスクスイッチング方式が望まれていた。
式により、１Ｍバイトのアドレス空間をサポートする８
ビツトマイクロコンピユータが登場している。このマイ
クロコンピュータの場合、従来のタスクスイッチング方
式ではタスクのスイッチングができず、それに対処する
ためのタスクスイッチング方式が望まれていた。
そこでこの発明は、コンピュータがメモリバンク切換方
式を採用したものの場合にも対処可能なタスクスイッチ
ング方式を提供するこ−とを目的とする。
式を採用したものの場合にも対処可能なタスクスイッチ
ング方式を提供するこ−とを目的とする。
く課題を解決するための手段〉
この発明は、複数のタスクを切換えるためのマルチタス
クスイッチング方式であって、各タスクを複数のメモリ
バンクのいずれかに格納し、タスクが格納されているメ
モリバンクを特定するためのメモリバンク情報をタスク
切換えに必要なタスクスイッチングデータの中に含め、
メモリバンク情報を含めたタスクスイッチングデータに
基づいて、タスクスイッチングを行うことを特徴とする
タスクスイッチング方式である。
クスイッチング方式であって、各タスクを複数のメモリ
バンクのいずれかに格納し、タスクが格納されているメ
モリバンクを特定するためのメモリバンク情報をタスク
切換えに必要なタスクスイッチングデータの中に含め、
メモリバンク情報を含めたタスクスイッチングデータに
基づいて、タスクスイッチングを行うことを特徴とする
タスクスイッチング方式である。
く作用〉
タスクスイッチングデータには、タスクが格納されてい
るメモリバンクを特定するためのメモリバンク情報が含
まれている。よって、タスクが格納されたメモリバンク
を特定することができ、コンピュータがメモリバンク切
換方式を採用する場合にも、当該メモリバンク切換えを
サポートすることができる。
るメモリバンクを特定するためのメモリバンク情報が含
まれている。よって、タスクが格納されたメモリバンク
を特定することができ、コンピュータがメモリバンク切
換方式を採用する場合にも、当該メモリバンク切換えを
サポートすることができる。
〈実施例〉
以下には、この発明の一実施例を、８ビツトマイクロプ
ロセツサ用リアルタイムマルチタスクオペレーテイング
システムに適用した場合を例にとって説明をする。
ロセツサ用リアルタイムマルチタスクオペレーテイング
システムに適用した場合を例にとって説明をする。
第１図は、８ビツトマイクロプロ”セッサ（図示せず）
の動作プログラムが格納された１２８にバイトの容量を
有するメモリのメモリマツプである。
の動作プログラムが格納された１２８にバイトの容量を
有するメモリのメモリマツプである。
このメモリは、８にバイトの容量を有するコモン領域と
、それぞれ２４にバイトの容量を有する５つのバンク０
〜４を備えている。
、それぞれ２４にバイトの容量を有する５つのバンク０
〜４を備えている。
コモン領域は、“０ＯＯＯＨ”〜“ＩＦＦＦＨ”のアド
レス領域が割当てられている（なお、アドレスの最後に
付したｒＨＪは１６進表現を表わす符号である。以下同
じ。）。このコモン領域には、後述するタスクコントロ
ールブロックを含むオペレーティングシステムのための
サブルーチンが記憶されている。
レス領域が割当てられている（なお、アドレスの最後に
付したｒＨＪは１６進表現を表わす符号である。以下同
じ。）。このコモン領域には、後述するタスクコントロ
ールブロックを含むオペレーティングシステムのための
サブルーチンが記憶されている。
バンク０は“２０００Ｈ”〜“７ＦＦＦＨ“のアドレス
領域が割当てられており、バンク１は“８０００Ｈ“〜
“ＤＦＦＦＨ”の１ドレス領域が割当てられており、バ
ンク２は“ＥＯＯＯＨ”〜“１３ＦＦＦＨ“のアドレス
領域が割当てられており、バンク３は“１４０００Ｈ“
〜“ＩＥＦＦＦＨ”のアドレス領域が割当てられており
、バンク４は”ＩＦＯＯＯＨ“〜″２４ＦＦＦＨ”のア
ドレス領域が割当てられている。これらバンク０〜バン
ク４には、それぞれ、所定のタスクが格納されている。
領域が割当てられており、バンク１は“８０００Ｈ“〜
“ＤＦＦＦＨ”の１ドレス領域が割当てられており、バ
ンク２は“ＥＯＯＯＨ”〜“１３ＦＦＦＨ“のアドレス
領域が割当てられており、バンク３は“１４０００Ｈ“
〜“ＩＥＦＦＦＨ”のアドレス領域が割当てられており
、バンク４は”ＩＦＯＯＯＨ“〜″２４ＦＦＦＨ”のア
ドレス領域が割当てられている。これらバンク０〜バン
ク４には、それぞれ、所定のタスクが格納されている。
また、バンク１〜バンク４には、上述の物理的に割当て
らたアドレスに加えて、それぞれ、“２ＯＯＯＨｍ〜′
７ＦＦＦＨ２の見かけ上のアドレスが付されている。よ
って、見かけ上、たとえば“２０００Ｈ”のアドレスを
指定すると、バンク０〜バンク４の５つのバンクの第１
アドレスが指定されることになる。
らたアドレスに加えて、それぞれ、“２ＯＯＯＨｍ〜′
７ＦＦＦＨ２の見かけ上のアドレスが付されている。よ
って、見かけ上、たとえば“２０００Ｈ”のアドレスを
指定すると、バンク０〜バンク４の５つのバンクの第１
アドレスが指定されることになる。
この実施例に係るタスクスイッチング方式は、複数のバ
ンクが、見かけ上、共通のアドレスを有するようにして
アドレス数を少なくし、かつ、バンク情報によってバン
クを特定できるようにしている。
ンクが、見かけ上、共通のアドレスを有するようにして
アドレス数を少なくし、かつ、バンク情報によってバン
クを特定できるようにしている。
第２図は、コモン領域に格納されているタスクコントロ
ールブロックの具体的内容例を表わす図解図である。タ
スクコントロールブロックには、タスクスイッチングデ
ータとして、タスクのスタートアドレス情報、スタック
ポインタ情報、プライオリティ情報、キュー情報という
従来より使用されていた情報に加えて、バンク情報が備
えられている。なお、スタックポインタ情報とは、ワー
ク領域のアドレスを指示する情報で、指示されているワ
ーク領域には、それまでのタスクデータが格納されてい
る。また、キュー情報とはタスクの待ち状態を表わす情
報である。さらに、バンク情報は、いずれのバンクにタ
スクが格納されているかを表わす情報である。
ールブロックの具体的内容例を表わす図解図である。タ
スクコントロールブロックには、タスクスイッチングデ
ータとして、タスクのスタートアドレス情報、スタック
ポインタ情報、プライオリティ情報、キュー情報という
従来より使用されていた情報に加えて、バンク情報が備
えられている。なお、スタックポインタ情報とは、ワー
ク領域のアドレスを指示する情報で、指示されているワ
ーク領域には、それまでのタスクデータが格納されてい
る。また、キュー情報とはタスクの待ち状態を表わす情
報である。さらに、バンク情報は、いずれのバンクにタ
スクが格納されているかを表わす情報である。
第３図は、この実施例に係るタスクスイッチング方式の
処理順序を表わすフローチャートである。
処理順序を表わすフローチャートである。
第３図の流れに沿って説明すると、図示しないマイクロ
プロセッサは、実行可能なタスクがあるか否かをタスク
コントロールブロックのキュー情報に基づいて判別しく
ステップＳ１）、実行可能なタスクがある場合には、タ
スクコントロールブロックに格納されている当該実行可
能なキュー情報に対応するバンク情報を読出し、タスク
が記憶されているバンクを確認する（ステップＳ２）。
プロセッサは、実行可能なタスクがあるか否かをタスク
コントロールブロックのキュー情報に基づいて判別しく
ステップＳ１）、実行可能なタスクがある場合には、タ
スクコントロールブロックに格納されている当該実行可
能なキュー情報に対応するバンク情報を読出し、タスク
が記憶されているバンクを確認する（ステップＳ２）。
次いで、バンク情報に従ってバンクを切換える（ステッ
プＳ３）。
プＳ３）。
さらに、タスクコントロールブロックから、実行可能な
タスクのスタックポインタ情報を得て（ステップＳ４）
、ワーク領域のデータを読出し、レジスタ情報、プログ
ラムカウンタ情報を得る（ステップＳ５）。
タスクのスタックポインタ情報を得て（ステップＳ４）
、ワーク領域のデータを読出し、レジスタ情報、プログ
ラムカウンタ情報を得る（ステップＳ５）。
そして、当該実行可能なタスクの処理を行う。
〈発明の効果〉
この発明は、以上のように構成されているので、バンク
切換方式が採用されたコンピュータに適用可能な新規な
タスクスイッチング方式を提供することができる。
切換方式が採用されたコンピュータに適用可能な新規な
タスクスイッチング方式を提供することができる。
特に、安価な８ビツトマイクロコンピユータにおいて、
そのマイクロコンピュータがバンク切換方式により大容
量のアドレス空間をサポートする場合、それに適合した
タスクスイッチング方式とすることができる。よって、
安価な８ビツトマイクロコンピユータによって、リアル
タイムマルチタスクオペレーティングシステムを用いた
大規模システムが構築できる。
そのマイクロコンピュータがバンク切換方式により大容
量のアドレス空間をサポートする場合、それに適合した
タスクスイッチング方式とすることができる。よって、
安価な８ビツトマイクロコンピユータによって、リアル
タイムマルチタスクオペレーティングシステムを用いた
大規模システムが構築できる。
第１図は、８ビツトマイクロプロセツサの動作プログラ
ムが格納された１２８にバイトの容量のメモリのメモリ
マツプである。 第２図は、上述のメモリマツプのコモン領域に格納され
たタスクコントロールブロックの一例を表わす図解図で
ある。 第３図は、マイクロプロセッサが行うタスクスイッチン
グ処理の一例を表わすフローチャートである。 第１図
ムが格納された１２８にバイトの容量のメモリのメモリ
マツプである。 第２図は、上述のメモリマツプのコモン領域に格納され
たタスクコントロールブロックの一例を表わす図解図で
ある。 第３図は、マイクロプロセッサが行うタスクスイッチン
グ処理の一例を表わすフローチャートである。 第１図
Claims (1)
- 【特許請求の範囲】 １、複数のタスクを切換えるためのマルチ タスクスイッチング方式であって、 各タスクを複数のメモリバンクのいず れかに格納し、 タスクが格納されているメモリバンク を特定するためのメモリバンク情報をタ スク切換えに必要なタスクスイッチング データの中に含め、 メモリバンク情報を含めたタスクスイ ッチングデータに基づいて、タスクスイ ッチングを行うことを特徴とするタスク スイッチング方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29287689A JPH03154130A (ja) | 1989-11-10 | 1989-11-10 | タスクスイッチング方式 |
| EP19900312273 EP0427558A3 (en) | 1989-11-10 | 1990-11-09 | Task switching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29287689A JPH03154130A (ja) | 1989-11-10 | 1989-11-10 | タスクスイッチング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154130A true JPH03154130A (ja) | 1991-07-02 |
Family
ID=17787523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29287689A Pending JPH03154130A (ja) | 1989-11-10 | 1989-11-10 | タスクスイッチング方式 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0427558A3 (ja) |
| JP (1) | JPH03154130A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4301117A1 (en) * | 1992-01-30 | 1993-08-05 | Siemens Ag | Multi-tasking processor for control of automation systems - has register block stalk for tasks controlled by selector unit providing highest priority selection |
| AU2001278995A1 (en) | 2000-07-24 | 2002-02-05 | Morphics Technology, Inc. | Distributed micro instruction set processor architecture for high-efficiency signal processing |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61165151A (ja) * | 1985-01-17 | 1986-07-25 | Fujitsu Ltd | デ−タ処理装置のメモリ制御方式 |
| JPS6314242A (ja) * | 1986-07-04 | 1988-01-21 | Hitachi Ltd | メモリ拡張方式 |
| JPH01246635A (ja) * | 1988-03-29 | 1989-10-02 | Nec Corp | タスク切替方式 |
| JPH02115958A (ja) * | 1988-10-26 | 1990-04-27 | Hitachi Ltd | データ転送制御方式 |
| JPH02125338A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | リアルタイムモニタにおける拡張メモリ割付け方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4485457A (en) * | 1983-05-31 | 1984-11-27 | Cbs Inc. | Memory system including RAM and page switchable ROM |
| JPS6314241A (ja) * | 1986-07-04 | 1988-01-21 | Hitachi Ltd | メモリ拡張方式 |
-
1989
- 1989-11-10 JP JP29287689A patent/JPH03154130A/ja active Pending
-
1990
- 1990-11-09 EP EP19900312273 patent/EP0427558A3/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61165151A (ja) * | 1985-01-17 | 1986-07-25 | Fujitsu Ltd | デ−タ処理装置のメモリ制御方式 |
| JPS6314242A (ja) * | 1986-07-04 | 1988-01-21 | Hitachi Ltd | メモリ拡張方式 |
| JPH01246635A (ja) * | 1988-03-29 | 1989-10-02 | Nec Corp | タスク切替方式 |
| JPH02115958A (ja) * | 1988-10-26 | 1990-04-27 | Hitachi Ltd | データ転送制御方式 |
| JPH02125338A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | リアルタイムモニタにおける拡張メモリ割付け方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0427558A2 (en) | 1991-05-15 |
| EP0427558A3 (en) | 1992-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131214B2 (ja) | ||
| JP2001265609A (ja) | 演算処理装置 | |
| US10732841B2 (en) | Tracking ownership of memory in a data processing system through use of a memory monitor | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH03154130A (ja) | タスクスイッチング方式 | |
| JP2553698B2 (ja) | 時分割マルチタスク実行装置 | |
| JPS6349945A (ja) | デ−タ処理装置のプロセス・ロ−ルイン方式 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS603229B2 (ja) | 情報処理方式 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS633342A (ja) | 仮想計算機の入出力実行方式 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JP2885631B2 (ja) | オペレーティングシステム管理装置およびオペレーティングシステム管理方法 | |
| JPS61121153A (ja) | プロセツサ間通信制御方式 | |
| JPS63108448A (ja) | 入出力要求制御方式 | |
| JPS63271648A (ja) | 共通領域アドレス制御方式 | |
| JPS621048A (ja) | 仮想記憶システム | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH05224951A (ja) | マイクロプロセッサ・システムの割込管理方法 | |
| JPS60214040A (ja) | デ−タ処理装置 | |
| JPH02257232A (ja) | 割り込み処理プログラム管理方法 | |
| JPS626329A (ja) | デ−タ転送回路 | |
| JPH056215B2 (ja) | ||
| JPS6269340A (ja) | 仮想メモリ装置 | |
| JPH04350728A (ja) | 複数タスクの実時間処理装置 |