JPH01310589A - 積重基板の表裏導通構造 - Google Patents

積重基板の表裏導通構造

Info

Publication number
JPH01310589A
JPH01310589A JP14116288A JP14116288A JPH01310589A JP H01310589 A JPH01310589 A JP H01310589A JP 14116288 A JP14116288 A JP 14116288A JP 14116288 A JP14116288 A JP 14116288A JP H01310589 A JPH01310589 A JP H01310589A
Authority
JP
Japan
Prior art keywords
hole
board
pattern
wire lead
hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14116288A
Other languages
English (en)
Inventor
Mikio Miyahara
宮原　幹雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP14116288A priority Critical patent/JPH01310589A/ja
Publication of JPH01310589A publication Critical patent/JPH01310589A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は電子機器の回路基板の高密度実装に関し、詳
しくは厚みの異なる複数枚の配線基板を積重した構造の
表と裏の電極の接続方法に関するものである。
［発明の概要］ この発明は、硬質の多層印刷配線基板（以下硬質板と略
す）と、薄い可撓性印刷配線基板（フレキシブルプリン
ト基板）、（以下ＦＰＣと略す）を張り合せ、かつこの
ＦＰＣの表面には複数個の集積回路素子（以下ＩＣと略
す）を実装したいわゆるチップオンボーと称される構造
で、高密度を実現するに際し、硬質板とＦＰＣの間の相
互の接続手段を簡素化するとともに、従来のスルホール
手段に寄因するスペースの必要性及び回路パターンの制
約から解放されることを目的とするもので、そのために
ＦＰＣと硬質基板を積重した状態において両者を貫通す
る穴を設け、この穴にワイヤリードを挿通して両者の導
通パターン同士の接続を行うものである。
［従来の技術］ 従来の技術で、本発明の提唱する高密度実装の構造を実
現すれば、第２図に示す断面構造となる。この実施の好
例として、ドツトマトリックスの液晶パネルをＸ−Ｙ方
向に走査する駆動回路のＩＣを、液晶表示部の周辺に設
けたものを引用する０図示の硬質基板１は表示パネル全
体の基台となるもので、外部との接続、表示部との接続
などの機能を備え、これに接着剤３で積重して固着され
たＦＰＣ２は、その表面にＩＣ４やその他の電子部品を
搭載し、能動基板としての機能をはたしている。
このような構造で課題となる要点を述べると、ＩＣ４の
パッド４１から、硬質基板１の裏面のパターン１１への
接続に際し、パッド４１からボンデングワイヤ４２でＦ
ＰＣ２の接続パターン２１に接続し、次にこの接続パタ
ーン２１から硬質基板１の表パターン１２との間を接続
＆’１１２２をはんだ付等で接続し、硬質基板１のスル
ホール１３により裏パターン１１に至っている。このよ
うな構造は硬質板１とＦＰＣ２は、その機能故に別個の
工程で製造され、積重された後に接続処理されるためで
、今後とも避けられない手順である。そこでこの構造と
手順のために多くの問題をもっていた。その一つは硬質
基板ｌは機械的な基台としての機能のためと複雑な配線
処理のため多層構造で硬い厚板となる。この厚板にスル
ホール１３を施すにはその深さＨと穴径りの比（Ｈ／Ｄ
　ニアスペクト比）を一定に保つため、その板厚に沿っ
た穴径となり、平面的スペースが必要で小型化、高密度
化ができなかった。次に第二点として、ＦＰＣ２はパッ
ド４１を多数持ったＩＣ４の端子を硬質基板１の表パタ
ーン１２に導くため接続パターン２１を備えているが、
この接続パッド２３の位置はＦＰＣの周辺２４に限られ
ている。そのため配線は長く浮遊容量は大きくなり、か
つ周辺を確保するため小型化できず問題であった。
［発明が解決しようとする課題］ 本発明は上述した問題点を解決するため、ＩＣ４のパッ
ド４１から硬質基板１の裏面のパターン１１への接続を
行うに際し、スルホール１３及び接続パッド２３と接続
！８２２の各部材を用いることなく接続するものである
。
［課題を解決するための手段］ 本発明は上述した問題となる部材を用いることなく硬質
基板１とそれに積重されたＦＰＣ２の両者が接着された
状態において、所定の位置で両者を貫通する穴を設け、
この穴を使ってＩＣ４と裏面のパターン１１を接続する
ものである。
［イ乍用１ 本発明は上記した貫通穴の中を、先端が折り返えされた
５字状のワイヤリードを挿通し、折り返久した部分が裏
パターンに引っかけられた状態で接合され、Ｊ字状ワイ
ヤリードの上方は貫通穴の上部の接続パターンに接合さ
れる。
［実施例］ 第１図は、本発明による接続を施す回路基板の断面図で
、第２図と共通する部材は同じ符番となっている。硬質
基板１とＦＰＣ２は表面にＩＣ４を搭載して接着剤３で
積重されている。ここで硬質基板１の表パターン１２と
裏パターン１１を接続するスルホール１３、硬質基板１
の表パターン１２とＦＰＣの接続パッド２３とを接続す
る接続線２２は従来の構造と同じである。このような構
造の回路基板に対し、本発明の特徴はＦＰＣ２の周辺部
２４とＩＣ４との間の領域にキリ穴による貫通穴５を設
け、この貫通穴の開口部の上面は接続パターン２１のラ
ンド部２５があり、下面は裏面のパターン１１の裏ラン
ド１４がある。これら位置の確保は設計的に定められる
ものであり、貫通穴５の穴径はスルホール１３より小径
でたりる。次に本発明の別の特徴は、上記貫通穴５を挿
通して上下面のパッドを導通するワイヤリード５１にあ
る。第３図Ａ、Ｂ、Ｃはこのワイヤリード５１を接合す
る工程の概略を示す断面図で、ワイヤリード５１はその
先端を図示してない整形機により略Ｊ字型に折曲され、
同図Ａに示すようにガイド穴６１から矢示ａの方向に挿
通される。次に同図Ｂに示す矢示すのように上方に引張
るとワイヤリードの先端のあご部５２が裏ランド１４に
引っかかり位置を定める。このとき下面溶接ヘッド６１
がワイヤリード５１を裏ランド１４に圧接しながら通電
６２により両者を接合する。次に同図Ｃに示すようにガ
イド６０が矢示Ｃの方向に移動しワイヤリード５１とラ
ンド部２５の位置が定まる。この状態で上面溶接ヘッド
６３で両者を圧接し通電６４により接合する。そして図
示していないがワイヤリード５１は接合部をランド部２
５に残して切断され、第１図に示すワイヤリード５１の
状態になる。なお接合の手段について、ここでは加熱ヘ
ッド方式で説明したがこの他の抵抗溶接、パラレルギャ
ップなどでもよい。
［発明の効果］ 以上述べたように、本発明によればＩＣを搭載したＦＰ
Ｃの表面と、それと積重した硬質基板の裏面を貫通穴を
介してワイヤリードで導通することにより、 （１）、メツキ工程を要するスルホールを使うことなく
、アスペクト比の大きな小径穴で実現でき小型高密度化
が実現できる。
（２）、上、下面を接合する位置が限定されることなく
自由度があり設計が容易になる。
（３）、ワイヤリードによる上下面の接合で自動化がで
きる。
などチップオンボードと硬質機能基板を積重する構造の
高密度化に大きな効果を有するものである。
【図面の簡単な説明】
第１図は、本発明の主要部を示す断面図。 第２図は、従来の機能基板を示す断面図。 第３図Ａ、Ｂ、Ｃは、本発明のワイヤリードの接合の工
程を示す断面図。 ■・・・硬質基板 ２・・・ＦＰＣ ３・・・接着剤 ４・・・ＩＣチップ ５・・・貫通穴 １１・・・裏パターン １４・・・裏ランド ２１・・・接続パターン ２５・・・ランド部 ５１・・・ワイヤリード ５２・・・あご部 ６０・・・ガイド ６１・・・下面溶接ヘッド 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　　林　　　敬　之　肋本４注日月り導
通を示１節面四］ Ｙ）２図 △挿通　　　　　　　ＢＴｊ妾合　　　　　　Ｃ上蒋令
本゛迦明の接合工程６示オ前面図 第３図

Claims (1)

    【特許請求の範囲】
  1. 半導体集積素子を搭載した薄い回路基板と、該薄い回路
    基板を接着で積重した比較的厚味のある硬質基板よりな
    る積重構造の基板において、前記薄い回路基板の表面の
    導電パターンと、前記硬質基板の裏面の導電パターンと
    を、前記積重構造を貫通した穴に挿通したワイヤリード
    により導通したことを特徴とする積重基板の表裏導通構
    造。
JP14116288A 1988-06-08 1988-06-08 積重基板の表裏導通構造 Pending JPH01310589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14116288A JPH01310589A (ja) 1988-06-08 1988-06-08 積重基板の表裏導通構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14116288A JPH01310589A (ja) 1988-06-08 1988-06-08 積重基板の表裏導通構造

Publications (1)

Publication Number Publication Date
JPH01310589A true JPH01310589A (ja) 1989-12-14

Family

ID=15285576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14116288A Pending JPH01310589A (ja) 1988-06-08 1988-06-08 積重基板の表裏導通構造

Country Status (1)

Country Link
JP (1) JPH01310589A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001059829A2 (fr) * 2000-02-10 2001-08-16 Bull S.A. Procede de montage de circuits integres sur un support conducteur et support en resultant
JP2007157771A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Ind Co Ltd プリント配線基板及びその導通形成方法
JP2008536311A (ja) * 2005-04-08 2008-09-04 マイクロン テクノロジー， インク． スルーワイヤ相互連結による半導体構成要素製造方法及びシステム
US9013044B2 (en) 2005-12-07 2015-04-21 Micron Technology, Inc. Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact
US9018751B2 (en) 2006-04-24 2015-04-28 Micron Technology, Inc. Semiconductor module system having encapsulated through wire interconnect (TWI)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001059829A2 (fr) * 2000-02-10 2001-08-16 Bull S.A. Procede de montage de circuits integres sur un support conducteur et support en resultant
FR2805083A1 (fr) * 2000-02-10 2001-08-17 Bull Sa Procede de montage et de fabrication de circuits integres sur un support et support en resultant
WO2001059829A3 (fr) * 2000-02-10 2002-03-28 Bull Sa Procede de montage de circuits integres sur un support conducteur et support en resultant
JP2008536311A (ja) * 2005-04-08 2008-09-04 マイクロン テクノロジー， インク． スルーワイヤ相互連結による半導体構成要素製造方法及びシステム
JP4936078B2 (ja) * 2005-04-08 2012-05-23 マイクロン テクノロジー， インク． スルーワイヤ相互連結による半導体構成要素製造方法及びシステム
JP2007157771A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Ind Co Ltd プリント配線基板及びその導通形成方法
US9013044B2 (en) 2005-12-07 2015-04-21 Micron Technology, Inc. Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact
US9018751B2 (en) 2006-04-24 2015-04-28 Micron Technology, Inc. Semiconductor module system having encapsulated through wire interconnect (TWI)

Similar Documents

Publication Publication Date Title
EP0680082B1 (en) Structure for mounting semiconductor device and liquid crystal display device
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
US5132879A (en) Secondary board for mounting of components having differing bonding requirements
JPH01310589A (ja) 積重基板の表裏導通構造
JPH0582917A (ja) フレキシブル配線板
JPH08116147A (ja) リジット基板の接続構造
JP4614302B2 (ja) ハイブリット型ｉｃカードおよびその製造方法
JPH06203932A (ja) 基板接続構造
JP2715767B2 (ja) フレックスリジット基板
JP3269506B2 (ja) 半導体装置
JP2876789B2 (ja) 半導体モジュール
US20030099099A1 (en) Printed wiring board having connecting terminals for electrically connecting conductor layers, circuit module having printed wiring board, and manufacturing method for printed wiring board
JP3008887U (ja) Ｉｃピッチ変換基板
JPS6298791A (ja) 可撓性プリントシ−ト
JP2847319B2 (ja) 電子部品搭載用多層ボンディング基板
JPH01112793A (ja) 回路基板
JPH0634437B2 (ja) 基板接続構造
JPS63292689A (ja) プリント基板の回路配線装置
JP2001284415A (ja) 半導体素子の実装構造及び実装方法、並びに液晶表示装置
JPH0710969U (ja) プリント基板
JPH04137592A (ja) 多層回路基板
JP3275647B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JPS627189A (ja) 配線板
JPH09283882A (ja) フレキシブルプリント配線板の接続構造
JPH04137591A (ja) 多層回路基板