JP2876789B2 - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JP2876789B2 JP2876789B2 JP315891A JP315891A JP2876789B2 JP 2876789 B2 JP2876789 B2 JP 2876789B2 JP 315891 A JP315891 A JP 315891A JP 315891 A JP315891 A JP 315891A JP 2876789 B2 JP2876789 B2 JP 2876789B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- pattern
- semiconductor chip
- chip
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数個の半導体チップを
装備してなる半導体モジュールに係り、特にこの半導体
チップの高密度実装を可能にした半導体モジュールに関
する。
装備してなる半導体モジュールに係り、特にこの半導体
チップの高密度実装を可能にした半導体モジュールに関
する。
【０００２】
【従来の技術】図４(a) と(b) は半導体チップと半導体
モジュールの従来構造を示す図であって、(a) は半導体
チップの模式的斜視図、(b) はこれを搭載した半導体モ
ジュールの要部側断面図である。図４(a) に示すよう
に、従来の半導体チップ11は、チップ本体部12内の電子
回路に接続された複数のリードパターン13を備えるとと
もに、これら各リードパターン13対応に設けられる入出
力端子14を装備している。なお、これら入出力端子14は
通常圧着法（双方の面にそれぞれ金メッキ等を施してお
いてこれらを強く圧接させることによって両者を接合す
る方法）を用いてリードパターン13に接合される。
モジュールの従来構造を示す図であって、(a) は半導体
チップの模式的斜視図、(b) はこれを搭載した半導体モ
ジュールの要部側断面図である。図４(a) に示すよう
に、従来の半導体チップ11は、チップ本体部12内の電子
回路に接続された複数のリードパターン13を備えるとと
もに、これら各リードパターン13対応に設けられる入出
力端子14を装備している。なお、これら入出力端子14は
通常圧着法（双方の面にそれぞれ金メッキ等を施してお
いてこれらを強く圧接させることによって両者を接合す
る方法）を用いてリードパターン13に接合される。
【０００３】前記半導体チップ11は、図４(b) に示すよ
うに、プリント配線板（以下プリント板と称する）15の
各配線パターン16上に各入出力端子14をそれぞれ位置決
めした後、例えば半田付け等の手段を用いて実装され
る。なお、この半導体モジュールは、複数の半導体チッ
プ11を搭載したプリント板15を接着剤19を用いてベース
基板20上に貼付した構造になっている。図４(b) 中、17
は半導体チップ11のリードパターン13対応にベース基板
20上に設けられたボンディングパッド、18はこのボンデ
ィングパッド17の先端部分に設けられたコネクタ、19は
プリント板15とベース基板20を接合する接着剤、40は配
線パターン16とボンディングパッド17を電気的に接続す
る接続ワイヤである。
うに、プリント配線板（以下プリント板と称する）15の
各配線パターン16上に各入出力端子14をそれぞれ位置決
めした後、例えば半田付け等の手段を用いて実装され
る。なお、この半導体モジュールは、複数の半導体チッ
プ11を搭載したプリント板15を接着剤19を用いてベース
基板20上に貼付した構造になっている。図４(b) 中、17
は半導体チップ11のリードパターン13対応にベース基板
20上に設けられたボンディングパッド、18はこのボンデ
ィングパッド17の先端部分に設けられたコネクタ、19は
プリント板15とベース基板20を接合する接着剤、40は配
線パターン16とボンディングパッド17を電気的に接続す
る接続ワイヤである。
【０００４】
【発明が解決しようとする課題】この半導体チップ11
は、チップ本体部12の両側の端縁部分に入出力端子14を
備えた構造になっていることから、これをプリント板15
に実装する時の姿勢は当然平面的となる。しかしなが
ら、これら半導体チップ11を平面的に配置した場合は実
装幅Ｗが図４(b) に示すように大きくなるのでその実装
数を増やすには大サイズのプリント板15が必要となる。
しかしながら、通常このプリント板15のサイズは標準化
されているので簡単にこれを大型化することができな
い。
は、チップ本体部12の両側の端縁部分に入出力端子14を
備えた構造になっていることから、これをプリント板15
に実装する時の姿勢は当然平面的となる。しかしなが
ら、これら半導体チップ11を平面的に配置した場合は実
装幅Ｗが図４(b) に示すように大きくなるのでその実装
数を増やすには大サイズのプリント板15が必要となる。
しかしながら、通常このプリント板15のサイズは標準化
されているので簡単にこれを大型化することができな
い。
【０００５】本発明は、半導体チップをプリント配線板
に直立させて並列配置すると共に、半導体チップとプリ
ント配線板との電気的接続を半導体チップの厚さの範囲
内で接続することにより、半導体チップの実装密度を格
段に向上させた半導体モジュールを提供する。
に直立させて並列配置すると共に、半導体チップとプリ
ント配線板との電気的接続を半導体チップの厚さの範囲
内で接続することにより、半導体チップの実装密度を格
段に向上させた半導体モジュールを提供する。
【０００６】
【課題を解決するための手段】本発明による半導体モジ
ュールは、請求項１においては、図１に示すように、リ
ードパターン３を一端縁部に備えた複数の半導体チップ
１をプリント配線板15上に直立させて並列実装する半導
体モジュールにおいて、入出力端子４を備え、該入出力
端子４は、一端が前記半導体チップ１のリードパターン
３に接続され、中間部が折曲され、かつ他端が前記半導
体チップ１の厚さの範囲内で前記プリント配線板15の配
線パターン16に接続されて構成する。請求項２において
は、図１に示すように、複数の半導体チップ１を直立さ
せて並列実装した前記プリント配線板15をベース基板20
の表裏両面に実装し構成する。請求項３においては、図
１及び図２(c) に示すように、リードパターン３を一端
縁部に備えた複数の半導体チップ１をプリント配線板15
上に直立させて並列実装する半導体モジュールにおい
て、導体パターン32がベースフィルム31上に形成されて
なる導体形成板30を備え、該導体形成板30の導体パター
ン32は、一端が前記半導体チップ１のリードパターン３
に接続され、中間部が折曲され、かつ他端が前記半導体
チップ１の厚さの範囲内で前記プリント配線板15の配線
パターン16に接続されて構成する。
ュールは、請求項１においては、図１に示すように、リ
ードパターン３を一端縁部に備えた複数の半導体チップ
１をプリント配線板15上に直立させて並列実装する半導
体モジュールにおいて、入出力端子４を備え、該入出力
端子４は、一端が前記半導体チップ１のリードパターン
３に接続され、中間部が折曲され、かつ他端が前記半導
体チップ１の厚さの範囲内で前記プリント配線板15の配
線パターン16に接続されて構成する。請求項２において
は、図１に示すように、複数の半導体チップ１を直立さ
せて並列実装した前記プリント配線板15をベース基板20
の表裏両面に実装し構成する。請求項３においては、図
１及び図２(c) に示すように、リードパターン３を一端
縁部に備えた複数の半導体チップ１をプリント配線板15
上に直立させて並列実装する半導体モジュールにおい
て、導体パターン32がベースフィルム31上に形成されて
なる導体形成板30を備え、該導体形成板30の導体パター
ン32は、一端が前記半導体チップ１のリードパターン３
に接続され、中間部が折曲され、かつ他端が前記半導体
チップ１の厚さの範囲内で前記プリント配線板15の配線
パターン16に接続されて構成する。
【０００７】
【作用】複数の半導体チップ１をプリント配線板15上に
直立させて並列実装する半導体モジュールにおいて、半
導体チップ１のリードパターン３とプリント配線板15の
配線パターン16とを、半導体チップ１の厚さＴ〔図１
(b) 参照〕の範囲内の大きさに限定して形成された入出
力端子14〔図１参照〕、あるいは導体形成板30〔図２参
照〕を用いて半導体チップ１の厚さの範囲内で電気的に
接続することにより、半導体チップ１の実装幅（実装間
隔）Ｗ1 〔図１(c) 参照〕が、より縮小されて半導体チ
ップ１をより高密度に実装できる。また、図３に示すよ
うに複数の半導体チップ１を直立させて並列実装したプ
リント配線板15をベース基板20の表裏両面に実装するこ
とにより、実装密度を一層高密度に実装できる。
直立させて並列実装する半導体モジュールにおいて、半
導体チップ１のリードパターン３とプリント配線板15の
配線パターン16とを、半導体チップ１の厚さＴ〔図１
(b) 参照〕の範囲内の大きさに限定して形成された入出
力端子14〔図１参照〕、あるいは導体形成板30〔図２参
照〕を用いて半導体チップ１の厚さの範囲内で電気的に
接続することにより、半導体チップ１の実装幅（実装間
隔）Ｗ1 〔図１(c) 参照〕が、より縮小されて半導体チ
ップ１をより高密度に実装できる。また、図３に示すよ
うに複数の半導体チップ１を直立させて並列実装したプ
リント配線板15をベース基板20の表裏両面に実装するこ
とにより、実装密度を一層高密度に実装できる。
【０００８】
【実施例】以下実施例図に基づいて本発明を詳細に説明
する。図１(a) と(b) と(c) は本発明の一実施例を示す
図であって、(a)は本発明に用いる半導体チップの構造
を示す模式的斜視図、(b) はこの(a) 図のＡ−Ａ線断面
図、(c) は本発明による半導体モジュールの全体構造を
示す模式的要部側断面図であるが、前記図４と同一部分
にはそれぞれ同一符号を付している。
する。図１(a) と(b) と(c) は本発明の一実施例を示す
図であって、(a)は本発明に用いる半導体チップの構造
を示す模式的斜視図、(b) はこの(a) 図のＡ−Ａ線断面
図、(c) は本発明による半導体モジュールの全体構造を
示す模式的要部側断面図であるが、前記図４と同一部分
にはそれぞれ同一符号を付している。
【０００９】図１(a) と(b) に示すように、本発明に用
いる半導体チップ１は、入出力用のリードパターン３を
チップ本体部２の一端縁部（この場合は下側の端縁部）
に限定的に配置すると共に、これら各リードパターン３
対応に設けられる入出力端子４を当該チップ本体部２の
厚さＴの範囲内に限定的に配置した直立実装型になって
いる。図１(b) 中、αはリードパターン３と入出力端子
４を圧接させて接合した圧着部を示している。この入出
力端子４は銅箔等をＬ字型に曲げてその上に金メッキを
施したもので、同様に金メッキを施した半導体チップ１
側のリードパターン３に圧着法を用いて接合される。こ
のようにしてプリント板15に実装された半導体チップ１
はポッティング剤８を用いてプリント板15に固着され
る。このポッティング剤８は例えばポリウレタン樹脂，
或いはエポキシ樹脂等を用いて製造される。
いる半導体チップ１は、入出力用のリードパターン３を
チップ本体部２の一端縁部（この場合は下側の端縁部）
に限定的に配置すると共に、これら各リードパターン３
対応に設けられる入出力端子４を当該チップ本体部２の
厚さＴの範囲内に限定的に配置した直立実装型になって
いる。図１(b) 中、αはリードパターン３と入出力端子
４を圧接させて接合した圧着部を示している。この入出
力端子４は銅箔等をＬ字型に曲げてその上に金メッキを
施したもので、同様に金メッキを施した半導体チップ１
側のリードパターン３に圧着法を用いて接合される。こ
のようにしてプリント板15に実装された半導体チップ１
はポッティング剤８を用いてプリント板15に固着され
る。このポッティング剤８は例えばポリウレタン樹脂，
或いはエポキシ樹脂等を用いて製造される。
【００１０】この半導体チップ１は直立型であることか
ら、図１(c) に示すようにこれらを互いに並列，かつそ
れぞれが重畳する形でプリント板15上に配置してやれ
ば、その実装幅Ｗ1 は従来の平面的配置の実装幅Ｗ（図
４参照）に比して大幅に縮小される。図２(a) と(b) と
(c) と(d) は、前記入出力端子４の一変形例とその製造
方法及びその適用例を示す図であって、(a) と(b) と
(c) は入出力端子４の代替として使用する導体形成板30
の製造工程を示す模式的斜視図、(d) はこの導体形成板
30の適用例を示す模式的要部側断面図である。
ら、図１(c) に示すようにこれらを互いに並列，かつそ
れぞれが重畳する形でプリント板15上に配置してやれ
ば、その実装幅Ｗ1 は従来の平面的配置の実装幅Ｗ（図
４参照）に比して大幅に縮小される。図２(a) と(b) と
(c) と(d) は、前記入出力端子４の一変形例とその製造
方法及びその適用例を示す図であって、(a) と(b) と
(c) は入出力端子４の代替として使用する導体形成板30
の製造工程を示す模式的斜視図、(d) はこの導体形成板
30の適用例を示す模式的要部側断面図である。
【００１１】以下図２(a) と(b) と(c)および(d)を用い
て導体形成板の製造工程について説明する。 ．第１工程〔図２(a) 参照〕 ポリイミドフィルム等より成るベースフィルム31上に半
導体チップ１のリードパターン３対応に導体パターン32
が形成された母材35を所定長さに切断する。なお、この
母材35は、例えば帯状のベースフィルム31の上に線状の
導体パターン32を形成したものである。 . 第２工程〔図２(b) 参照〕 ベースフィルム31の約半分を薬品で溶解して取り除く。
この処理を施すことによって各導体パターン32の約半分
はベースフィルム31上に残り、他の約半分はベースフィ
ルム31から遊離状態となる。 ．第３工程〔図２(c) 参照〕 ベースフィルム31から遊離した各導体パターン32を直角
に折り曲げる。これによって各導体パターン32のみが直
角に折り曲げられた導体形成板30が得られる。 ．このようにして製作された導体形成板30を図２(d)
に示すようにチップ本体部２のリードパターン３に装着
する。これによって入出力端子４の代替としての導体形
成板30を装備した直立実装型の半導体チップ1Aが完成す
る。
て導体形成板の製造工程について説明する。 ．第１工程〔図２(a) 参照〕 ポリイミドフィルム等より成るベースフィルム31上に半
導体チップ１のリードパターン３対応に導体パターン32
が形成された母材35を所定長さに切断する。なお、この
母材35は、例えば帯状のベースフィルム31の上に線状の
導体パターン32を形成したものである。 . 第２工程〔図２(b) 参照〕 ベースフィルム31の約半分を薬品で溶解して取り除く。
この処理を施すことによって各導体パターン32の約半分
はベースフィルム31上に残り、他の約半分はベースフィ
ルム31から遊離状態となる。 ．第３工程〔図２(c) 参照〕 ベースフィルム31から遊離した各導体パターン32を直角
に折り曲げる。これによって各導体パターン32のみが直
角に折り曲げられた導体形成板30が得られる。 ．このようにして製作された導体形成板30を図２(d)
に示すようにチップ本体部２のリードパターン３に装着
する。これによって入出力端子４の代替としての導体形
成板30を装備した直立実装型の半導体チップ1Aが完成す
る。
【００１２】図３は本発明の一応用例を示す模式的要部
側断面図である。この応用例は、直立実装型の半導体チ
ップ１を互いに並列，かつ重畳状態で装備したプリント
板15を一枚のベース基板20の表裏両面に配置した構造に
なっている。この応用例の適用によって半導体チップ１
の実装密度はさらに向上することになる。
側断面図である。この応用例は、直立実装型の半導体チ
ップ１を互いに並列，かつ重畳状態で装備したプリント
板15を一枚のベース基板20の表裏両面に配置した構造に
なっている。この応用例の適用によって半導体チップ１
の実装密度はさらに向上することになる。
【００１３】
【発明の効果】以上の説明から明らかなように、本発明
による半導体モジュールは、直立型の半導体チップを互
いに並列，かつ重畳状態で実装する場合、半導体チップ
の厚さの範囲内に限定して形成された入出力端子あるい
は導体形成板を用いて半導体チップの厚さの範囲内でプ
リント配線板と電気的に接続しているため、半導体チッ
プの実装幅がより縮小されて半導体チップの高密度実装
が可能となる。
による半導体モジュールは、直立型の半導体チップを互
いに並列，かつ重畳状態で実装する場合、半導体チップ
の厚さの範囲内に限定して形成された入出力端子あるい
は導体形成板を用いて半導体チップの厚さの範囲内でプ
リント配線板と電気的に接続しているため、半導体チッ
プの実装幅がより縮小されて半導体チップの高密度実装
が可能となる。
【図１】 本発明の一実施例を示す図であって、(a) は
本発明に用いる半導体チップの構造を示す模式的斜視
図、(b) はこの(a) 図のＡ−Ａ線断面図、(c) は本発明
による半導体モジュールの全体構造を示す模式的要部側
断面図である。
本発明に用いる半導体チップの構造を示す模式的斜視
図、(b) はこの(a) 図のＡ−Ａ線断面図、(c) は本発明
による半導体モジュールの全体構造を示す模式的要部側
断面図である。
【図２】 入出力端子の一変形例とその製造方法及びそ
の適用例を示す図であって、(a) と(b) と(c) は入出力
端子の代替として使用する導体形成板の製造工程を示す
模式的斜視図、(d) はこの導体形成板の適用例を示す模
式的要部側断面図である。
の適用例を示す図であって、(a) と(b) と(c) は入出力
端子の代替として使用する導体形成板の製造工程を示す
模式的斜視図、(d) はこの導体形成板の適用例を示す模
式的要部側断面図である。
【図３】 本発明の一応用例を示す模式的要部側断面図
である。
である。
【図４】 半導体チップと半導体モジュールの従来構造
を示す図であって、(a) は半導体チップの模式的斜視
図、(b) はこれを搭載した半導体モジュールの要部側断
面図である。
を示す図であって、(a) は半導体チップの模式的斜視
図、(b) はこれを搭載した半導体モジュールの要部側断
面図である。
１，1A，11 半導体チップ ２，12 チップ本体部 ３，13 リードパターン ４，14 入出力端子 ８ ポッティング剤 15 プリント板（プリント板配線板） 16 配線パターン 17 ボンディングパッド 18 コネクタ 19 接着剤 20 ベース基板 30 導体形成板 31 ベースフィルム 32 導体パターン 35 母材 40 接続ワイヤ α 圧着部
Claims (3)
- 【請求項１】 リードパターンを一端縁部に備えた複数
の半導体チップをプリント配線板上に直立させて並列実
装する半導体モジュールにおいて、入出力端子を備え、 該入出力端子は、一端が前記半導体チップのリードパタ
ーンに接続され、中間部が折曲され、かつ他端が 前記半
導体チップの厚さの範囲内で前記プリント配線板の配線
パターンに接続されていることを特徴とする半導体モジ
ュール。 - 【請求項２】 複数の半導体チップを直立させて並列実
装した前記プリント配線板をベース基板の表裏両面に実
装してなることを特徴とする請求項１記載の半導体モジ
ュール。 - 【請求項３】 リードパターンを一端縁部に備えた複数
の半導体チップをプリント配線板上に直立させて並列実
装する半導体モジュールにおいて、導 体パターンがベースフィルム上に形成されてなる導体
形成板を備え、 該導体形成板の導体パターンは、一端が前記半導体チッ
プのリードパターンに接続され、中間部が折曲され、か
つ他端が 前記半導体チップの厚さの範囲内で前記プリン
ト配線板の配線パターンに接続されていることを特徴と
する半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP315891A JP2876789B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP315891A JP2876789B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241447A JPH04241447A (ja) | 1992-08-28 |
| JP2876789B2 true JP2876789B2 (ja) | 1999-03-31 |
Family
ID=11549545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP315891A Expired - Lifetime JP2876789B2 (ja) | 1991-01-16 | 1991-01-16 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876789B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604377A (en) * | 1995-10-10 | 1997-02-18 | International Business Machines Corp. | Semiconductor chip high density packaging |
| JPH10335374A (ja) * | 1997-06-04 | 1998-12-18 | Fujitsu Ltd | 半導体装置及び半導体装置モジュール |
| KR101845143B1 (ko) * | 2013-01-31 | 2018-05-18 | 파크 테크-파카징 테크놀로지이스 게엠베하 | 반도체 칩 배열 및 그 제조 방법 |
-
1991
- 1991-01-16 JP JP315891A patent/JP2876789B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04241447A (ja) | 1992-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0567814B1 (en) | Printed circuit board for mounting semiconductors and other electronic components | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| KR920000076B1 (ko) | 반도체장치 | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| US6609915B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
| JP2876789B2 (ja) | 半導体モジュール | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3424685B2 (ja) | 電子回路装置とその製造方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH05275838A (ja) | 電子装置用モジュール | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| KR20020028038A (ko) | 반도체 패키지의 적층 구조 및 그 적층 방법 | |
| JPH0793402B2 (ja) | 半導体装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JP3929302B2 (ja) | 大型回路基板 | |
| JPH09199242A (ja) | プリント配線板一体型コネクタ及びその製造方法 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH09139440A (ja) | チップスケールパッケージ | |
| JPH05327155A (ja) | 回路モジュール用コネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |