JPH01272135A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH01272135A JPH01272135A JP10170688A JP10170688A JPH01272135A JP H01272135 A JPH01272135 A JP H01272135A JP 10170688 A JP10170688 A JP 10170688A JP 10170688 A JP10170688 A JP 10170688A JP H01272135 A JPH01272135 A JP H01272135A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- aluminum wiring
- width
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 42
- 229910052782 aluminium Inorganic materials 0.000 abstract description 42
- 239000000758 substrate Substances 0.000 abstract description 12
- 230000002401 inhibitory effect Effects 0.000 abstract 2
- 238000005452 bending Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003292 diminished effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- 238000000034 method Methods 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
この発明は半導体集積回路装置、特に電源線や信号線等
の形状に関する。
の形状に関する。
最近、微細加工技術の進展に伴う半導体集積回路の大規
模化には、目覚ましいものがある。また、半導体チップ
上に種々の機能を有する回路をより多く形成したいとい
う要望が強くなるとともに、その要望に答えるべく半導
体チップサイズも大きくなる傾向がある。
模化には、目覚ましいものがある。また、半導体チップ
上に種々の機能を有する回路をより多く形成したいとい
う要望が強くなるとともに、その要望に答えるべく半導
体チップサイズも大きくなる傾向がある。
ところで、半導体チップサイズが大型化すると、その半
導体チップ上に設けられる電源線や信号線等の配線が長
くなる。そのため、これらの配線の抵抗が増大し、半導
体チップサイズが小さいときには生じなかった種々の問
題が発生する。例えば、電源線の抵抗が増大することに
より、電源電圧が変動し易くなる。
導体チップ上に設けられる電源線や信号線等の配線が長
くなる。そのため、これらの配線の抵抗が増大し、半導
体チップサイズが小さいときには生じなかった種々の問
題が発生する。例えば、電源線の抵抗が増大することに
より、電源電圧が変動し易くなる。
そこで、従来、半導体チップサイズが比較的大きく上記
の問題が発生しやすい半導体集積回路装置においては、
配線の抵抗を押えるべく、第５図に示すように、アルミ
配線５１の配線幅Ｗを半導体チップサイズが小さい場合
のそれよりもより大きくすることにより対処してきた。
の問題が発生しやすい半導体集積回路装置においては、
配線の抵抗を押えるべく、第５図に示すように、アルミ
配線５１の配線幅Ｗを半導体チップサイズが小さい場合
のそれよりもより大きくすることにより対処してきた。
すなわち、このように配線幅Ｗを大きくすることにより
アルミ配線５１の断面積を大きくしてアルミ配線５１の
抵抗、を低下させている。なお、第５図において、２は
絶縁層、３は半導体基板である。
アルミ配線５１の断面積を大きくしてアルミ配線５１の
抵抗、を低下させている。なお、第５図において、２は
絶縁層、３は半導体基板である。
従来の半導体集積回路装置は、以上のように、配線幅Ｗ
を大きくすることによりアルミ配線５１の抵抗を下げて
電ｍ電圧の変動等を防止している。
を大きくすることによりアルミ配線５１の抵抗を下げて
電ｍ電圧の変動等を防止している。
しかしながら、半導体集積回路の高集積化という観点か
らは、配線幅Ｗを大きくすることは好ましくない。すな
わち、集積度が同一の半導体集積回路を形成する場合、
配線幅Ｗが大きくなると、配線幅Ｗを大きくした分だけ
より大きな半導体チップが必要となる。また、換言すれ
ば、半導体チップサイズが同一の場合には、配線幅Ｗが
大きくなると配線幅Ｗを大きくした分だけ集積度が低下
する。したがって、生産効率が低下し、生産コストが増
大する。
らは、配線幅Ｗを大きくすることは好ましくない。すな
わち、集積度が同一の半導体集積回路を形成する場合、
配線幅Ｗが大きくなると、配線幅Ｗを大きくした分だけ
より大きな半導体チップが必要となる。また、換言すれ
ば、半導体チップサイズが同一の場合には、配線幅Ｗが
大きくなると配線幅Ｗを大きくした分だけ集積度が低下
する。したがって、生産効率が低下し、生産コストが増
大する。
本発明は上記のような問題点を解消するためになされた
もので、半導体チップ上に配線が占める割合を小さく抑
えながら、電源電圧の変動等を低減することができる半
導体集積回路装置を得ることを目的とする。
もので、半導体チップ上に配線が占める割合を小さく抑
えながら、電源電圧の変動等を低減することができる半
導体集積回路装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明は、絶縁層と、前記絶縁層上に形成された配線
層とを備えた半導体集積回路装置であって、前記配線層
の幅方向に対応する前記絶縁層の表面形状を凹状あるい
は凸状に仕上げて、前記凹状あるいは凸状に仕上げられ
た前記絶縁層の表面領域に沿うようにして前記配線層を
形成している。
層とを備えた半導体集積回路装置であって、前記配線層
の幅方向に対応する前記絶縁層の表面形状を凹状あるい
は凸状に仕上げて、前記凹状あるいは凸状に仕上げられ
た前記絶縁層の表面領域に沿うようにして前記配線層を
形成している。
（作用）
この発明によれば、前記配線層が前記絶縁層の前記凹状
あるいは前記凸状に仕上げられた表面領域上に沿うよう
にして形成されるため、配線層の断面形状も凹状あるい
は凸状になり、配線層の幅が実質的に小さく抑えられる
。
あるいは前記凸状に仕上げられた表面領域上に沿うよう
にして形成されるため、配線層の断面形状も凹状あるい
は凸状になり、配線層の幅が実質的に小さく抑えられる
。
第１図はこの発明に係る半導体集積回路装置の一実施例
を示す図である。同図において、３は半導体基板であり
、半導体基板３の一部に溝状の凹部３ａが形成されてい
る。そして、この半導体基板３上に絶縁層２が形成され
、さらに、凹部３ａに対応する絶縁ＩＦＪ２上に電源線
等のアルミ配線１が形成されている。
を示す図である。同図において、３は半導体基板であり
、半導体基板３の一部に溝状の凹部３ａが形成されてい
る。そして、この半導体基板３上に絶縁層２が形成され
、さらに、凹部３ａに対応する絶縁ＩＦＪ２上に電源線
等のアルミ配線１が形成されている。
以上のように構成することにより、アルミ配線１の断面
積を従来のアルミ配線５１のそれと同一に設定した場合
であっても、アルミ配線１の配線幅Ｗ１が従来の配線幅
Ｗ（第５図）に比べて小さくなる。すなわち、アルミ配
線１の一部を下方に曲げた分だけアルミ配線１の配線幅
Ｗ１がアルミ配線５１の配線幅Ｗより小さくなるので、
配線幅を小さく抑えつつ、アルミ配［１１の低抵抗化を
図ることができる。そのため、半導体チップ上にアルミ
配［１１が占める割合を小さく抑えながら電源電圧の変
動等を低減することができる。
積を従来のアルミ配線５１のそれと同一に設定した場合
であっても、アルミ配線１の配線幅Ｗ１が従来の配線幅
Ｗ（第５図）に比べて小さくなる。すなわち、アルミ配
線１の一部を下方に曲げた分だけアルミ配線１の配線幅
Ｗ１がアルミ配線５１の配線幅Ｗより小さくなるので、
配線幅を小さく抑えつつ、アルミ配［１１の低抵抗化を
図ることができる。そのため、半導体チップ上にアルミ
配［１１が占める割合を小さく抑えながら電源電圧の変
動等を低減することができる。
次に、第１図に示す半導体集積回路装置の製造方法につ
いて説明する。まず、半導体基板３の上層部に凹部３ａ
を形成するためのトレンチ処理がなされる。そして、半
導体基板３上に絶縁層２を形成し、その後、写真製版法
等により凹部３ａに対応する絶縁層２上にアルミ配線１
を形成する。
いて説明する。まず、半導体基板３の上層部に凹部３ａ
を形成するためのトレンチ処理がなされる。そして、半
導体基板３上に絶縁層２を形成し、その後、写真製版法
等により凹部３ａに対応する絶縁層２上にアルミ配線１
を形成する。
上記の製造工程において、半導体基板３に凹部３ａを設
けるということは一見従来の工程に新たな工程が追加さ
れたように思われる。しかしながら、例えばＤＲＡＭに
おいては、近年、高集積化に対応すべくメモリセルを構
成するキャパシタセルをトレンチ型にする場合が多く、
この場合にはそのドレンチエ程を利用して、凹部３ａを
アルミ配線１の配線パターンに応じて設けるようにすれ
ば、従来に比ベニ程数を増すことなく形成することが可
能となる。
けるということは一見従来の工程に新たな工程が追加さ
れたように思われる。しかしながら、例えばＤＲＡＭに
おいては、近年、高集積化に対応すべくメモリセルを構
成するキャパシタセルをトレンチ型にする場合が多く、
この場合にはそのドレンチエ程を利用して、凹部３ａを
アルミ配線１の配線パターンに応じて設けるようにすれ
ば、従来に比ベニ程数を増すことなく形成することが可
能となる。
第２図は、この発明に係る半導体集積回路装置の伯の実
施例を示す図である。同図において、半導体基板３上に
絶縁層２が形成されており、この絶縁層２上にポリシリ
コン配線４が形成されている。また、絶縁層２およびポ
リシリコン配線４上に層間絶縁層６が形成されている。
施例を示す図である。同図において、半導体基板３上に
絶縁層２が形成されており、この絶縁層２上にポリシリ
コン配線４が形成されている。また、絶縁層２およびポ
リシリコン配線４上に層間絶縁層６が形成されている。
そして、層間絶縁層６を介してポリシリコン配線４を覆
うようにアルミ配線１が設けられている。なお、ポリシ
リコン配線４とアルミ配線１とは層間絶縁層６の所定位
置に設けられたコンタクトホール５により電気的に接続
されている。
うようにアルミ配線１が設けられている。なお、ポリシ
リコン配線４とアルミ配線１とは層間絶縁層６の所定位
置に設けられたコンタクトホール５により電気的に接続
されている。
以上のように構成することにより、第１図に示す実施例
と同様に、アルミ配線１の断面積を従来のアルミ配置５
１５１のそれと同一に設定した場合であっても、アルミ
配線１の配線幅Ｗ２が従来の配線幅Ｗ（第５図）に比べ
て小さくなる。そのため、半導体チップ上に配線が占め
る割合を小さく抑えながら雷ａ電圧の変動等を低減する
ことができる。
と同様に、アルミ配線１の断面積を従来のアルミ配置５
１５１のそれと同一に設定した場合であっても、アルミ
配線１の配線幅Ｗ２が従来の配線幅Ｗ（第５図）に比べ
て小さくなる。そのため、半導体チップ上に配線が占め
る割合を小さく抑えながら雷ａ電圧の変動等を低減する
ことができる。
すなわち、配線幅を小さく抑えつつ、アルミ配線１の低
抵抗化を図るために、第１図に示す実施例では、アルミ
配線１の一部を下方に曲げているのに対して、第２図に
示す実施例では、アルミ配線１の一部を上方に曲げてい
る。また、第２図に示す実施例では、アルミ配線１とポ
リシリコン配線４とがコンタクトホール５を介して電気
的に並列接続されでいるので、配線の低抵抗化がより一
層図られる。
抵抗化を図るために、第１図に示す実施例では、アルミ
配線１の一部を下方に曲げているのに対して、第２図に
示す実施例では、アルミ配線１の一部を上方に曲げてい
る。また、第２図に示す実施例では、アルミ配線１とポ
リシリコン配線４とがコンタクトホール５を介して電気
的に並列接続されでいるので、配線の低抵抗化がより一
層図られる。
次に、第２図に示す半導体集積回路装置の製造方法につ
いて説明する。まず、半導体基板３上に絶縁層２を形成
し、その絶縁１２のうちの所定領域上にポリシリコン配
ａ４を形成する。そして、絶縁層２およびポリシリコン
配線４上に所定の厚みを有する層間絶縁層６を形成する
。さらに、層間絶縁層６を貫通してポリシリコン配線４
表面まで達するコンタクトホール５を形成し、その後層
間絶縁層６を介してポリシリコン配線４を覆うようにア
ルミ配線１を形成する。
いて説明する。まず、半導体基板３上に絶縁層２を形成
し、その絶縁１２のうちの所定領域上にポリシリコン配
ａ４を形成する。そして、絶縁層２およびポリシリコン
配線４上に所定の厚みを有する層間絶縁層６を形成する
。さらに、層間絶縁層６を貫通してポリシリコン配線４
表面まで達するコンタクトホール５を形成し、その後層
間絶縁層６を介してポリシリコン配線４を覆うようにア
ルミ配線１を形成する。
上記のＭ！工程において、ポリシリコン配線４を設ける
ということは一見従来の工程に新たな工程が追加された
ように思われる。しかしながら、ポリシリコンを形成す
る工程は一般的なものであり、例えば、半導体集積回路
（図示省略）をいわゆるＭＯＳトランジスタで構成する
場合には、ゲート電極としてポリシリコンがよく用いら
れる。
ということは一見従来の工程に新たな工程が追加された
ように思われる。しかしながら、ポリシリコンを形成す
る工程は一般的なものであり、例えば、半導体集積回路
（図示省略）をいわゆるＭＯＳトランジスタで構成する
場合には、ゲート電極としてポリシリコンがよく用いら
れる。
したがって、そのポリシリコンを形成する工程において
、ポリシリコン配線４をアルミ配線１の配線パターンに
応じて設けるようにすれば、従来に比ベニ程数を増すこ
となくポリシリコン配線４を形成することが可能となる
。また、層間絶縁層６やコンタクトホール５を形成する
ことについても、上記と同様、従来より行われている技
術であり、半導体集積回路（図示省略）を形成する工程
においてよく用いられる技術であるので、従来に比べて
工程数を増すことなく本実施例を製造することができる
。
、ポリシリコン配線４をアルミ配線１の配線パターンに
応じて設けるようにすれば、従来に比ベニ程数を増すこ
となくポリシリコン配線４を形成することが可能となる
。また、層間絶縁層６やコンタクトホール５を形成する
ことについても、上記と同様、従来より行われている技
術であり、半導体集積回路（図示省略）を形成する工程
においてよく用いられる技術であるので、従来に比べて
工程数を増すことなく本実施例を製造することができる
。
なお、第１図に示す実施例においては、凹部３ａを１箇
所のみ設けたものについて説明したが、第３図に示すよ
うに、半導体基板３の上層部に複数の四部３ａを設けて
もよい。
所のみ設けたものについて説明したが、第３図に示すよ
うに、半導体基板３の上層部に複数の四部３ａを設けて
もよい。
また、第２図に示す実施例においては、ポリシリコン配
線４が１つである場合について説明したが、第４図に示
すように複数設けてもよい。また、ポリシリコン配Ｉ！
４の代りに他の導電材料、例えばタングステンシリサイ
ドやモリブデンシリサイドを用いてもよい。
線４が１つである場合について説明したが、第４図に示
すように複数設けてもよい。また、ポリシリコン配Ｉ！
４の代りに他の導電材料、例えばタングステンシリサイ
ドやモリブデンシリサイドを用いてもよい。
また、第２図および第４図に示す実施例においては、コ
ンタクトホール５を設け、ポリシリコン配線４とアルミ
配線１とを電気的に接続しているが、これは本質的なも
のではなく、要は層間絶縁層６の表面領域を一部凸状に
形成し、その凸状の層間絶縁層６の表面領域にアルミ配
線１を形成すればよい。したがって、特にコンタクトホ
ール５を設けなくとも、第１図あるいは第３図に示す実
施例と同様の効果を奏する。また、コンタクトホール５
を設けない場合には、ポリシリコン配線４等の導電材料
の代わりに非導電材料を用いてもよい。
ンタクトホール５を設け、ポリシリコン配線４とアルミ
配線１とを電気的に接続しているが、これは本質的なも
のではなく、要は層間絶縁層６の表面領域を一部凸状に
形成し、その凸状の層間絶縁層６の表面領域にアルミ配
線１を形成すればよい。したがって、特にコンタクトホ
ール５を設けなくとも、第１図あるいは第３図に示す実
施例と同様の効果を奏する。また、コンタクトホール５
を設けない場合には、ポリシリコン配線４等の導電材料
の代わりに非導電材料を用いてもよい。
また、上記実施例では主としてアルミ配線１を電源線ど
して用いた場合について説明したが、アルミ配線１を信
号線として用いた場合にも本発明を適用することにより
、信号線の低抵抗化を図ることができ、ノイズの影響を
低減できる。
して用いた場合について説明したが、アルミ配線１を信
号線として用いた場合にも本発明を適用することにより
、信号線の低抵抗化を図ることができ、ノイズの影響を
低減できる。
以上のように、この発明によれば、絶縁層の凹状又は凸
状の表面領域に沿うようにして配線層を形成したので、
配線層の幅を小さくでき、半導体チップ上に配線が占め
る割合を小さく抑えながら、電ｌｌｌ電圧の変動等を低
減できるという効果がある。
状の表面領域に沿うようにして配線層を形成したので、
配線層の幅を小さくでき、半導体チップ上に配線が占め
る割合を小さく抑えながら、電ｌｌｌ電圧の変動等を低
減できるという効果がある。
第１図はこの発明に係る半導体集積回路装置の一実施例
を示す斜視図、第２図ないし第４図はこの発明に係る半
導体集積回路装置の他の実施例を示す斜視図、第５図は
従来の半導体集積回路装置を示す斜視図である。 図において、１はアルミ配線、２は絶縁層、６は層間絶
縁層である。 なお、各図中同一符号は同一または相当部分を示す。
を示す斜視図、第２図ないし第４図はこの発明に係る半
導体集積回路装置の他の実施例を示す斜視図、第５図は
従来の半導体集積回路装置を示す斜視図である。 図において、１はアルミ配線、２は絶縁層、６は層間絶
縁層である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）絶縁層と、前記絶縁層上に形成された配線層とを
備えた半導体集積回路装置であって、前記配線層の幅方
向に対応する前記絶縁層の表面形状を凹状あるいは凸状
に仕上げて、前記凹状あるいは凸状に仕上げられた前記
絶縁層の表面領域に沿うようにして前記配線層を形成し
たことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170688A JPH01272135A (ja) | 1988-04-25 | 1988-04-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170688A JPH01272135A (ja) | 1988-04-25 | 1988-04-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01272135A true JPH01272135A (ja) | 1989-10-31 |
Family
ID=14307751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10170688A Pending JPH01272135A (ja) | 1988-04-25 | 1988-04-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01272135A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391920A (en) * | 1991-07-09 | 1995-02-21 | Yamaha Corporation | Semiconductor device having peripheral metal wiring |
| JP2006237581A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置および当該半導体装置の作製方法 |
| CN101950748A (zh) * | 2005-01-28 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体器件和制造它的方法 |
| CN107479282A (zh) * | 2017-08-30 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
-
1988
- 1988-04-25 JP JP10170688A patent/JPH01272135A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391920A (en) * | 1991-07-09 | 1995-02-21 | Yamaha Corporation | Semiconductor device having peripheral metal wiring |
| US5491352A (en) * | 1991-07-09 | 1996-02-13 | Yamaha Corporation | Semiconductor device having peripheral metal wiring |
| JP2006237581A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置および当該半導体装置の作製方法 |
| CN101950748A (zh) * | 2005-01-28 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体器件和制造它的方法 |
| US8749063B2 (en) | 2005-01-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9728631B2 (en) | 2005-01-28 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN107479282A (zh) * | 2017-08-30 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107479282B (zh) * | 2017-08-30 | 2020-03-31 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7663207B2 (en) | Semiconductor device | |
| KR100876881B1 (ko) | 반도체 소자의 패드부 | |
| JP2000058765A (ja) | 半導体集積回路装置 | |
| JPS5853512B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH02228063A (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
| US20060040460A1 (en) | MIS capacitor and production method of MIS capacitor | |
| US8502276B2 (en) | Compact memory arrays | |
| US20090065836A1 (en) | Semiconductor device having mim capacitor and method of manufacturing the same | |
| JPH01272135A (ja) | 半導体集積回路装置 | |
| JP3070099B2 (ja) | スタティックｒａｍ | |
| KR100587662B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| JP3216976B2 (ja) | キャパシタを有する半導体チップおよび集積回路 | |
| KR20060077654A (ko) | 엠보싱형 커패시터의 제조 방법 | |
| US20040201062A1 (en) | Semiconductor device | |
| JP2606836B2 (ja) | 半導体記憶装置 | |
| US6770973B2 (en) | Semiconductor apparatus including a multi-layer wiring configuration and manufacturing method therefor | |
| JP2001068653A (ja) | 半導体集積回路 | |
| KR100591174B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터 및 그 제조 방법 | |
| KR100702119B1 (ko) | 반도체소자의 본딩패드 및 그 제조방법 | |
| KR20220083037A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| JPH0475344A (ja) | 半導体集積回路装置 | |
| KR19990047002A (ko) | 반도체 메모리 제조방법 | |
| JPS63110750A (ja) | 半導体装置 | |
| JPH10284489A (ja) | 半導体装置およびその製造方法 | |
| JPH02198172A (ja) | 半導体集積回路装置 |