JPH01211935A - ウエーハのプロービング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はウェーハのプロービング装置に関する。

〔従来の技術〕

近年ＩＣの目ざましい発達に伴い、ペレットの良・不良
を判定するＩＣテスタやそれと組合せてウェーハ中のペ
レットを測定するためにプローブを当てるプロービング
装置もますます高性能化が要求され、高価なものとなっ
てきた。

一方、ＩＣ自体への低価格化の要求に対応して、ＩＣＩ
ケ当りの測定時間の短縮化、複数個同時測定及びマシー
ンインデックスの短縮等の測定技術の向上がますます要
求されてきた。

従来のプロービング装置は、ウェーハ上の全ベレットを
、１ケ又は複数個同時に電気的特性測定を行うためのハ
ンドリング機構と、電気的特性試験評価装置（以下ＩＣ
テスタと呼ぶ）からの不良信号を受はウェーハ上の各々
のペレットに対し伺らかの方法で不良マークを付加する
装置であった。

〔発明が解決しようとする課題〕

上述したウェーハのプロービング装置は、基本的には全
ペレットの電気的特性試験を行っているので、ＩＣの開
発段階におけるウェーハ・ベレットのように良品率、い
わゆる歩留りの悪いウェーハロッドの場合には測定時間
が無駄に長くかかり、前工程への品買データのフィード
バック、従ってＩＣの開発が遅れる等の問題があった。

また、低歩留対策としてプロービング装置ヲ多く設置す
ると量産段階になると一般にＩＣのベレット歩留が向上
するので大量の専用のブロービング装置が余剰設備とな
るという問題があった。

本発明の目的は、半導体ウェーノ・のベレット歩留りの
悪い場合にも効率よく測定できるウェーハのブロービン
グ装置を提供することにある。

〔課題を解決するための手段〕

本発明のウェーハプロービング装置は、複数の被試験ウ
ェーハ上の複数の半導体ベレットにプローブを順次轟て
て電気的特性試験を行い前記ベレットが不良の場合には
該ベレットに不良マークを付加するウェーハのブロービ
ング装置において、前記被試験ウェーハのサンプル枚数
のペレットの不良度数分布領域をウェーハ形状に対応し
て記憶するマツピングメモリ部と、前記不良度数分布領
域を所定の度数以上とそれ以外の度数とを２値化して推
定不良分布領域を設定する推定領域設定制御回路と、前
記推定不良分布領域の設定後に測定する同一ロッドの前
記被試験ウェーへのペレットの位置が前記推定不良分布
領域内にある場合は測定せずに前記不良マークの付加の
みを行うベレット測定スキップ制御回路とを設けた測定
領域制御部を有して構成されている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図である。

ウェーハのブロービング装置２は、被試験ウェーハｌの
上のベレットに当てるグローブ９ａを有しＩＣテスタ部
３と接続するベレット測定部９と、被試験ウェーハｌの
搬送、認識及びステージ制御等を制御するグローバ制御
部７と、入力端がＩＣテスタ部３の良・不良判定回路１
１の不良信号ＳＦを受は出力端がスキップ信号Ｓｓｘを
出力する測定領域制御部１５とを有している。

測定領域制御部１５は、不良信号ＳＦを受けてベレット
不良の推定領域を設定する推定領域設定回路１２と、そ
の分布領域データＳＤを記憶するマツピングメモリ部８
と、プローバ制御信号Ｓｃとマツプ信号Ｓｎｓ　　を入
力して測定のスキップ信号Ｓｓｘ　　を出力する測定ス
キップ制御回路１３とを有している。

次に、ウェーハのブロービング装置によるペレットの測
定手順を説明する。

第２図（ａ）〜（Ｃ）は第１図のブロックの動作を説明
するための初期、サンプル試験後の不良度数分布領域及
びウェーハロッドの推定不良分布領域に対応するマツピ
ングメモリ部の状態図である。

まず、複数の被試験ウェーハよりなるウェーハ・ロフト
について推定不良分布領域を設定するために、３枚のウ
ェーハのサンプリング試験を行う。

プローパ制御信号Ｓｃは搬送信号Ｓ　Ｔ　Ｉ　　認識信
号ＳＮ及びステージ制御信号Ｓｓを順次出力させ一 て、被試験ウェーハをベレット測定部９にセットし、プ
ローブ９ａを指定されたベレットに当てる。

定回路１１は規格値に対応して不良と判定した場合は、
不良信号Ｓｖを不良マーク発生回路１４と測定領域制御
部１５に供給する。

不良マーク信号ＳＭは不良マーク発生装置を駆動し、当
該ベレットに何らかの不良マーク表示付加を行い、順々
に次のペレットの測定に移る。　　　　゛同時に不良信
号ＳＦは、推定領域設定回路１２を通して、第２図Ｇ）
に示すように初期状態が良品″０”に設定されたウェー
ハ領域を有するマツピングメモリ部８上の当該ベレット
位置へ、不良の数”１”を記憶させる。

サンプル数３枚のウェーハｌこついて、測定し、マツピ
ングメモリ部８のベレット対応位置に累積不良度数（θ
〜３）を記憶させる。

第２図（ｂ）に示すように、ウェーハ領域Ｗ１は、′″
０″の良品ベレット領域と１〜３″′の不良度数分布領
域Ａに区分される。

次に、予め不良度数“ｌ”以下を良品“０”に、１２“
以上を不良”ｌ”に２値化する処理を推定領域設定回路
１２にて行い、第２図（Ｃ）に示すように、前体である
クエーハ日ットの推定不良分布領域Ｂを有するウェーハ
領域Ｗ２をマツピングメモする。

サンプル試験によって、ウェーハ領域Ｗ２　の推定不良
分布領域Ｂの面積が５０％以上の場合には、被測定ベレ
ットの位置が推定不良領域Ｂ内に対応すると被測定ペレ
ットは測定せずにスキップして不良マークを付加し、次
のベレットの測定へと進む。

また、Ｂ領域外に対応する良品の位置では、被測定ペレ
ットを測定し、工Ｃテスタ部３からの不良信号ＳＦがあ
る場合のみ不良マークを付加し、次のベレットへと進む
。

従って、被試験クエーハ内のベレットのうち、不良とな
る確率が多い大半のベレットの測定はスキップされ、５
０％上メモの面積の良品領域に対応するベレットのみが
測定されるので、試験効率は約２倍に改善される。

上述の実施例は、良品領域が少い時の場合を示したもの
であるが、逆に、良品領域が不良領域よりも多い場合は
、本ウェーハロッドの良品領域は測定せずスキップして
不良分布領域Ｂ内に対応するベレットのみを測定し、不
良信号ＳＰがある場合のみ不良マークを付加し次のベレ
ットへと進む。

ウェーハロッドが変るごとに、前述のサンプルウヱーハ
による推定不良分布領域の設定を行う。

〔発明の効果〕

以上説明したように本発明は、数枚のサンプルウェーハ
上のベレットのみ測定して推定不良分布領域を設定して
、良・不良のうち面積の大きい領域を測定スキップして
それ以降のウェーノ・上のベレット測定を大巾に効率化
することにより、品質の早期向上及びＩＣ開発の促進が
期待できるという多大な効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図（ａ）
〜（Ｃ）は第１図のブロックの動作を説明するための初
期、サンプル試験後の不良度数分布領域及びウェーハ日
ットの推定不良分布領域に対応するマツピングメモリ部
の状態図である。 ｌ・・・・・・被試験ウェーハ、２・・・・・・ウェー
八プロービング装置、３・・・・・・ＩＣテスタ部、８
・・・・・・マツピングメモリ部、９・・・・・・ベレ
ット測定部、９ａ・・・・・・グローブ、１１・・・・
・・良・不良判定回路、１２・・・・・・良度数分布領
域、Ｂ・・・・・・推定不良分布領域。 代理人　弁理士　　　内　原　　　音 羊　ｌ　　画

Claims (1)

【特許請求の範囲】
1. 　複数の被試験ウェーハ上の複数の半導体ペレットにプ
   ローブを順次当てて電気的特性試験を行いペレットが不
   良の場合には該ペレットに不良マークを付加するウェー
   ハのプロービング装置において、前記被試験ウェーハの
   サンプル枚数のペレットの不良度数分布領域をウェーハ
   形状に対応して記憶するマッピングメモリ部と、前記不
   良度数分布領域を所定の度数以上とそれ以外の度数とに
   ２値化して推定不良分布領域を設定する推定領域設定制
   御回路と、前記推定不良分布領域の設定後に測定する同
   一ロッドの前記被試験ウェーハのペレットの位置が前記
   推定不良分布領域内にある場合は測定せずに前記不良マ
   ークの付加のみを行うペレット測定スキップ制御回路と
   を設けた測定領域制御部を有することを特徴とするウェ
   ーハのプロービング装置。