JP2002156404A - 半導体測定方法及び半導体測定装置 - Google Patents

半導体測定方法及び半導体測定装置

Info

Publication number
JP2002156404A
JP2002156404A JP2000353350A JP2000353350A JP2002156404A JP 2002156404 A JP2002156404 A JP 2002156404A JP 2000353350 A JP2000353350 A JP 2000353350A JP 2000353350 A JP2000353350 A JP 2000353350A JP 2002156404 A JP2002156404 A JP 2002156404A
Authority
JP
Japan
Prior art keywords
test
semiconductor
electrical characteristic
inspection
semiconductor product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000353350A
Other languages
English (en)
Inventor
Satoru Uesugi
悟 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000353350A priority Critical patent/JP2002156404A/ja
Publication of JP2002156404A publication Critical patent/JP2002156404A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】良品の半導体製品(ICチップ)を複数含むロ
ットやウェハ内全体の検査時間をより短くし得る半導体
測定方法及び半導体測定装置を提供する。 【解決手段】所定数の半導体製品に対し、通常プログラ
ムどおりにテスト項目を実施する通常測定が行われ(処
理1)、優良判定Passまたは不良判定Failが決定され
(処理2)、Failの場合、不良判定回数をカウンタで計
数、対応するテスト項目の識別番号をレジスタに記憶す
る(処理3)。処理4で所定数の通常測定が終わるとカ
ウンタ及びレジスタの結果から、省けるテスト項目を選
定する(処理5)。処理5のデータに従って、残りの半
導体製品に対し不良判定が出ない(不良率が極めて低
い)とみなせるようなテスト項目を飛ばす、いわゆるス
キップテスト伴う半導体製品の電気的特性検査が実施さ
れる(処理6)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウェハ状態または
チップ状態における半導体製品を検査するためテストシ
ステムの構築されたテスターと共に使用される半導体測
定方法及び半導体測定装置に関する。
【0002】
【従来の技術】LSI製造の組立工程前におけるウェハ
状態、あるいはベアチップ状態での半導体製品の電気的
特性検査(各種試験、測定を含めた検査)では、テスタ
ーと共に使用される半導体測定装置が利用される。
【0003】テスター本体には、被測定半導体製品にお
ける電気的特性検査に利用される信号の生成、解析に関
係するテストシステムが構築されている。すなわち、テ
ストシステムとして上記電気的特性検査に関る各テスト
項目が記述された全プログラムに従って、信号伝達系を
介し被測定半導体製品に対して電気的特性検査が実施さ
れる。
【0004】被測定半導体製品からの信号結果は、テス
ター本体へ伝達され、期待値と比較するなどして機能の
良否を判定したり、入出力信号、電源部分の電圧、電流
などのアナログ値等の測定、解析がなされる。このよう
な検査によって良品として選別されたLSIチップのみ
が組立工程へと回される。
【0005】
【発明が解決しようとする課題】半導体製品の電気的特
性検査(各種試験、測定を含めた検査)では、テスター
本体のテストシステムとして、上記電気的特性検査に関
る各テスト項目が記述された全プログラムについて実行
されるようになっている。これは、ロットやウェハ内に
おける全ての各半導体製品(ICチップ)について全く
不良判定が出ないテスト項目についても常に実施され
る。このため、良品の可能性が非常に高いロットやウェ
ハにおいても一通り検査は行われ、各半導体製品(IC
チップ)について検査時間が同じようにかかる。
【0006】本発明は上記のような事情を考慮してなさ
れたもので、良品の半導体製品(ICチップ)を複数含
むロットやウェハ内全体の検査時間をより短くし得る半
導体測定方法及び半導体測定装置を提供しようとするも
のである。
【0007】
【課題を解決するための手段】本発明に係る半導体測定
方法は、半導体製品の設置領域と、半導体製品における
電気的特性検査に関る信号の授受を担う信号伝達機構
と、前記電気的特性検査に利用されるための信号の生
成、解析に関係するテストシステムが構築されたテスタ
ー本体とを具備し、前記テスター本体におけるテストシ
ステムとして前記電気的特性検査に関る各テスト項目が
記述された全プログラムのうちから、テスト項目が選択
され前記電気的特性検査が実施されることを特徴とす
る。
【0008】上記本発明に係る半導体測定方法によれ
ば、予め設定されているテスト項目の中から必要なテス
ト項目を選択できるテストシステムとなり得る。あるテ
スト項目を実施して非常に適切な値が確保できた場合
に、不良判定が出ないとみなせるようなテスト項目につ
いて実施を省くなどの変更が可能になる。
【0009】本発明に係るより好ましい実施態様として
の半導体測定方法は、半導体製品の設置領域と、半導体
製品における電気的特性検査に関る信号の授受を担う信
号伝達機構と、前記電気的特性検査に利用されるための
信号の生成、解析に関係するテストシステムが構築され
たテスター本体とを具備し、前記テスター本体における
テストシステムとして前記電気的特性検査に関る各テス
ト項目が記述された全プログラムのうち、所定数の前記
半導体製品における前記電気的特性検査の判定結果に応
じて、残る予定数の前記半導体製品についてはテスト項
目が選択され前記電気的特性検査が実施されることを特
徴とする。
【0010】上記本発明に係る半導体測定方法によれ
ば、予め設定されているテスト項目の中から必要なテス
ト項目を選択できるテストシステムとなり得る。あるロ
ット、ウェハ内などに属する全半導体製品のうち、一部
の半導体製品に対しあるテスト項目を実施して非常に適
切な値が確保できた場合に、残りの半導体製品に対し不
良判定が出ないとみなせるようなテスト項目については
実施を省くなどの変更が可能になる。
【0011】さらに、本発明に係る好ましい実施態様と
しての半導体測定方法は、半導体製品の設置領域と、半
導体製品における電気的特性検査に関る信号の授受を担
う信号伝達機構と、前記電気的特性検査に利用されるた
めの信号の生成、解析に関係するテストシステムが構築
されたテスター本体とを具備し、前記テスター本体にお
けるテストシステムとして前記電気的特性検査に関る各
テスト項目が記述された全プログラムのうち、所定数の
前記半導体製品における前記電気的特性検査の結果、少
なくとも不良判定が与えられたテスト項目に対応する識
別番号、不良判定回数のデータを基に、不良率の低いテ
スト項目を除いて残る予定数の前記半導体製品の前記電
気的特性検査が実施されるようにしたことを特徴とす
る。
【0012】上記本発明に係る半導体測定方法によれ
ば、予め設定されているテスト項目の中から必要なテス
ト項目を選択できるテストシステムとなり得る。あるロ
ット、ウェハ内などに属する全半導体製品のうち、所定
数の半導体製品に対し一通りテスト項目に従って検査を
実施する。不良判定回数のデータ及びそれに対応するテ
スト項目の識別番号に従って、残りの半導体製品に対し
不良判定が出ない(不良率が極めて低い)とみなせるよ
うなテスト項目については実施を省くなどの変更が可能
になる。
【0013】また、本発明に係る半導体測定装置は、半
導体製品の設置領域、この半導体製品における電気的特
性検査に関る信号の授受を担う信号伝達機構、及び前記
電気的特性検査に利用されるための信号の生成、解析に
関係するテストシステムが構築されたテスター本体を備
えた半導体測定装置であって、前記テスター本体は、少
なくとも前記テストシステムとして前記電気的特性検査
に関る各テスト項目が記述された全プログラムのうち、
前記半導体製品の所定量について前記電気的特性検査の
結果、不良判定が与えられたテスト項目に対応した識別
番号を記憶するレジスタと、不良判定回数を計数するカ
ウンタを含むと共に、前記レジスタ、カウンタにおける
データを基に不良率の低いテスト項目を除いて残る予定
数の前記半導体製品の前記電気的特性検査が実施される
ような演算部を構成したことを特徴とする。
【0014】上記本発明に係る半導体装置によれば、テ
スター本体に内蔵のレジスタ,カウンタを利用する。あ
るロット、ウェハ内などに属する全半導体製品のうち、
所定数の半導体製品に対し一通りテスト項目に従って検
査を実施する。不良判定されたテスト項目をレジスタで
記憶、そのテスト項目における不良判定回数をカウンタ
で計数する。不良判定の回数及びそのテスト項目に基
き、残りの半導体製品に対し不良判定が出ない(不良率
が極めて低い)とみなせるようなテスト項目と、実施が
必須なテスト項目を選別する。これにより、いわゆるス
キップテストを伴う半導体製品の電気的特性検査が実施
されるように構成される。
【0015】
【発明の実施の形態】図1は、本発明の一実施形態に係
る半導体測定方法を示すフローチャートである。ウェハ
状態、あるいはベアチップ状態での半導体製品の電気的
特性検査(各種試験、測定を含めた検査)の一例を示し
ており、テスターと共に使用される半導体測定装置が利
用される。
【0016】テスター本体には、被測定半導体製品にお
ける電気的特性検査に利用される信号の生成、解析に関
係するテストシステムが構築されている。すなわち、テ
ストシステムとして上記電気的特性検査に関る各テスト
項目が記述された全プログラムを含む。
【0017】この実施形態では、あるロット、ウェハ内
などに属する全半導体製品のうち、代表的な所定数の半
導体製品に対し、通常プログラムどおりにテスト項目を
実施する通常測定が行われる(処理1)。
【0018】処理1における各テスト項目について優良
判定Pass/不良判定Failのいずれかが決定される(処理
2)。不良判定Failの場合、不良判定回数をカウンタで
計数し、対応するテスト項目の識別番号(カテゴリーN
o.でもよい)をレジスタに記憶する(処理3)。これ
らカウンタ及びレジスタはテスター本体に含まれている
ものを利用すればよい。
【0019】優良判定Pass/不良判定Failにかかわら
ず、規定数、つまり最初に代表的に決めた所定数の半導
体製品が通常測定を終えるまで処理1,2、場合によっ
て処理3が繰り返される(処理4)。
【0020】処理4において通常測定が規定数を満たし
たとき、カウンタ及びレジスタの結果から、残りの半導
体製品に対し不良判定が出ない(不良率が極めて低い)
とみなせるようなテスト項目を選定する(処理5)。
【0021】処理5のデータに従って、残りの半導体製
品に対し不良判定が出ない(不良率が極めて低い)とみ
なせるようなテスト項目を飛ばす、いわゆるスキップテ
スト伴う半導体製品の電気的特性検査が実施される(処
理6)。
【0022】上記実施形態の方法によれば、予め設定さ
れているテスト項目の中から必要なテスト項目を選択で
きるテストシステムとなり得る。不良率の低いテスト項
目の実施を全て飛ばすのではなく、予め設定されている
テスト項目の中でのみ選択できるようにすることもでき
る。すなわち、特定のテスト項目を実施して非常に適切
な値が確保できた場合に、不良判定が出ないとみなせる
ようなテスト項目についてのみ実施を省くなどの変更が
可能になる。
【0023】図2は、上記半導体測定方法が適用される
半導体測定装置の一例を示す概略図である。ICハンド
ラ21は、次のような作業機構を含む。例えば図示しな
いトレイから測定ジグ22に複数のICデバイス23を
供給する。その後、検査のため、テスター24本体と接
続されるテストヘッド25の端子に各ICデバイス23
の端子を接触させる。検査後に各ICデバイス23は分
類収納される。
【0024】上記テストヘッド25の端子に送られるI
Cデバイス23への信号(試験信号または試験パター
ン)は、テスター本体24からテストヘッド25を介し
て伝達される。ICデバイス23からの信号結果は、テ
ストヘッド25を介してテスター本体24へ伝達され
る。テスター本体24は、期待値と比較して被測定IC
デバイス23の機能の良否を判定したり、入出力信号、
電源部分の電圧、電流などのアナログ値等の測定、解析
をする。このような試験によって良品として選別された
ICデバイスのみが組立工程へと回される。
【0025】この実施形態では、テスター24側からの
情報を用い、上記図1に説明したようなフローを伴うテ
ストシステムによってロット内所定のICデバイス23
の電気的特性検査が実施される。テスター24におい
て、記憶部241は上記図1の処理3で示したカウン
タ、レジスタを含み、演算部242では、上記図1の処
理5で示したスキップテストの選定処理が含まれる。
【0026】上記各実施形態の構成によれば、テスター
本体24に内蔵のレジスタ,カウンタが利用される。あ
るロットに属する全ICデバイスのうち、代表的な所定
数のICデバイスに対し一通りテスト項目に従って検査
を実施する。不良判定されたテスト項目をテスター24
の記憶部241におけるレジスタで記憶、そのテスト項
目における不良判定回数をカウンタで計数する。
【0027】不良判定の回数及びそのテスト項目に基
き、残りのICデバイスに対し不良判定が出ない(不良
率が極めて低い)とみなせるようなテスト項目と、実施
が必須なテスト項目を選別する。これにより、いわゆる
スキップテストを伴うチップ製品の電気的特性検査が実
施されるようになる。
【0028】図3は、上記半導体測定方法が適用される
半導体測定装置の他の一例を示す概略図である。プロー
バー31内には半導体ウェハWFを載置する移動制御ス
テージ311及びプローブカード312、信号中継用の
回路基材313が配備されている。移動制御ステージ3
11によるウェハWFの移動制御により、プローブカー
ド312はウェハWFの被測定LSIチップ領域と対向
する。これにより、プローブカード312は、図示しな
い探針(プローブ針)をチップ領域上の所定パッドに接
触させ、試験信号または試験パターンを入力し、また、
結果としての出力信号を得る。
【0029】上記プローバー31に送られるLSIチッ
プへの信号(試験信号または試験パターン)は、テスタ
ー33本体からテストヘッド32を介して伝達される。
プローバー31とテストヘッド32は、開閉支持部34
により電気的接続、開放がなされるようになっている
(矢印A)。テストヘッド32は針状の端子321を有
し、プローバー31上部の信号伝達用の端子(図示せ
ず)に接触させるようになっている。
【0030】プローバー31によって得られるLSIチ
ップからの信号結果は、テストヘッド32を介してテス
ター本体33へ伝達される。テスター本体33は、期待
値と比較して被測定LSIチップの機能の良否を判定し
たり、入出力信号、電源部分の電圧、電流などのアナロ
グ値等の測定、解析をする。このようなウェハプロービ
ング試験によって良品として選別されたLSIチップの
みが組立工程へと回される。
【0031】この実施形態では、テスター33側からの
情報を用い、上記図1に説明したようなフローを伴うテ
ストシステムによってウェハWF内所定のLSIチップ
領域の電気的特性検査が実施される。テスター33にお
いて、記憶部331は上記図1の処理3で示したカウン
タ、レジスタを含み、演算部332では、上記図1の処
理5で示したスキップテストの選定処理が含まれる。
【0032】上記各実施形態の構成によれば、テスター
本体33に内蔵のレジスタ,カウンタが利用される。あ
るロットのウェハ内に属する全LSIチップ領域のう
ち、代表的な箇所の所定数のLSIチップ領域に対し一
通りテスト項目に従って検査を実施する。不良判定され
たテスト項目をテスター33の記憶部331におけるレ
ジスタで記憶、そのテスト項目における不良判定回数を
カウンタで計数する。
【0033】不良判定の回数及びそのテスト項目に基
き、残りのLSIチップ領域に対し不良判定が出ない
(不良率が極めて低い)とみなせるようなテスト項目
と、実施が必須なテスト項目を選別する。これにより、
いわゆるスキップテストを伴うウェハ製品の電気的特性
検査が実施されるようになる。
【0034】以上のような各実施形態における半導体測
定方法、半導体測定装置によれば、テストプログラムを
書き換えることなく、テスト項目をスキップさせて電気
的特性検査ができるようになる。実際の測定結果から判
定させるため、ロットによるばらつきに対し、対応が可
能となる。
【0035】
【発明の効果】以上説明したように本発明によれば、テ
スター本体において予め設定された、電気的特性検査に
関る各テスト項目が記述された全プログラムはそのまま
に、テスト項目の中から必要なテスト項目を選択できる
テストシステムが実現される。この結果、良品の半導体
製品(ICチップ)を複数含むロットやウェハ内全体の
検査時間をより短くし得る半導体測定方法及び半導体測
定装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体測定方法を示
すフローチャートである。
【図2】本発明の半導体測定方法が適用される半導体測
定装置の一例を示す概略図である。
【図3】本発明の半導体測定方法が適用される半導体測
定装置の他の一例を示す概略図である。
【符号の説明】
1〜6…各処理 21…ICハンドラ 22…測定ジグ 23…ICデバイス 24,33…テスター 241…記憶部 242…演算部 25,32…テストヘッド 31…プローバー 311…移動制御ステージ 312…プローブカード 313…信号中継用の回路基材 321…端子 WF…ウェハ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体製品の設置領域と、 半導体製品における電気的特性検査に関る信号の授受を
    担う信号伝達機構と、 前記電気的特性検査に利用されるための信号の生成、解
    析に関係するテストシステムが構築されたテスター本体
    と、を具備し、 前記テスター本体におけるテストシステムとして前記電
    気的特性検査に関る各テスト項目が記述された全プログ
    ラムのうちから、テスト項目が選択され前記電気的特性
    検査が実施されることを特徴とする半導体測定方法。
  2. 【請求項2】 半導体製品の設置領域と、 半導体製品における電気的特性検査に関る信号の授受を
    担う信号伝達機構と、 前記電気的特性検査に利用されるための信号の生成、解
    析に関係するテストシステムが構築されたテスター本体
    と、を具備し、 前記テスター本体におけるテストシステムとして前記電
    気的特性検査に関る各テスト項目が記述された全プログ
    ラムのうち、所定数の前記半導体製品における前記電気
    的特性検査の判定結果に応じて、残る予定数の前記半導
    体製品についてはテスト項目が選択され前記電気的特性
    検査が実施されることを特徴とする半導体測定方法。
  3. 【請求項3】 半導体製品の設置領域と、 半導体製品における電気的特性検査に関る信号の授受を
    担う信号伝達機構と、 前記電気的特性検査に利用されるための信号の生成、解
    析に関係するテストシステムが構築されたテスター本体
    と、を具備し、 前記テスター本体におけるテストシステムとして前記電
    気的特性検査に関る各テスト項目が記述された全プログ
    ラムのうち、所定数の前記半導体製品における前記電気
    的特性検査の結果、少なくとも不良判定が与えられたテ
    スト項目に対応する識別番号、不良判定回数のデータを
    基に、不良率の低いテスト項目を除いて残る予定数の前
    記半導体製品の前記電気的特性検査が実施されるように
    したことを特徴とする半導体測定方法。
  4. 【請求項4】 半導体製品の設置領域、この半導体製品
    における電気的特性検査に関る信号の授受を担う信号伝
    達機構、及び前記電気的特性検査に利用されるための信
    号の生成、解析に関係するテストシステムが構築された
    テスター本体を備えた半導体測定装置であって、 前記テスター本体は、少なくとも前記テストシステムと
    して前記電気的特性検査に関る各テスト項目が記述され
    た全プログラムのうち、前記半導体製品の所定量につい
    て前記電気的特性検査の結果、不良判定が与えられたテ
    スト項目に対応した識別番号を記憶するレジスタと、不
    良判定回数を計数するカウンタを含むと共に、前記レジ
    スタ、カウンタにおけるデータを基に不良率の低いテス
    ト項目を除いて残る予定数の前記半導体製品の前記電気
    的特性検査が実施されるような演算部を構成したことを
    特徴とする半導体測定装置。
JP2000353350A 2000-11-20 2000-11-20 半導体測定方法及び半導体測定装置 Withdrawn JP2002156404A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000353350A JP2002156404A (ja) 2000-11-20 2000-11-20 半導体測定方法及び半導体測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000353350A JP2002156404A (ja) 2000-11-20 2000-11-20 半導体測定方法及び半導体測定装置

Publications (1)

Publication Number Publication Date
JP2002156404A true JP2002156404A (ja) 2002-05-31

Family

ID=18826127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000353350A Withdrawn JP2002156404A (ja) 2000-11-20 2000-11-20 半導体測定方法及び半導体測定装置

Country Status (1)

Country Link
JP (1) JP2002156404A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214769A (ja) * 2005-02-01 2006-08-17 Fujitsu Ltd 半導体装置の試験システム及び試験方法
CN108680580A (zh) * 2018-05-03 2018-10-19 浙江海顺新能源有限公司 一种全自动硅片检测分选装置
JP2022517513A (ja) * 2019-01-22 2022-03-09 株式会社アドバンテスト オンチップシステムテストコントローラを使用した自動テスト装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006214769A (ja) * 2005-02-01 2006-08-17 Fujitsu Ltd 半導体装置の試験システム及び試験方法
CN108680580A (zh) * 2018-05-03 2018-10-19 浙江海顺新能源有限公司 一种全自动硅片检测分选装置
JP2022517513A (ja) * 2019-01-22 2022-03-09 株式会社アドバンテスト オンチップシステムテストコントローラを使用した自動テスト装置
JP7295954B2 (ja) 2019-01-22 2023-06-21 株式会社アドバンテスト オンチップシステムテストコントローラを使用した自動テスト装置

Similar Documents

Publication Publication Date Title
US6055463A (en) Control system and method for semiconductor integrated circuit test process
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
EP0407029B1 (en) Method for a below a minute burn-in
US6414508B1 (en) Methods for predicting reliability of semiconductor devices using voltage stressing
KR20070047846A (ko) 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치
US6031386A (en) Apparatus and method for defect testing of integrated circuits
JP4022297B2 (ja) 判定基準の動的変更可能な半導体測定装置
US6639417B2 (en) Semiconductor parametric testing apparatus
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
JPH07176575A (ja) 半導体装置の検査方法及び検査装置
US6429677B1 (en) Method and apparatus for characterization of gate dielectrics
US7403027B2 (en) Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
JP4131918B2 (ja) 半導体集積回路の故障解析装置及び故障解析方法
Liu et al. Aging monitor reuse for small delay fault testing
US6230293B1 (en) Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
JPS6111465B2 (ja)
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP3398755B2 (ja) Icテスタの電流測定装置
JPS6321344B2 (ja)
Mrowiec Economic tradeoffs of in-circuit and functional testing
Chen et al. Prerequisites on Fault Diagnosis
Deshpande et al. Digital Semiconductor Testing Methodologies

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205