JPH01187949A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01187949A JPH01187949A JP1311388A JP1311388A JPH01187949A JP H01187949 A JPH01187949 A JP H01187949A JP 1311388 A JP1311388 A JP 1311388A JP 1311388 A JP1311388 A JP 1311388A JP H01187949 A JPH01187949 A JP H01187949A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact window
- polyimide
- forming
- cover film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229920001721 polyimide Polymers 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000013039 cover film Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 18
- 239000009719 polyimide resin Substances 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 16
- 239000010408 film Substances 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 4
- 229920005989 resin Polymers 0.000 abstract description 4
- 230000002950 deficient Effects 0.000 abstract 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 16
- 229910052737 gold Inorganic materials 0.000 description 16
- 239000010931 gold Substances 0.000 description 16
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、バンプ電極を形成する際に半導体素子表面上
に形成するカバー膜のエツジ形状の製造方法に関し、 バリアメタル層のカバレジ不良を改善し、バンプ電極の
微細化を可能とし、さらにカバー膜のクランクの発生を
防止するポリイミド系樹脂のエツジ形状の製造方法を提
供することを課題とし、金属パッドが形成された半導体
基板上をカバー膜で被覆したのち前記金属パッドの所定
領域上に第１のコンタクト窓を形成する工程と、全面に
ポリイミド系樹脂層を形成したのち、前記第１のコンタ
クト窓内に第２のコンタクト窓を形成する工程と、全面
にバリアメタル層を形成する工程と、前記バリアメタル
層上の所定領域に金属バンプを形成する工程と、前記金
属バンプをマスクとして前記バリアメタル層をエツチン
グする工程を有することを特徴とする特 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特にバンプ電極を形
成する際に半導体素子表面上に形成するカバー膜のエツ
ジ形状の製造方法に関する。
に形成するカバー膜のエツジ形状の製造方法に関し、 バリアメタル層のカバレジ不良を改善し、バンプ電極の
微細化を可能とし、さらにカバー膜のクランクの発生を
防止するポリイミド系樹脂のエツジ形状の製造方法を提
供することを課題とし、金属パッドが形成された半導体
基板上をカバー膜で被覆したのち前記金属パッドの所定
領域上に第１のコンタクト窓を形成する工程と、全面に
ポリイミド系樹脂層を形成したのち、前記第１のコンタ
クト窓内に第２のコンタクト窓を形成する工程と、全面
にバリアメタル層を形成する工程と、前記バリアメタル
層上の所定領域に金属バンプを形成する工程と、前記金
属バンプをマスクとして前記バリアメタル層をエツチン
グする工程を有することを特徴とする特 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特にバンプ電極を形
成する際に半導体素子表面上に形成するカバー膜のエツ
ジ形状の製造方法に関する。
高密度、多ピンＬＳＩ実装方式の１つとしてＴＡ Ｂ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）の
技術開発が活発に行なわれている。ＴＡＢ方式はウェハ
ープロセスでアルミパッド上にメタル突起いわゆるバン
プを形成し、その上にリードをボンディングする方式で
ある。
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）の
技術開発が活発に行なわれている。ＴＡＢ方式はウェハ
ープロセスでアルミパッド上にメタル突起いわゆるバン
プを形成し、その上にリードをボンディングする方式で
ある。
第２図は、従来のバンプ電極の製造工程断面図を示して
いる。以下第２図を用いて従来のバンプ電極の製造工程
を説明する。
いる。以下第２図を用いて従来のバンプ電極の製造工程
を説明する。
まず、第２図（ａ）に示すように、半導体素子が形成さ
れた半導体基板１上の所定領域にアルミパッド２を形成
する。次いで全面にＰＳＧ （リン珪酸ガラス）等から
なるカバー膜３をおよそ１μｍ形成したのち、前記アル
ミパッド２上のカバー膜を除去しコンタクト窓７を形成
する。次いで前記コンタクト窓部を含むカバー膜３上に
スパッタ法等の方法によりバリアメタル層４をスパッタ
する。
れた半導体基板１上の所定領域にアルミパッド２を形成
する。次いで全面にＰＳＧ （リン珪酸ガラス）等から
なるカバー膜３をおよそ１μｍ形成したのち、前記アル
ミパッド２上のカバー膜を除去しコンタクト窓７を形成
する。次いで前記コンタクト窓部を含むカバー膜３上に
スパッタ法等の方法によりバリアメタル層４をスパッタ
する。
このバリアメタル層４は、のちに形成する金バンプとア
ルミパッド２が反応して高抵抗の生成物を生じるのを防
いだり、金バンプとの密着性を良くするために設けられ
、例えばチタンと白金の２層からなっている。
ルミパッド２が反応して高抵抗の生成物を生じるのを防
いだり、金バンプとの密着性を良くするために設けられ
、例えばチタンと白金の２層からなっている。
次に、第２図中）に示すように表面に厚さがおよそ２０
〜３０μｍのレジスト層６を形成したのち、フォトリソ
グラフィー技術によりアルミパッド２上を窓開けする。
〜３０μｍのレジスト層６を形成したのち、フォトリソ
グラフィー技術によりアルミパッド２上を窓開けする。
次いで、前記バリアメタル層４をめっき電極として電気
めっきを行ない金バンプ５を厚さおよそ１５乃至３０μ
ｍ形成する。
めっきを行ない金バンプ５を厚さおよそ１５乃至３０μ
ｍ形成する。
最後に、第２図（Ｃ１に示すように、レジスト層６を剥
離したのち、前記金バンプ５をマスクとしてバリアメタ
ル層４をエツチングする。エツチング液としては王水系
及びフン酸系のものを用いる。
離したのち、前記金バンプ５をマスクとしてバリアメタ
ル層４をエツチングする。エツチング液としては王水系
及びフン酸系のものを用いる。
このような工程によりバンプ電極を形成することができ
る。
る。
しかしながら、第２図に示されるような製造工程を経て
形成されるバンプ電極は、バリアメタル層４のエツチン
グを行なう際、エツチング液がカバー膜を通してアルミ
パッド２にまで浸み込んでしまい前記アルミパッド２が
腐食して断線してしまうので必ずしも満足のゆくもので
はなかった。
形成されるバンプ電極は、バリアメタル層４のエツチン
グを行なう際、エツチング液がカバー膜を通してアルミ
パッド２にまで浸み込んでしまい前記アルミパッド２が
腐食して断線してしまうので必ずしも満足のゆくもので
はなかった。
そこで、前記エツチング液がアルミバッド２まで達しな
いように、カバー膜３上にポリイミド等の樹脂を塗布・
形成したバンプ電極が、例えば特開昭５８−８９２４４
．特開昭５８−５０７５６において提案されている。
いように、カバー膜３上にポリイミド等の樹脂を塗布・
形成したバンプ電極が、例えば特開昭５８−８９２４４
．特開昭５８−５０７５６において提案されている。
上記のように特開昭５７−８９％４４、特開昭５８−５
０７５６にはＰＳＧよりなるカバー膜３上にポリイミド
系樹脂が形成されたバンプ電極が示されている。しかし
ながら上記公知例には、前記ポリイミド系樹脂パターニ
ング後のエツジの様子は明確に示されていない。ポリイ
ミド系樹脂のエツジの形状がどのようになっているかと
いうことは、バンプ電極のサイズの微細化及びバリアメ
タル層４のカバレジに影響を与えるということがら考え
て重要である。
０７５６にはＰＳＧよりなるカバー膜３上にポリイミド
系樹脂が形成されたバンプ電極が示されている。しかし
ながら上記公知例には、前記ポリイミド系樹脂パターニ
ング後のエツジの様子は明確に示されていない。ポリイ
ミド系樹脂のエツジの形状がどのようになっているかと
いうことは、バンプ電極のサイズの微細化及びバリアメ
タル層４のカバレジに影響を与えるということがら考え
て重要である。
すなわち、ポリイミド系樹脂のエツジの形状として、例
えば第３図（ａ）及び（ｂ）に示される構造のものが考
えられる。
えば第３図（ａ）及び（ｂ）に示される構造のものが考
えられる。
第３図（ａｌは、ポリイミド層８のエツジがカバー膜３
よりも外側に形成されている例を示している。
よりも外側に形成されている例を示している。
また第３図（ｂｌはポリイミド層８のエツジがカバー膜
３のエツジ上にある例を示している。第３図（ｂｌに示
すようなエツジ形状の場合、コンタクト窓部における段
差は、ポリイミド層８の厚さ分だけ高くなり、したがっ
てこのあと、コンタクト窓部を含むポリイミド層８上に
スパッタ法にてバリアメタル層４をスパッタする際、コ
ンタクト窓部におけるバリアメタル層のカバレジが悪く
なる。
３のエツジ上にある例を示している。第３図（ｂｌに示
すようなエツジ形状の場合、コンタクト窓部における段
差は、ポリイミド層８の厚さ分だけ高くなり、したがっ
てこのあと、コンタクト窓部を含むポリイミド層８上に
スパッタ法にてバリアメタル層４をスパッタする際、コ
ンタクト窓部におけるバリアメタル層のカバレジが悪く
なる。
（第３図（ｂ）、ｂ参照）このようにカバレジが悪いと
、バリアメタル層４が断線し、この断線部においてアル
ミパッド２と金バンプ５とが反応し高抵抗の生成物を生
じたりメツキ電極がとれなくなり十分に金バンプ５を形
成できな（なるおそれがある。また、ポリイミド層８は
、全面にポリイミドを塗布したのち前記ポリイミド上に
レジスト層を形成し、フォトリソグラフィー技術により
前記レジスト層を窓開けし、これをマスクとしてエツチ
ングを行なうことにより形成しているが、レジストの位
置合わせ余裕のため、ポリイミド層８のエツジをカバー
膜３のエツジ上に再現性良く形成することは困難である
。
、バリアメタル層４が断線し、この断線部においてアル
ミパッド２と金バンプ５とが反応し高抵抗の生成物を生
じたりメツキ電極がとれなくなり十分に金バンプ５を形
成できな（なるおそれがある。また、ポリイミド層８は
、全面にポリイミドを塗布したのち前記ポリイミド上に
レジスト層を形成し、フォトリソグラフィー技術により
前記レジスト層を窓開けし、これをマスクとしてエツチ
ングを行なうことにより形成しているが、レジストの位
置合わせ余裕のため、ポリイミド層８のエツジをカバー
膜３のエツジ上に再現性良く形成することは困難である
。
第３図（ａｌに示すようなエツジ形状を形成するための
工程断面図を第４図に示す。第４図に示すようにコンタ
クト窓内を含むカバー膜３上にポリイミドを塗布すると
、断差部の上側と下側の部分では、ポリイミドの膜厚が
例えばｄｌ、 ａｘのように異なってしまう。次いで、
レジスト層９をマスクとして前記ポリイミドをエツチン
グする際、膜Ｋ ｄｔの部分を完全にエツチングしなけ
ればならないためエツチング時間が長くなり、レジスト
層９の下の領域へのサイドエツチング量が増加してしま
う。
工程断面図を第４図に示す。第４図に示すようにコンタ
クト窓内を含むカバー膜３上にポリイミドを塗布すると
、断差部の上側と下側の部分では、ポリイミドの膜厚が
例えばｄｌ、 ａｘのように異なってしまう。次いで、
レジスト層９をマスクとして前記ポリイミドをエツチン
グする際、膜Ｋ ｄｔの部分を完全にエツチングしなけ
ればならないためエツチング時間が長くなり、レジスト
層９の下の領域へのサイドエツチング量が増加してしま
う。
したがって第３図（ａ）のａの部分の長さが長くなり、
金バンプ５の大きさを微細化することが困難になカバー
膜３のうちＣに示す部分は、ポリイミド層８から露出し
てしまっている。このように、カバー膜３に露出部分が
あると、リードを金バンプ５に熱圧着する時などバンプ
電極に熱的な変化があるとクランクを生じるおそれもあ
る。特に前記Ｃに示す部分はバリアメタル層４を介して
金バンプ５と接続しており、他の領域にくらベクランク
の発生が多い。
金バンプ５の大きさを微細化することが困難になカバー
膜３のうちＣに示す部分は、ポリイミド層８から露出し
てしまっている。このように、カバー膜３に露出部分が
あると、リードを金バンプ５に熱圧着する時などバンプ
電極に熱的な変化があるとクランクを生じるおそれもあ
る。特に前記Ｃに示す部分はバリアメタル層４を介して
金バンプ５と接続しており、他の領域にくらベクランク
の発生が多い。
本発明は、バリアメタル層のカバレジ不良を改善し、バ
ンプ電極の微細化を可能とし、さらにカバー膜のクラン
クの発生を防止するポリイミド系樹脂層のエツジ形状の
製造方法を提供することを目的とする。
ンプ電極の微細化を可能とし、さらにカバー膜のクラン
クの発生を防止するポリイミド系樹脂層のエツジ形状の
製造方法を提供することを目的とする。
上記問題点にかんがみ、本発明ではアルミパッド２上の
コンタクト窓内にポリイミド層のエツジを入れることに
より上記問題点を解決した。
コンタクト窓内にポリイミド層のエツジを入れることに
より上記問題点を解決した。
すなわち、本発明は表面の所定領域に金属パッドが形成
された半導体基板上をカバー膜で被覆したのち、前記金
属パッドの所定領域上に第１のコンタクト窓を形成する
工程と、前記第１のコンタクト窓内を含む前記カバー膜
上にポリイミド樹脂層を形成したのち、前記第１のコン
タクト窓内に第２のコンタクト窓を形成する工程と、前
記第２のコンタクト窓内を含む前記ポリイミド系樹脂層
上にバリアメタル層を形成する工程と、前記バリアメタ
ル層上の所定領域に金属バンプを形成する工程と、前記
金属バンプをマスクとして前記バリアメタル層をエツチ
ングする工程を含むことを特徴としている。
された半導体基板上をカバー膜で被覆したのち、前記金
属パッドの所定領域上に第１のコンタクト窓を形成する
工程と、前記第１のコンタクト窓内を含む前記カバー膜
上にポリイミド樹脂層を形成したのち、前記第１のコン
タクト窓内に第２のコンタクト窓を形成する工程と、前
記第２のコンタクト窓内を含む前記ポリイミド系樹脂層
上にバリアメタル層を形成する工程と、前記バリアメタ
ル層上の所定領域に金属バンプを形成する工程と、前記
金属バンプをマスクとして前記バリアメタル層をエツチ
ングする工程を含むことを特徴としている。
本発明によれば、ポリイミド層のエツチングは第１図（
ｂ）に示すように膜厚ｄ３である部分のみをエツチング
するので、従来のように膜厚ｄｌ＋及びｄ！の両方をエ
ツチングする場合（第４図参照）にくらべてエツチング
の制御性が良くなる。また、ｄ。
ｂ）に示すように膜厚ｄ３である部分のみをエツチング
するので、従来のように膜厚ｄｌ＋及びｄ！の両方をエ
ツチングする場合（第４図参照）にくらべてエツチング
の制御性が良くなる。また、ｄ。
＜ｄ、であるのでサイドエツチング量も従来にくらべ小
さくなる。さらに、サイドエツチングされても、このサ
イドエツチングがコンタクト窓内にとどまる場合には、
バンプ電極の大きさがこのサイドエツチングにより影響
されることはなく、バンプ電極の微細化が容易となる。
さくなる。さらに、サイドエツチングされても、このサ
イドエツチングがコンタクト窓内にとどまる場合には、
バンプ電極の大きさがこのサイドエツチングにより影響
されることはなく、バンプ電極の微細化が容易となる。
また、アルミパッド上のコンタクト窓部は階段状になっ
ているためポリイミド層のコンタクト窓内におけるカバ
レジは改善される。
ているためポリイミド層のコンタクト窓内におけるカバ
レジは改善される。
さらにカバー膜は、ポリイミド層に完全に包み込まれる
ので、バンプ電極に加わる熱ストレスによってカバー膜
にクランクが発生することを防止することができる。
ので、バンプ電極に加わる熱ストレスによってカバー膜
にクランクが発生することを防止することができる。
第１図は、本発明を説明するバンプ電極の製造工程断面
図を示している。以下第１図を用いて本発明の実施例に
ついて説明する。
図を示している。以下第１図を用いて本発明の実施例に
ついて説明する。
第１図（ａｌに示すようにアルミパッド２を含む半導体
基板上に化学気相成長法等の方法によりＰＳＧ層１０を
約０．７μｍ、次いで窒化シリコン層１１を約０．３μ
ｍを形成する。窒化シリコン層１１ははカバー膜の耐湿
性を向上させるために設けられている。次いでフォトリ
ソグラフィー技術によりアルミパッド２上を窓開けし、
第１のコンタクト窓を形成する。
基板上に化学気相成長法等の方法によりＰＳＧ層１０を
約０．７μｍ、次いで窒化シリコン層１１を約０．３μ
ｍを形成する。窒化シリコン層１１ははカバー膜の耐湿
性を向上させるために設けられている。次いでフォトリ
ソグラフィー技術によりアルミパッド２上を窓開けし、
第１のコンタクト窓を形成する。
次に第１図（ｂｌに示すように、全面にポリイミドを塗
布し、厚さおよそ１乃至２μｍのポリイミド層８を形成
したのち、フォトグラフィー技術により、前記第１のコ
ンタクト窓内に第２のコンタクト窓を形成する。この工
程によりポリイミド層８はアルミパッド２上まで延在す
ることになる。尚、ポリイミド層８のエツチング方法と
しては、全面にレジストを塗布し、コンタクト窓部分を
窓開けしたのち３０℃ヒドラジンにてポリイミドを除去
する方法、全面にポジレジストを塗布し、コンタクト窓
部分を露光したあと現像液にて露光した部分のレジスト
層を剥離すると同時にその直下のポリイミド層も同時に
除去してしまう方法等がある。
布し、厚さおよそ１乃至２μｍのポリイミド層８を形成
したのち、フォトグラフィー技術により、前記第１のコ
ンタクト窓内に第２のコンタクト窓を形成する。この工
程によりポリイミド層８はアルミパッド２上まで延在す
ることになる。尚、ポリイミド層８のエツチング方法と
しては、全面にレジストを塗布し、コンタクト窓部分を
窓開けしたのち３０℃ヒドラジンにてポリイミドを除去
する方法、全面にポジレジストを塗布し、コンタクト窓
部分を露光したあと現像液にて露光した部分のレジスト
層を剥離すると同時にその直下のポリイミド層も同時に
除去してしまう方法等がある。
次に第１図（Ｃ）に示すように、前記ポリイミド層８を
ベータしたのちスパッタ法等の方法にて全面にバリアメ
タル層４を形成する。このバリアメタル層４は例えば２
層構造となっており、下層メタルとしては、チタン、チ
タンナイトライド・クロム、上層メタルとしてはパラジ
ウム、白金、金等の貴金属を用いる。下層メタルは主に
アルミバッド２とのちに形成する金バンプとの反応を防
止するため、また上層メタルは主に金バンプとの密着性
を良くするために設ける。次いで、バリアメタルＮ４上
に厚さおよそ１５乃至３０μｍの厚いレジスト層６を形
成し、金バンプ形成領域を窓開けする。
ベータしたのちスパッタ法等の方法にて全面にバリアメ
タル層４を形成する。このバリアメタル層４は例えば２
層構造となっており、下層メタルとしては、チタン、チ
タンナイトライド・クロム、上層メタルとしてはパラジ
ウム、白金、金等の貴金属を用いる。下層メタルは主に
アルミバッド２とのちに形成する金バンプとの反応を防
止するため、また上層メタルは主に金バンプとの密着性
を良くするために設ける。次いで、バリアメタルＮ４上
に厚さおよそ１５乃至３０μｍの厚いレジスト層６を形
成し、金バンプ形成領域を窓開けする。
次に、第１図＜ｄ）に示すように、バリアメタル層４を
めっき電極として電気めっきを行ない金バンプ５を厚さ
約２５μｍ形成する。最後に、レジスト層６を剥離した
のち、前記金バンプ５をマスクとしてバリアメタル層４
をエツチングする。
めっき電極として電気めっきを行ない金バンプ５を厚さ
約２５μｍ形成する。最後に、レジスト層６を剥離した
のち、前記金バンプ５をマスクとしてバリアメタル層４
をエツチングする。
尚、エツチング液としては、王水素及びフッ酸系の公知
のものを使用する。このような工程を経ることによりバ
ンプ電極を完成することができる。
のものを使用する。このような工程を経ることによりバ
ンプ電極を完成することができる。
本発明によれば（ポリイミド層のエツジをアルミバッド
上まで延在して設けるので、より微細なアメタル層４の
カバレジが改善される。さらに、カバー膜はポリイミド
層に完全に覆われるのでカバー膜のクランクの発生を防
止することができる。
上まで延在して設けるので、より微細なアメタル層４の
カバレジが改善される。さらに、カバー膜はポリイミド
層に完全に覆われるのでカバー膜のクランクの発生を防
止することができる。
第１図は本発明を説明するバンプ電極の製造工程断面図
、 第２図は、従来のバンプ電極の製造工程断面図、第３図
は、従来のポリイミド系樹脂のエツジ形状を示すバンプ
電極断面図、 第４図は従来のポリイミド系樹脂のバターニング工程を
示す半導体素子断面図をそれぞれ示している。 また、１は半導体基板、２はアルミバッド、３はカバー
膜、４はバリアメタル層、５は金バンプ。 ６及び９はレジスト層、７はコンタクト窓、８はポリイ
ミド層、１０はＰＳＧ層、１１はＳＩＮ層をそれぞれ示
している。 へ／ヤ棒斗縁 〆ゝ＼ｌ 、々（楢４明ｆＬ梗すクハ・ンアＩへヒ＆偶堅面り稈（
汀面旧］′Ｘ／、引１林板 イ疋庫２ハ゛シフリ５才旧。舎シ弘１工、ｆ呈１饗へ鴬
２ 図
、 第２図は、従来のバンプ電極の製造工程断面図、第３図
は、従来のポリイミド系樹脂のエツジ形状を示すバンプ
電極断面図、 第４図は従来のポリイミド系樹脂のバターニング工程を
示す半導体素子断面図をそれぞれ示している。 また、１は半導体基板、２はアルミバッド、３はカバー
膜、４はバリアメタル層、５は金バンプ。 ６及び９はレジスト層、７はコンタクト窓、８はポリイ
ミド層、１０はＰＳＧ層、１１はＳＩＮ層をそれぞれ示
している。 へ／ヤ棒斗縁 〆ゝ＼ｌ 、々（楢４明ｆＬ梗すクハ・ンアＩへヒ＆偶堅面り稈（
汀面旧］′Ｘ／、引１林板 イ疋庫２ハ゛シフリ５才旧。舎シ弘１工、ｆ呈１饗へ鴬
２ 図
Claims (1)
- 【特許請求の範囲】 半導体チップ上に形成するバンプ電極の製造方法にお
いて、 表面の所定領域に金属パッドが形成された半導体基板上
をカバー膜で被覆したのち、前記金属パッドの所定領域
上に第１のコンタクト窓を形成する工程と、 前記第１のコンタクト窓内を含む前記カバー膜上にポリ
イミド系樹脂層を形成したのち、前記第一のコンタクト
窓内に第２のコンタクト窓を形成する工程と、 前記第２のコンタクト窓内を含む前記ポリイミド系樹脂
層上にバリアメタル層を形成する工程と、前記バリアメ
タル層上の所定領域に金属バンプを形成する工程と、 前記金属バンプをマスクとして前記バリアメタル層をエ
ッチングする工程を含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311388A JPH01187949A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311388A JPH01187949A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187949A true JPH01187949A (ja) | 1989-07-27 |
Family
ID=11824101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1311388A Pending JPH01187949A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187949A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576748A (en) * | 1990-02-26 | 1996-11-19 | Canon Kabushiki Kaisha | Recording head with through-hole wiring connection which is disposed within the liquid chamber |
| WO2008153128A1 (ja) * | 2007-06-15 | 2008-12-18 | Rohm Co., Ltd. | 半導体装置 |
| JP2008311530A (ja) * | 2007-06-15 | 2008-12-25 | Rohm Co Ltd | 半導体装置 |
| JP2013091264A (ja) * | 2011-10-26 | 2013-05-16 | Canon Inc | 液体吐出ヘッド及び液体吐出ヘッドの製造方法 |
-
1988
- 1988-01-22 JP JP1311388A patent/JPH01187949A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576748A (en) * | 1990-02-26 | 1996-11-19 | Canon Kabushiki Kaisha | Recording head with through-hole wiring connection which is disposed within the liquid chamber |
| US9053991B2 (en) | 2007-06-15 | 2015-06-09 | Rohm Co., Ltd. | Semiconductor device |
| JP2008311530A (ja) * | 2007-06-15 | 2008-12-25 | Rohm Co Ltd | 半導体装置 |
| US8436467B2 (en) | 2007-06-15 | 2013-05-07 | Rohm Co., Ltd. | Semiconductor device |
| US8922010B2 (en) | 2007-06-15 | 2014-12-30 | Rohm Co., Ltd. | Semiconductor device |
| WO2008153128A1 (ja) * | 2007-06-15 | 2008-12-18 | Rohm Co., Ltd. | 半導体装置 |
| US9123628B2 (en) | 2007-06-15 | 2015-09-01 | Rohm Co., Ltd. | Semiconductor device |
| US9466583B2 (en) | 2007-06-15 | 2016-10-11 | Rohm Co., Ltd. | Semiconductor device |
| US9685419B2 (en) | 2007-06-15 | 2017-06-20 | Rohm Co., Ltd. | Semiconductor device |
| US10032739B2 (en) | 2007-06-15 | 2018-07-24 | Rohm Co., Ltd. | Semiconductor device |
| US10510700B2 (en) | 2007-06-15 | 2019-12-17 | Rohm Co., Ltd. | Semiconductor device |
| US11037897B2 (en) | 2007-06-15 | 2021-06-15 | Rohm Co., Ltd. | Semiconductor device |
| JP2013091264A (ja) * | 2011-10-26 | 2013-05-16 | Canon Inc | 液体吐出ヘッド及び液体吐出ヘッドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631499A (en) | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics | |
| US5597470A (en) | Method for making a flexible lead for a microelectronic device | |
| US20020072215A1 (en) | Method for forming barrier layers for solder bumps | |
| JPS6149819B2 (ja) | ||
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JP3015436B2 (ja) | 半導体装置およびその接続方法 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPH03190240A (ja) | 半導体装置の製造方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH01184938A (ja) | 半導体装置及びその製造方法 | |
| JPH02271533A (ja) | 半導体装置の製造方法 | |
| JPH02159033A (ja) | 半導体装置 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6341050A (ja) | 半導体装置の製造方法 | |
| JPH02138740A (ja) | 半導体装置の製造方法 | |
| JPH09129648A (ja) | 半導体素子およびその実装方法 |