JPH01145142U - - Google Patents
Info
- Publication number
- JPH01145142U JPH01145142U JP4105588U JP4105588U JPH01145142U JP H01145142 U JPH01145142 U JP H01145142U JP 4105588 U JP4105588 U JP 4105588U JP 4105588 U JP4105588 U JP 4105588U JP H01145142 U JPH01145142 U JP H01145142U
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor
- region
- conductivity type
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
第１図ａ乃至第１図ｃは、夫々本考案実施例の
半導体装置のレイアウト図、断面図、および等価
回路図、第２図は同半導体装置を用いた論理回路
の等価回路図、第３図ａ乃至第３図ｉは、同半導
体装置の製造工程図、第４図は本考案の半導体装
置を用いた論理回路の変形例を示す図、第５図ａ
および第５図ｂはそれぞれ従来例のＮＡＮＤ回路
のレイアウト図および等価回路図、第６図ａおよ
び第６図ｂはそれぞれ従来例のＮＯＲ回路のレイ
アウト図および等価回路図である。 １……シリコン基板、２……ｐ型の多結晶シリ
コン層、３……ゲート絶縁膜、４……ゲート電極
、５……ソース領域、６……ドレイン領域、７…
…ベース領域、１０……酸化シリコン膜、Ｔ１…
…蓄積型薄膜トランジスタ、Ｔ２……バイポーラ
トランジスタ、２１，２２……ｎチヤネルＭＯＳ
ＦＥＴ、１１，１２……ｎチヤネルＭＯＳＦＥＴ
、１３，２３……ｎウエル、１４，１５……ｐチ
ヤネルＭＯＳＦＥＴ、１６……電源端子、１７…
…接地端子、１８，１９……入力端子、２０……
出力端子。
半導体装置のレイアウト図、断面図、および等価
回路図、第２図は同半導体装置を用いた論理回路
の等価回路図、第３図ａ乃至第３図ｉは、同半導
体装置の製造工程図、第４図は本考案の半導体装
置を用いた論理回路の変形例を示す図、第５図ａ
および第５図ｂはそれぞれ従来例のＮＡＮＤ回路
のレイアウト図および等価回路図、第６図ａおよ
び第６図ｂはそれぞれ従来例のＮＯＲ回路のレイ
アウト図および等価回路図である。 １……シリコン基板、２……ｐ型の多結晶シリ
コン層、３……ゲート絶縁膜、４……ゲート電極
、５……ソース領域、６……ドレイン領域、７…
…ベース領域、１０……酸化シリコン膜、Ｔ１…
…蓄積型薄膜トランジスタ、Ｔ２……バイポーラ
トランジスタ、２１，２２……ｎチヤネルＭＯＳ
ＦＥＴ、１１，１２……ｎチヤネルＭＯＳＦＥＴ
、１３，２３……ｎウエル、１４，１５……ｐチ
ヤネルＭＯＳＦＥＴ、１６……電源端子、１７…
…接地端子、１８，１９……入力端子、２０……
出力端子。
Claims (1)
- 【実用新案登録請求の範囲】 第１の導電型の半導体薄膜からなるチヤネル領
域と、 この半導体薄膜上にゲート絶縁膜を介して形成
されたゲート電極と、 このゲート電極の両側に位置するように前記半
導体薄膜内に形成された第１の導電型のソース領
域およびドレイン領域と からなる薄膜トランジスタを含む半導体装置に
おいて、 前記半導体薄膜は前記薄膜トランジスタがノー
マリーオフとなるような導電率を有すると共に、 このゲート絶縁膜下の導半導体薄膜内の１部に
第２の導電型の半導体領域を形成し、この第２の
導電型の半導体領域をベース領域とし、前記薄膜
トランジスタのソース領域をエミツタとするバイ
ポーラトランジスタを構成してなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105588U JPH01145142U (ja) | 1988-03-30 | 1988-03-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105588U JPH01145142U (ja) | 1988-03-30 | 1988-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01145142U true JPH01145142U (ja) | 1989-10-05 |
Family
ID=31267508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4105588U Pending JPH01145142U (ja) | 1988-03-30 | 1988-03-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01145142U (ja) |
-
1988
- 1988-03-30 JP JP4105588U patent/JPH01145142U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54131890A (en) | Semiconductor device | |
| JPH01145142U (ja) | ||
| JPH0666425B2 (ja) | 複合型半導体装置 | |
| JPS6362904B2 (ja) | ||
| JPH0722182B2 (ja) | 相補形半導体装置 | |
| JPH02294063A (ja) | 半導体集積回路 | |
| JPH01169049U (ja) | ||
| KR930008531B1 (ko) | 씨모스 반전기 | |
| JPS6381862A (ja) | 絶縁ゲ−ト型バイポ−ラトランジスタ | |
| JPH01112763A (ja) | 半導体装置 | |
| JPH0669433A (ja) | 半導体装置 | |
| JP3071819B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH02164060A (ja) | 半導体集積回路 | |
| JPS62166649U (ja) | ||
| JPS60137452U (ja) | 相補形ｍｏｓ集積回路 | |
| JPS6217154U (ja) | ||
| JPS632365A (ja) | 半導体集積回路の製造方法 | |
| JPS62166648U (ja) | ||
| JPS60149149U (ja) | Ｃｍｏｓ集積回路 | |
| JPS62216270A (ja) | 半導体装置の製造方法 | |
| JPS63129659A (ja) | メモリ装置 | |
| JPH03116863A (ja) | 半導体集積回路装置 | |
| JPH0158960U (ja) | ||
| JPS6237943U (ja) | ||
| JPH0654799B2 (ja) | 高耐圧相補型絶縁ゲ−ト電界効果半導体装置 |