KR930008531B1 - 씨모스 반전기 - Google Patents

씨모스 반전기 Download PDF

Info

Publication number
KR930008531B1
KR930008531B1 KR1019900014403A KR900014403A KR930008531B1 KR 930008531 B1 KR930008531 B1 KR 930008531B1 KR 1019900014403 A KR1019900014403 A KR 1019900014403A KR 900014403 A KR900014403 A KR 900014403A KR 930008531 B1 KR930008531 B1 KR 930008531B1
Authority
KR
South Korea
Prior art keywords
mos transistor
well
region
type substrate
plug contact
Prior art date
Application number
KR1019900014403A
Other languages
English (en)
Other versions
KR920007228A (ko
Inventor
김일기
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900014403A priority Critical patent/KR930008531B1/ko
Publication of KR920007228A publication Critical patent/KR920007228A/ko
Application granted granted Critical
Publication of KR930008531B1 publication Critical patent/KR930008531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

씨모스 반전기
제 1 도는 일반적인 씨모스반전기의 종단면도.
제 2 도는 본 발명의 씨모스반전기에 대한 종단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : N형기판 12 : 피-웰
13A, 15A, 16A : 소오스영역 13B, 15B, 16B : 드레인영역
13C, 15C, 16C : 산화물층 13D, 15D, 16D : 게이트영역
13N, 17N : N불순물영역 QP, QN, QD: 모스 트랜지스터
QPNP, QNPN: 기생트랜지스터
본 발명은 씨모스(CMOS)반전회로에 관한 것으로, 특시 씨모스소자간에 형성되는 기생바이폴라트랜지스터에 의해 기생다이리스터가 형성되어 래치업(Latch-UP) 현상이 유발되는 것을 없앨 수 있도록 한 씨모스반전기에 관한 것이다.
제 1 도는 씨모스집적소자로된 일반적인 반전기의 종단면도로서 이에 도시한 바와같이, N형기판(1)내의 일측에 피-웰(P-WELL)(2)이 형성되고, 상기 N형기판(1)내의 상부에 그 N형기판(1)의 플러그콘택(3), 소오스영역(4), 드레인영역(5)이 소정간격으로 형성되며, 상기 소오스영역(4), 드레인영역(5) 및 N형기판(1)에 모두 접촉되게 산화막(6)이 형성되고, 다시 그 상부에 게이트영역(7)이 형성되어 P-채널모스트랜지스터(QP)가 형성된다.
또한, 상기와 유사하게 피-웰(2)내의 상부에 그 피-웰(2)의 플러그콘택(8), 소오스영역(9) 및 드레인영역(10)이 소정간격으로 형성되며, 그 소오스영역(9), 드레인영역(10) 및 피-웰(2)이 모두 접촉되게 산화막(11)이 형성되고, 그 상부에 게이트영역(12)이 형성되어 N-채널모스트랜지스터(QN)가 형성된다.
이후, 상기 모스트랜지스터(QP)의 게이트영역(7)과 트랜지스터(QN)의 게이트영역(12)이 서로 접속되어 씨모스반전기의 입력(IN)으로 사용되고, 상기 모스트랜지스터(QP)의 드레인영역(5)과 모스트랜지스터(QN)의 드레인영역(10)이 서로 연결되어 씨모스반전기 출력(OUT)으로 사용된다.
또한, 모스트랜지스터(QP)의 소오스영역(4)은 N형기판(1)의 플러그콘택(3)과 연결되어 통상 5V의 전원단자전압(Vcc)이 인가되고, 모스트랜지스터(QN)의 소오스영역(9)은 피-웰(2)의 플러그콘택(8)과 연결되어 통상 O[V]의 접지전위가 인가된다.
한편, 기생트랜지스터(QPNP)는 PNP형 바이폴라트랜지스터로서 에미터는 상기 모스트랜지스터(QP)의 소오스 영역(4), 베이스는 N-형기판, 콜렉터는 피-웰(2)측에 각기 해당되며, 다시 상기 기생트랜지스터(QPNP)의 베이스는 N형기판(1)에 의해 형성되는 저항(RS)을 통해 N형기판(1)의 플러그콘택(3)에 연결되고, 콜렉터는 피-웰(2)에 의해 형성되는 저항(RW)을 통해 피-웰(2)의 플러그콘택(8)에 연결된다.
또한, 상기와 유사하게 기생트랜지스터(QNPN)는 NPN형 바이폴라트랜지스터로서 에미터는 상기 모스트랜지스터(QN)의 소오스영역(9), 베이스는 피-웰(2), 콜렉터는 N형기판(1)측에 각각 해당되며, 상기 기생트랜지스터(QNPN) 의 베이스는 피-웰(2)에 의해 형성된 저항(RW)을 통해 그 피-웰(2)의 플러그콘택(8)에, 콜렉터는 상기 저항(RS)을 통해 N형기판(1)의 플러그콘택(3)에 연결되는 형태로 구성된것으로, 이의 작용을 살펴보면 다음과 같다.
씨모스반전회로에서 래치업현상은 기생트랜지스터(QPNP, QNPN)에 의해 PNPN구조의 다이리스터가 형성되어 발생된다.
즉, 기생트랜지스터(QPNP)가 온되면 그의 콜렉터전류는 저항(RW)을 통해 접지전위를 갖는 플러그콘택(8)으로 흐르게 되고, 이때, 기생트랜지스터(QNPN)의 베이스에 공급되는 전류에 의해 그 트랜지스터(QNPN)가 온된다.
이에따라 상기 기생트랜지스터(QNPN)의 콜렉터전류는 저항(RS)을 통해 플러그콘택(3)에 흐르게 되며, 이때 그 저항 (RS)에 의한 전압강하는 상기 기생트랜지스터(QPNP)를 더욱 온되게 하는 결과를 초래하게 되어 래치업현상이 발생되는 문제점이 있었다.
본 발명은 이와같은 문제점을 해결하기 위해 N형기판에 의해 형성되는 저항값을 최소로할 수 있는 반전기를 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제 2 도는 본 발명의 씨모스반전기에 대한 종단면도로서 이에 도시한 바와같이, N형기판(11)에 피-웰(12)를 형성한후, 그 피웰(12)상에 공핍형 모스트랜지스터(QD)의 소오스영역(13A), 드레인영역(13B), 피-웰(12)의 플러그콘택(14), N채널 모스트랜지스터(QN)의 소오스영역(15A) 및 드레인영역(15B)를 형성함과 아울러, 상기 N형기판(11)상에 P채널 모스트랜지스터(QP)의 소오스영역(16A) 및 드레인영역(16B)을 형성한 후, 상기 공핍형 모스트랜지스터(QD)의 소오스영역(13A) 및 드레인영역(13B)을 서로 접촉시켜주는 불순물영역(13N)을 형성함과 아울러, 상기 P채널 모스트랜지스터(QP)의 소오스영역(16A)과 피웰(12)의 사이에 N형기판(11)의 플러그콘택(17N)을 형성한 다음, 상기 각 모스트랜지스터(QD), (QN), (QP)의 산화막 및 게이트영역(13C, 13D), (15C, 15D), (16C, 16D)을 형성하고, 전원단자(Vcc), 입, 출력단자(IN), (OUT)를 접속하여 반전기 집적소자의 제조공정을 완료하며, 여기서, 미설명된 부호 "QPNP" 및 "QNPN"은 기생트랜지스터이고, "RS"는 N형기판(11)에 의해 형성되는 저항이며, "RW"는 피-웰(12)에 의해 형성된 저항으로서 이와같이 제조된 본 발명을 설명하면 다음과 같다.
기생트랜지스터(QPnP)가 온되면 그의 콜렉터전류가 피-웰(12)의 플러그콘택(14)인 접지로 흐르면서 기생트랜지스터(Qnpn)의 베이스전류로 공급되어 그가 온되는데, 이때 공핍(Depletion)채널 N불순물영역으로 구성된 플러그콘택(17N)을 피-웰(12)에 근접된 위치에 형성하였으므로 저항(RS)값이 상당히 작아 상기 트랜지스터(Qnpn)의 콜렉터전류에 의한 그 저항(RS)에서의 전압강하가 종래기술에 비해 상당히 낮아지게 되고, 이에따라 상기 기생트랜지스터(Qpnp)의 베이스전류가 억제되어 씨모스에서의 래치-업(LATCH-UP)현상이 발생되지 않는다.
한편, 공핍형 모스트랜지스터(QD)는 모스 초집적소자인 마이크로 콘트롤러 등에서 이용되는데, 이의 불순물영역(13N)을 형성할때 씨모스반전기부분의 플러그콘택(17N)를 용이하게 형성할 수 있다.
이상에서 상세히 설명한 바와같이 본 발명은 N형기판의 플러그콘택인 N불순물영역(17N)을 피-웰에 근접된 위치에 형성시킴으로써 PNP형 기생트랜지스터의 베이스와 그 플러그콘택간의 저항값이 상당히 감소되어 래치업현상을 없앨 수 있는 이점이 있다.

Claims (1)

  1. N형기판(11)에 피-웰(12)을 형성한후, 그 피웰(12)상에 공핍형 모스트랜지스터(QD)의 소오스영역(13A) 드레인영역(13B), 피-웰(12)의 플러그콘택(14), N채널 모스트랜지스터(QN)의 소오스영역(15A)및 드레인영역(15B)을 형성함과 아울러, 상기 N형기판(11)상에 P채널 모스트랜지스터(QP)의 소오스영역(16A) 및 드레인영역(16B)을 형성한 후, 상기 공핍형 모스트랜지스터(QD)의 소오스영역(13A) 및 드레인영역(13B)을 서로 접촉시켜주는 불순물영역(13N)을 형성함과 아울러, 상기 P채널 모스트랜지스터(QP)의 소오스영역(16A)과 피웰(12)의 사이에 N형기판(11)의 플러그콘택(17N)을 형성한 다음, 상기 각 모스트랜지스터(QD), (QN), (QP)의 산화막 및 게이트영역(13C, 13D), (15C, 15D), (16C, 16D)을 형성하고, 전원단자(Vcc), 입, 출력단자(IN), (OUT)를 접속하여 제조된 것을 특징으로 하는 씨모스반전기.
KR1019900014403A 1990-09-12 1990-09-12 씨모스 반전기 KR930008531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900014403A KR930008531B1 (ko) 1990-09-12 1990-09-12 씨모스 반전기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014403A KR930008531B1 (ko) 1990-09-12 1990-09-12 씨모스 반전기

Publications (2)

Publication Number Publication Date
KR920007228A KR920007228A (ko) 1992-04-28
KR930008531B1 true KR930008531B1 (ko) 1993-09-09

Family

ID=19303520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014403A KR930008531B1 (ko) 1990-09-12 1990-09-12 씨모스 반전기

Country Status (1)

Country Link
KR (1) KR930008531B1 (ko)

Also Published As

Publication number Publication date
KR920007228A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
US5066602A (en) Method of making semiconductor ic including polar transistors
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US4035826A (en) Reduction of parasitic bipolar effects in integrated circuits employing insulated gate field effect transistors via the use of low resistance substrate contacts extending through source region
KR850005736A (ko) Cmos 직접회로
US4893164A (en) Complementary semiconductor device having high switching speed and latchup-free capability
JPH03190426A (ja) 集積ＢｉＣＭＯＳ回路
JPH08186180A (ja) Ｃｍｉｓ型集積回路装置及びその製造方法
KR930008531B1 (ko) 씨모스 반전기
US5892263A (en) CMOS device connected to at least three power supplies for preventing latch-up
JPS63244874A (ja) 入力保護回路
JPS60231356A (ja) 相補形金属酸化膜半導体集積回路装置
JPS604596B2 (ja) 相補形ｍｏｓ集積回路の製造方法
JPS63252464A (ja) 半導体装置
JPH0245972A (ja) 半導体装置
JPH0493076A (ja) 半導体集積回路装置
JPS61208863A (ja) Ｃｍｏｓ半導体装置
KR100226798B1 (ko) 바이씨모스를 이용한 캐스캐이드 구조
JP3071819B2 (ja) 絶縁ゲート型半導体装置
Suzuki et al. Process integration technologies for a 0.3/spl mu/m BiCMOS SRAM with 1.5 V operation
JPS6146988B2 (ko)
JPH04207068A (ja) 複合型半導体装置
JPH0243347B2 (ko)
JPH02123766A (ja) 半導体装置
JPH03105964A (ja) 半導体装置
JPH09260644A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee