JPS63206855A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS63206855A JPS63206855A JP4095987A JP4095987A JPS63206855A JP S63206855 A JPS63206855 A JP S63206855A JP 4095987 A JP4095987 A JP 4095987A JP 4095987 A JP4095987 A JP 4095987A JP S63206855 A JPS63206855 A JP S63206855A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- memory
- address
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title 1
- 230000015654 memory Effects 0.000 claims abstract description 65
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、処理装置間におけるデータの授受を行うデ
ータ転送装置に関するものである。
ータ転送装置に関するものである。
第３図は、例えば特開昭５８−１４２３４号公報に示さ
れた従来のデータ転送装置を示すブロック図であり、図
において、（１）及び（２）はプログラムに従って制御
、処理する主処理装置及び従処理装置、（３）は主処理
装置［１１及び従処理装置（２）からの入力データを一
時記憶するデータメモＩＪ 、＋４１は主記憶装ｆｉｔ
１１１がデータメモリ（３）をアクセスするためのア
ドレスバス、（６）は従処理装置（２）がデータメモ１
月３）をアクセスするためのアドレスバス、（６）はデ
ータメモ１月３１にアドレスバス（４）かアドレスバス
（６）のいずれかを接続するアドレス切替回路、（））
は主処理装置＋１＋がデータメモリ（３）とデータのや
り取りを行うデータバス、（８）は従処理装置（２１が
データメモリ（３）とデータのやり取りを行うデータバ
ス、（９）はデータメモリ（３）にデータバス（））か
データバス（８）のいずれかを接続するデータ切替回路
である。
れた従来のデータ転送装置を示すブロック図であり、図
において、（１）及び（２）はプログラムに従って制御
、処理する主処理装置及び従処理装置、（３）は主処理
装置［１１及び従処理装置（２）からの入力データを一
時記憶するデータメモＩＪ 、＋４１は主記憶装ｆｉｔ
１１１がデータメモリ（３）をアクセスするためのア
ドレスバス、（６）は従処理装置（２）がデータメモ１
月３）をアクセスするためのアドレスバス、（６）はデ
ータメモ１月３１にアドレスバス（４）かアドレスバス
（６）のいずれかを接続するアドレス切替回路、（））
は主処理装置＋１＋がデータメモリ（３）とデータのや
り取りを行うデータバス、（８）は従処理装置（２１が
データメモリ（３）とデータのやり取りを行うデータバ
ス、（９）はデータメモリ（３）にデータバス（））か
データバス（８）のいずれかを接続するデータ切替回路
である。
次に動作について、従処理装置ｉｔ １２１から主処理
装置（１）へのデータ転送を例に取って説明する。従処
理装置１ （２１からデータメモリ（３）へデータを格
納するために、アドレス切替回路（６）によりアドレス
バス（５）を、データ切替回路（９）によりデータバス
（８）をそれぞれデータメモリ（３）に接続する。これ
によって従処理装置（２）はアドレスバス（５）により
データメモリ（３）のアドレスを指定し、データバス（
８）に畜込みデータを出力して、データメモリ（３）の
指定アドレスにデータを書込み、指定アドレスを１つ増
加する。このようにして、すべてのデータをデータメモ
１月３１に薔込むと、岑込んだデータ数（データ入力数
）をデータメモリ（３）の所定アドレスに蓄込み、アド
レス切替回路（６１によりアドレスバス（４）を、デー
タ切替回Ｍ（９１によりデータバス（７）をそれぞれデ
ータメモリ（３）に接続する。これを受けて、主処理装
置＋１１は、データメモリ（３）の所定アドレス内のデ
ータ入力数をアドレスバス（４）及びデータバス＋７１
ヲ用いて読込み、そのデータ入力数に基づきデータメ
モリ（３）からアドレスバス（４）により指定アドレス
を変化させながらデータバス（７）を介して転送データ
を読込む。また主処理装置ｉｔ ＋１１から従処理装置
（２）へのデータ転送についても同様である。
装置（１）へのデータ転送を例に取って説明する。従処
理装置１ （２１からデータメモリ（３）へデータを格
納するために、アドレス切替回路（６）によりアドレス
バス（５）を、データ切替回路（９）によりデータバス
（８）をそれぞれデータメモリ（３）に接続する。これ
によって従処理装置（２）はアドレスバス（５）により
データメモリ（３）のアドレスを指定し、データバス（
８）に畜込みデータを出力して、データメモリ（３）の
指定アドレスにデータを書込み、指定アドレスを１つ増
加する。このようにして、すべてのデータをデータメモ
１月３１に薔込むと、岑込んだデータ数（データ入力数
）をデータメモリ（３）の所定アドレスに蓄込み、アド
レス切替回路（６１によりアドレスバス（４）を、デー
タ切替回Ｍ（９１によりデータバス（７）をそれぞれデ
ータメモリ（３）に接続する。これを受けて、主処理装
置＋１１は、データメモリ（３）の所定アドレス内のデ
ータ入力数をアドレスバス（４）及びデータバス＋７１
ヲ用いて読込み、そのデータ入力数に基づきデータメ
モリ（３）からアドレスバス（４）により指定アドレス
を変化させながらデータバス（７）を介して転送データ
を読込む。また主処理装置ｉｔ ＋１１から従処理装置
（２）へのデータ転送についても同様である。
従来のデータ転送装置は以上のように構成されているの
で、データメモリ（３）がアドレス切替回路（６）によ
り、従処理装置（２）から主処理装置（１）へ切替えら
れてしまうため、従処理装置（２）が転送データを利用
しようとすると、データメモリ（３）と同じ内容を従処
理装置（２）側に記憶しておかなければならず、従処理
装置（２）の主メモリ容着が減少するとともに、アドレ
ス空間も減少し、またデータ転送時データメモリ（３）
と主メモリに同じ内容を書込まなければならないため、
プログラムが初雑になり、処理天性時間が長（なる等の
問題点があった。
で、データメモリ（３）がアドレス切替回路（６）によ
り、従処理装置（２）から主処理装置（１）へ切替えら
れてしまうため、従処理装置（２）が転送データを利用
しようとすると、データメモリ（３）と同じ内容を従処
理装置（２）側に記憶しておかなければならず、従処理
装置（２）の主メモリ容着が減少するとともに、アドレ
ス空間も減少し、またデータ転送時データメモリ（３）
と主メモリに同じ内容を書込まなければならないため、
プログラムが初雑になり、処理天性時間が長（なる等の
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、主処理装置及び従処理装置の主メモリを使用
することな（、アドレス空間を有効に使え、データ転送
時のプログラムが簡単ＶＣなるデータ転送装置を得るこ
とを目的とする。
たもので、主処理装置及び従処理装置の主メモリを使用
することな（、アドレス空間を有効に使え、データ転送
時のプログラムが簡単ＶＣなるデータ転送装置を得るこ
とを目的とする。
この発明に係るデータ転送装置は、処理装置毎にデータ
メモリを設け、上記処理装置からデータ転送時は、両方
のデータメモリに同一のデータを蓄込み、データ転送終
了後、谷上記処理装置毎にデータをｄ出すようにしたも
のである。
メモリを設け、上記処理装置からデータ転送時は、両方
のデータメモリに同一のデータを蓄込み、データ転送終
了後、谷上記処理装置毎にデータをｄ出すようにしたも
のである。
この発明に２けるデータ転送装置は、処理装置毎にデー
タメモリを設け、上記処理装置間のデータ転送を行うこ
とにより、上記処理装置のアドレス空間としてデータメ
モリのアドレス空間のみを専有し、また、転送データの
書込みも、データメモリへ薔込むのみでよいので、その
処理プログラムを量率にする。
タメモリを設け、上記処理装置間のデータ転送を行うこ
とにより、上記処理装置のアドレス空間としてデータメ
モリのアドレス空間のみを専有し、また、転送データの
書込みも、データメモリへ薔込むのみでよいので、その
処理プログラムを量率にする。
以下この発明の一実施例を図について説明する。
第１図において、従来装置と同一符号は同−又は相当部
分であり、（３Ａ）は主処理装置ｆ（１１及び従処理ｇ
ｌｔ（２＋からの入力データを一時記憶するデータメモ
リＡ、（３Ｂ）は同じくデータメモリＢ、（６Ａ）及び
（６Ｂ） ｆｌそれぞれデータメモＩＪ Ａ （３Ａ）
、データメモ！Ｊ Ｂ （３Ｂ） ｉｃ、アドレスバス
（４）かアドレスバス（５）のいずれかを接続するアド
レス切替回路、（９Ａ）及び（９Ｂ）はそれぞれデータ
メモリＡ （３Ａ）。
分であり、（３Ａ）は主処理装置ｆ（１１及び従処理ｇ
ｌｔ（２＋からの入力データを一時記憶するデータメモ
リＡ、（３Ｂ）は同じくデータメモリＢ、（６Ａ）及び
（６Ｂ） ｆｌそれぞれデータメモＩＪ Ａ （３Ａ）
、データメモ！Ｊ Ｂ （３Ｂ） ｉｃ、アドレスバス
（４）かアドレスバス（５）のいずれかを接続するアド
レス切替回路、（９Ａ）及び（９Ｂ）はそれぞれデータ
メモリＡ （３Ａ）。
データメモＩＪ Ｂ （３Ｂ）にデータバス（７）かデ
ータバス（８）のいずれかを接続するデータ切替回路で
ある。
ータバス（８）のいずれかを接続するデータ切替回路で
ある。
次に動作について、従処理装置（２）から主処理装置ｔ
（１１へのデータ転送を例にとって説明する。従処理
装置ｉｔ ＋２１からデータメモＩＪ Ａ （３Ａ）及
びデータメモＩＪ Ｂ （３Ｂ）へデータを格納するた
めに、アドレス切替回ｉ％ （６Ａ）及び（６Ｂ）によ
りアドレスバス（５）を、データ切替回路（９Ａ）及び
（９Ｂ）によりデータバス（８）をそれぞれデータメモ
ＩＪ Ａ （３Ａ）及びデータメモＩＪ Ｂ （：ｊＢ
）に接続する。これによって、従処理装置（２）はアド
レスバス（５）によりデータメモリＡ （３Ａ）及びデ
ータメモリＢ （３Ｂ）のアドレスを指定し、データバ
ス（８）に書込みデータを出力して、データメモリＡ
（３Ａ）及びデータメモリＢ （３Ｂ）の指定アドレス
にデータを毎込み、指定アドレスを１つ増加する。この
ようにして、すべてのデータをデータメモリＡ （３Ａ
）及びデータメモリＢ （３Ｂ）に書込むと、書込んだ
データ数（データ入力数）をデータメモリＡ （３Ａ）
及びデータメモリＢ （３Ｂ）の所定アドレスに書込み
、アドレス切替回路（６Ｂ）によりアドレスバス（４）
を、データ切替回路（９Ｂ）によりデータバス（７）を
それぞれデータメモＩＪ Ｂ （３Ｂ）に接続する。こ
れを受けて主処理装置（１）は、データメモリＢ （３
Ｂ）の所定アドレス内のデータ入力数をアドレスバス（
４）及びデータバス（７）ヲ用いて読込み、入力数に基
づきデータメモＩＪ Ｂ （３Ｂ）からアドレスバス（
４）により指定アドレスを変化させながら、データバス
（７）を介して転送データを読込む。その時、従処理装
置（２）とデータメモＩＪ Ａ （３Ａ）とに接続され
たままであるので、従処理装置（２）も同様にして転送
データを読込むことができる。
（１１へのデータ転送を例にとって説明する。従処理
装置ｉｔ ＋２１からデータメモＩＪ Ａ （３Ａ）及
びデータメモＩＪ Ｂ （３Ｂ）へデータを格納するた
めに、アドレス切替回ｉ％ （６Ａ）及び（６Ｂ）によ
りアドレスバス（５）を、データ切替回路（９Ａ）及び
（９Ｂ）によりデータバス（８）をそれぞれデータメモ
ＩＪ Ａ （３Ａ）及びデータメモＩＪ Ｂ （：ｊＢ
）に接続する。これによって、従処理装置（２）はアド
レスバス（５）によりデータメモリＡ （３Ａ）及びデ
ータメモリＢ （３Ｂ）のアドレスを指定し、データバ
ス（８）に書込みデータを出力して、データメモリＡ
（３Ａ）及びデータメモリＢ （３Ｂ）の指定アドレス
にデータを毎込み、指定アドレスを１つ増加する。この
ようにして、すべてのデータをデータメモリＡ （３Ａ
）及びデータメモリＢ （３Ｂ）に書込むと、書込んだ
データ数（データ入力数）をデータメモリＡ （３Ａ）
及びデータメモリＢ （３Ｂ）の所定アドレスに書込み
、アドレス切替回路（６Ｂ）によりアドレスバス（４）
を、データ切替回路（９Ｂ）によりデータバス（７）を
それぞれデータメモＩＪ Ｂ （３Ｂ）に接続する。こ
れを受けて主処理装置（１）は、データメモリＢ （３
Ｂ）の所定アドレス内のデータ入力数をアドレスバス（
４）及びデータバス（７）ヲ用いて読込み、入力数に基
づきデータメモＩＪ Ｂ （３Ｂ）からアドレスバス（
４）により指定アドレスを変化させながら、データバス
（７）を介して転送データを読込む。その時、従処理装
置（２）とデータメモＩＪ Ａ （３Ａ）とに接続され
たままであるので、従処理装置（２）も同様にして転送
データを読込むことができる。
また、主処理装置（１）から従処理装置（２）へのデー
タ転送も同様にして行える。
タ転送も同様にして行える。
な３、上記実施例では、主処理装置ｉｌ＋がデータメモ
リＢ （３Ｂ）へアクセスしている時には、従処理装置
（２）は転送データをデータメモ１月３）へ薔込むこと
ができないが、次に示す他の実施例によれば主処理装置
（１）がデータメモＩＪ Ｂ （３Ｂ）へアクセスして
いる時も、従処理装置（２）はデータメモ１月３）へ転
送データを書込むことができる。
リＢ （３Ｂ）へアクセスしている時には、従処理装置
（２）は転送データをデータメモ１月３）へ薔込むこと
ができないが、次に示す他の実施例によれば主処理装置
（１）がデータメモＩＪ Ｂ （３Ｂ）へアクセスして
いる時も、従処理装置（２）はデータメモ１月３）へ転
送データを書込むことができる。
以下にこの発明の池の実施例について第２図を用いて説
明する。図において、第１図と同一符号は同−又は相当
部分を示し、データメモＩＪ Ａ （３Ａ）及びデータ
メモＩＪ Ｂ （３Ｂ）をそれぞれデータメモリＡＡ
（３ＡＡ）とデータメモリＡＢ （３ＡＢ）及びデータ
メモリＢＡ （３ＢＡ）とデータメモリＢＢ （３８Ｂ
）として二重構成とし、アドレス切替口＠ （６ＡＡ）
（６ＡＢ）（６ＢＡ）（６８Ｂ）及びデータ切替回路（
９ＡＡ）（９ＡＢ）（９ＢＡ）（９８Ｂ）も二重構成と
している。
明する。図において、第１図と同一符号は同−又は相当
部分を示し、データメモＩＪ Ａ （３Ａ）及びデータ
メモＩＪ Ｂ （３Ｂ）をそれぞれデータメモリＡＡ
（３ＡＡ）とデータメモリＡＢ （３ＡＢ）及びデータ
メモリＢＡ （３ＢＡ）とデータメモリＢＢ （３８Ｂ
）として二重構成とし、アドレス切替口＠ （６ＡＡ）
（６ＡＢ）（６ＢＡ）（６８Ｂ）及びデータ切替回路（
９ＡＡ）（９ＡＢ）（９ＢＡ）（９８Ｂ）も二重構成と
している。
この第２図において、例えばデータメモＩＪ ＡＡ（３
ＡＡ）及びデータメモリＢＡ （３ＢＡ）に従処理装置
（２）からデータを入力している時は、主処理装置（１
）はデータメモＩＪ ＢＢ （３８Ｂ）からデータを読
込む。
ＡＡ）及びデータメモリＢＡ （３ＢＡ）に従処理装置
（２）からデータを入力している時は、主処理装置（１
）はデータメモＩＪ ＢＢ （３８Ｂ）からデータを読
込む。
そして、従処理装置（２）のデータメモリＡＡ （３Ａ
Ａ）及びデータメモＩＪ ＢＡ （３ＢＡ）への書込み
及び主処理装置１１＋のデータメモＩＪ ＢＢ （３８
Ｂ）からの読込みが終了すると、アドレス切替回路（６
ＡＡ） （６ＡＢ ） （６ＢＡ） （６８Ｂ）及びデ
ータ切替回路（９ＡＡ） （９ＡＢ） （９ＢＡ）（９
８Ｂ）を制御して、従処理装置（２）はデータメモリＡ
Ｂ （３ＡＢ）及びデータメモリＢＢ （３８Ｂ）へ誉
込みを行い、主処理装置ｉｌ＋はデータメモＩＪ ＢＡ
（３ＢＡ）からデータを読込む◇ 〔発明の効果〕 以上のように、この発明によれば処理装置毎にデータメ
モリを設け、両方のデータメモリに同一のデータを書込
み、上記各処理装置毎にデータを読出すように構成した
ので、処理装置のアドレス空間を有効に使え、データ転
送時のプログラムが簡単になり、安価な装置が得られる
効果がある。
Ａ）及びデータメモＩＪ ＢＡ （３ＢＡ）への書込み
及び主処理装置１１＋のデータメモＩＪ ＢＢ （３８
Ｂ）からの読込みが終了すると、アドレス切替回路（６
ＡＡ） （６ＡＢ ） （６ＢＡ） （６８Ｂ）及びデ
ータ切替回路（９ＡＡ） （９ＡＢ） （９ＢＡ）（９
８Ｂ）を制御して、従処理装置（２）はデータメモリＡ
Ｂ （３ＡＢ）及びデータメモリＢＢ （３８Ｂ）へ誉
込みを行い、主処理装置ｉｌ＋はデータメモＩＪ ＢＡ
（３ＢＡ）からデータを読込む◇ 〔発明の効果〕 以上のように、この発明によれば処理装置毎にデータメ
モリを設け、両方のデータメモリに同一のデータを書込
み、上記各処理装置毎にデータを読出すように構成した
ので、処理装置のアドレス空間を有効に使え、データ転
送時のプログラムが簡単になり、安価な装置が得られる
効果がある。
８１図はこの発明の一実施例によるデータ転送装置を示
すブロック図、第２図はこの発明の他の実施例を示すデ
ータ転送装置のブロック図、第３図は従来のデータ転送
装置を示すブロック図である０ ＋１１ ［２１は処理装置、（３１（３Ａ）（３Ｂ）（
３ＡＡＸ３ＡＢ）（３ＢＡ）（３８Ｂ ）はデータメモ
リ、＋４Ｈ５）Ｆｉアドレスバス、（６１（６Ａ）（６
Ｂ）（６ＡＡ）（６ＡＢ） （６ＢＡ） （６８Ｂ）は
アドレス切替回路、（７＋ ＋８＋はデータバス、［９
１（９Ａ）（９Ｂ）（９ＡＡ）（９ＡＢ）（９ＢＡ）（
９８Ｂ）はデータ切替回路。 なお、図中、同一符号は同−又は相当部分を示す０
すブロック図、第２図はこの発明の他の実施例を示すデ
ータ転送装置のブロック図、第３図は従来のデータ転送
装置を示すブロック図である０ ＋１１ ［２１は処理装置、（３１（３Ａ）（３Ｂ）（
３ＡＡＸ３ＡＢ）（３ＢＡ）（３８Ｂ ）はデータメモ
リ、＋４Ｈ５）Ｆｉアドレスバス、（６１（６Ａ）（６
Ｂ）（６ＡＡ）（６ＡＢ） （６ＢＡ） （６８Ｂ）は
アドレス切替回路、（７＋ ＋８＋はデータバス、［９
１（９Ａ）（９Ｂ）（９ＡＡ）（９ＡＢ）（９ＢＡ）（
９８Ｂ）はデータ切替回路。 なお、図中、同一符号は同−又は相当部分を示す０
Claims (2)
- （１）処理装置間でデータの授受を行うデータ転送装置
において、上記各処理装置毎に設けられ、転送データを
一時記憶するデータメモリと、上記いずれか一方の処理
装置から転送されるデータを上記両データメモリにそれ
ぞれ書込むと共に、その書込み終了後、その記憶データ
を当該処理装置にそれぞれ読出し出力する切換制御手段
を備えたことを特徴とするデータ転送装置。 - （２）各処理装置毎に２つのデータメモリを設け、一方
の処理装置が一方のデータメモリよりデータを読出して
いる時にも、他方の処理装置より他方のデータメモリに
データを書込むことができるようにしたことを特徴とす
る特許請求の範囲第１項記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095987A JPS63206855A (ja) | 1987-02-23 | 1987-02-23 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095987A JPS63206855A (ja) | 1987-02-23 | 1987-02-23 | デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63206855A true JPS63206855A (ja) | 1988-08-26 |
Family
ID=12595021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4095987A Pending JPS63206855A (ja) | 1987-02-23 | 1987-02-23 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0573470A (ja) * | 1991-09-12 | 1993-03-26 | Nec Corp | デユアル・ポート記憶装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61204759A (ja) * | 1985-03-06 | 1986-09-10 | Nec Corp | 情報処理装置 |
| JPS61217858A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | デ−タ伝送装置 |
-
1987
- 1987-02-23 JP JP4095987A patent/JPS63206855A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61204759A (ja) * | 1985-03-06 | 1986-09-10 | Nec Corp | 情報処理装置 |
| JPS61217858A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | デ−タ伝送装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0573470A (ja) * | 1991-09-12 | 1993-03-26 | Nec Corp | デユアル・ポート記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01320564A (ja) | 並列処理装置 | |
| JPH0146946B2 (ja) | ||
| JPS63206855A (ja) | デ−タ転送装置 | |
| JPS6111876A (ja) | デ−タ転送方式 | |
| JPH02132543A (ja) | 情報処理装置 | |
| JPS5935262A (ja) | 記憶装置 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS63305447A (ja) | メモリアクセス制御回路 | |
| JP2547256B2 (ja) | Ｄｍａ装置 | |
| JP2841432B2 (ja) | データ転送装置 | |
| JPH0160864B2 (ja) | ||
| JPH02216573A (ja) | ２重化メモリ構成方法 | |
| JPH0447589A (ja) | 半導体メモリ | |
| JPS63104155A (ja) | 電子計算機 | |
| JPS6215642A (ja) | ２アクセス方式メモリ装置 | |
| JPH04215149A (ja) | プログラマブルコントローラおよびその入出力信号交換回路 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPS6095667A (ja) | 外部アドレス空間高速アクセス方式 | |
| JPS59211125A (ja) | メモリ制御方式 | |
| JPS62226366A (ja) | メモリ共有方式 | |
| JPS5818761A (ja) | 記憶制御方式 | |
| JPH0552979B2 (ja) |