JPS6210917A - 差動増幅型ヒステリシスコンパレ−タ回路 - Google Patents
差動増幅型ヒステリシスコンパレ−タ回路Info
- Publication number
- JPS6210917A JPS6210917A JP60149704A JP14970485A JPS6210917A JP S6210917 A JPS6210917 A JP S6210917A JP 60149704 A JP60149704 A JP 60149704A JP 14970485 A JP14970485 A JP 14970485A JP S6210917 A JPS6210917 A JP S6210917A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- transistor
- hysteresis
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の技術分野)
本発明は、集積化に適し且つ安定したヒステリシス特性
をもたせるようにしだ差動増幅型ヒステリシスコンパレ
ータ回路に関する。
をもたせるようにしだ差動増幅型ヒステリシスコンパレ
ータ回路に関する。
(発明の背景)
従来、抵抗と電流源とによってヒステリシス幅を決定す
る集積化に適した簡潔な回路構成をもつ差動増幅型ヒス
テリシスコンパレータ回路として、本願発明者等は第4
図に示す回路を提案している(特岬昭!59−673?
O号)。
る集積化に適した簡潔な回路構成をもつ差動増幅型ヒス
テリシスコンパレータ回路として、本願発明者等は第4
図に示す回路を提案している(特岬昭!59−673?
O号)。
第4図において、1は電源電圧V。0か印加される電源
端子、2はコモン端子、3は可変電圧源で示す信号電圧
Einが印加される反転入力端子、54は基準電圧Er
が印加される非反転入力端子、5は出力端子である。
端子、2はコモン端子、3は可変電圧源で示す信号電圧
Einが印加される反転入力端子、54は基準電圧Er
が印加される非反転入力端子、5は出力端子である。
トランジスタ01〜Q4及び電流源11(よ差動増幅器
を構成し、電流源I、2,1.3、トランジスタQ5.
Q6 (但し、Q5はダイオード接続されたトランジス
タ)、及び抵抗R2がヒステリシス幅を決定するための
回路を構成している。
を構成し、電流源I、2,1.3、トランジスタQ5.
Q6 (但し、Q5はダイオード接続されたトランジス
タ)、及び抵抗R2がヒステリシス幅を決定するための
回路を構成している。
(発明が解決しようとする問題点)
しかしながら、このようなコンパレータ回路にあっては
、入力信号の電圧変化時間が長い場合、ヒステリシスが
完全に掛かるまでの時間内における入力信号の雑音やフ
ラ付き等により出力がチャタリングを起こし、出力が不
安定になるという問題があった。
、入力信号の電圧変化時間が長い場合、ヒステリシスが
完全に掛かるまでの時間内における入力信号の雑音やフ
ラ付き等により出力がチャタリングを起こし、出力が不
安定になるという問題があった。
この問題を第4図の回路について説明すると次のように
なる。
なる。
まず第4図のコンパレータ回路では、電流源■2.I3
の電流値i2.i3と抵抗R1の値との関係でヒステリ
シス特性を持たせており、例えば第2図の入出力特性図
のようなヒステリシス特性が設定されている。尚、第2
図は、横軸に入力電圧E1nと基準電圧Erを示し、縦
軸に出力段のトランジスタQ9のオン、オフを示してい
る。
の電流値i2.i3と抵抗R1の値との関係でヒステリ
シス特性を持たせており、例えば第2図の入出力特性図
のようなヒステリシス特性が設定されている。尚、第2
図は、横軸に入力電圧E1nと基準電圧Erを示し、縦
軸に出力段のトランジスタQ9のオン、オフを示してい
る。
いま入力電圧Finが基準電圧Erを上回るA点にあっ
たとすると、出力トランジスタQ9はオン状態におり、
抵抗R2を通し電源端子1より流れる電流により出力端
子5は数百mV以下の状態となっている。
たとすると、出力トランジスタQ9はオン状態におり、
抵抗R2を通し電源端子1より流れる電流により出力端
子5は数百mV以下の状態となっている。
そこで、信号電圧E1nをA点の電位から0点に反転す
る直前のB点まで変化させ、更に反転する0点まで変化
させたとき、B点から0点に出力トランジスタ09が反
転するあいだの各トランジスタの動作状態を考えてみる
。
る直前のB点まで変化させ、更に反転する0点まで変化
させたとき、B点から0点に出力トランジスタ09が反
転するあいだの各トランジスタの動作状態を考えてみる
。
、入力電圧EinがB点まで下がったとき、トランジス
タQ9は依然としてオン状態を保っており、出力トラン
ジスタQ9の前段に位置するトランジスタQ6.Q7は
オン、Q8はオフ状態を保っている。この状態で入力電
圧Einを若干減少させると、トランジスタQ9が反転
してヒステリシスか掛かった状態となるが、この回路に
あけるヒステリシスによる反転は、トランジスタQ6が
完全にオン又はオフした状態で定まるヒステリシス幅で
掛かるようになっており、1〜ランジスタQ6がオンか
らオフまたはオフからオンに変化する過渡状態では完全
にヒステリシスが掛かつていない。
タQ9は依然としてオン状態を保っており、出力トラン
ジスタQ9の前段に位置するトランジスタQ6.Q7は
オン、Q8はオフ状態を保っている。この状態で入力電
圧Einを若干減少させると、トランジスタQ9が反転
してヒステリシスか掛かった状態となるが、この回路に
あけるヒステリシスによる反転は、トランジスタQ6が
完全にオン又はオフした状態で定まるヒステリシス幅で
掛かるようになっており、1〜ランジスタQ6がオンか
らオフまたはオフからオンに変化する過渡状態では完全
にヒステリシスが掛かつていない。
即ち、トランジスタQ6が活性領域に入っている間は、
電流源■3の電流i3はトランジスタQ6とダイオード
Q5とに分流し、ヒステリシス幅を決定する抵抗R1に
流れる電流値の変化は小さく、出力を反転するヒステリ
シス幅までは至っていない。
電流源■3の電流i3はトランジスタQ6とダイオード
Q5とに分流し、ヒステリシス幅を決定する抵抗R1に
流れる電流値の変化は小さく、出力を反転するヒステリ
シス幅までは至っていない。
このようにトランジスタQ6が活性領域にあれば、その
出力段に位置するトランジスタ07〜Q9も不安定な過
渡状態におかれる。従って、このような過渡状態で入力
信号Einがフラ付きを起こしたとすると、差動段から
の信号によりトランジスタQ6.Q7がオン、オフし、
これを受けて出力トランジスタQ9もオン、オフを起こ
し、出力にチャタリングが現われ安定なコンパレータ出
力が得られなくなるという問題があった。勿論、第2図
のD点からF点に反転するときも同様な問題があった。
出力段に位置するトランジスタ07〜Q9も不安定な過
渡状態におかれる。従って、このような過渡状態で入力
信号Einがフラ付きを起こしたとすると、差動段から
の信号によりトランジスタQ6.Q7がオン、オフし、
これを受けて出力トランジスタQ9もオン、オフを起こ
し、出力にチャタリングが現われ安定なコンパレータ出
力が得られなくなるという問題があった。勿論、第2図
のD点からF点に反転するときも同様な問題があった。
(発明の目的)
本発明は、このような従来の問題点に鑑みてなされたも
ので、入力端子に変動があっても一度ヒステリシス幅を
越えて出力が反転すると反転状態を保持してチャタリン
グを起こすことのない安定した出力を得ることのできる
コンパレータ回路を提供することを目的とする。
ので、入力端子に変動があっても一度ヒステリシス幅を
越えて出力が反転すると反転状態を保持してチャタリン
グを起こすことのない安定した出力を得ることのできる
コンパレータ回路を提供することを目的とする。
(発明の概要)
この目的を達成するため本発明にあっては、直流的なヒ
ステリシス特性を設定するための抵抗に加えて、チャタ
リング防止用の容量を出力端子から非反転入力端子に帰
還接続するようにしたちの゛である。
ステリシス特性を設定するための抵抗に加えて、チャタ
リング防止用の容量を出力端子から非反転入力端子に帰
還接続するようにしたちの゛である。
(実施例)
第1図は本発明の一実施例を示した回路図でおる。
まず構成を説明すると、トランジスタQl、Q2、Q4
、ダイオードQ3及び電流源11で差動増幅器を構成し
、トランジスタQ6、ダイオードQ5、抵抗R1及び電
流源I2.I3でヒステリシス特性を決定する回路を構
成している。
、ダイオードQ3及び電流源11で差動増幅器を構成し
、トランジスタQ6、ダイオードQ5、抵抗R1及び電
流源I2.I3でヒステリシス特性を決定する回路を構
成している。
更に1は電源電圧Vccが印加される電源端子、2は接
地端子、3は可変電源で示す比較側の信号電圧Einが
印加される反転入力端子、4は基準側となる信号電圧E
r (一定)が印加される非反転入力端子、5は出力
端子である。
地端子、3は可変電源で示す比較側の信号電圧Einが
印加される反転入力端子、4は基準側となる信号電圧E
r (一定)が印加される非反転入力端子、5は出力
端子である。
このような回路構成は、第4図に示した従来例と同じで
あるが、これに加えて本発明では、出力トランジスタQ
9のコレクタと差動段を形成するトランジスタQ2のベ
ースとの間にチャタリング防止用の容量Cを接続してい
る。
あるが、これに加えて本発明では、出力トランジスタQ
9のコレクタと差動段を形成するトランジスタQ2のベ
ースとの間にチャタリング防止用の容量Cを接続してい
る。
この第1図に示したコンパレータ回路は、第2図に示す
ヒステリシス特性をもち、その直流的なヒステリシス幅
は、抵抗R1と電流源■3の電流i3との積(RlXi
3)で与えられる。
ヒステリシス特性をもち、その直流的なヒステリシス幅
は、抵抗R1と電流源■3の電流i3との積(RlXi
3)で与えられる。
次に第1図の実施例の動作を説明する。
まず第2図のA点に示すように非反転入力端子4に印加
している基準電圧Erより、反転入力端子3に印加して
いる信号電圧Einが充分に高い場合には、出力トラン
ジスタQ9がオン状態に保たれており、この時、容MC
にはトランジスタQ9のコレクタ電位V。o9とトラン
ジスタQ2のベース電位V BO2との差で与えられる
電圧V。1が充電されている。
している基準電圧Erより、反転入力端子3に印加して
いる信号電圧Einが充分に高い場合には、出力トラン
ジスタQ9がオン状態に保たれており、この時、容MC
にはトランジスタQ9のコレクタ電位V。o9とトラン
ジスタQ2のベース電位V BO2との差で与えられる
電圧V。1が充電されている。
VCl””VBQ2 VCQ9 °−(1)一方
、基準電圧Erに対し、信号電圧Finが充分に低い時
には、出力トランジスタQ9はオフ状態におり、この場
合、容量Cには電源電圧V。0とトランジスタQ2のベ
ース電位V BO2との差の電圧VC2が充電される。
、基準電圧Erに対し、信号電圧Finが充分に低い時
には、出力トランジスタQ9はオフ状態におり、この場
合、容量Cには電源電圧V。0とトランジスタQ2のベ
ース電位V BO2との差の電圧VC2が充電される。
vc2−vcc VBQ2 °゛(2>そこで基
準電圧Erを一定とし、信号電圧Einを第3図のA点
からB点に下げ、更に0点に下げたとする。
準電圧Erを一定とし、信号電圧Einを第3図のA点
からB点に下げ、更に0点に下げたとする。
信号電圧EinをA点からB点に下げる間は、出力トラ
ンジスタQ9がオン状態を保っており、容量Cには前記
第(1)式の電圧VC1が充電された状態となっている
。B点から0点への移行で出力トランジスタQ9が一瞬
でもオフしかかると、トランジスタQ9のコレクタ電位
は電源電圧V。0にむかって上昇する。この電圧変化は
、コンデンサCを通じて、トランジスタQ2のベースに
伝達され、Q2のベースが上昇する。Q2のベース電圧
が上昇すると、Q2のコレクタ電圧、即ちQ6及びQ7
のベース電圧が下降し、1〜ランジスタQ7のコレクタ
電圧が上昇する。即ち、トランジスタQ8のベースが上
昇するため、トランジスタQ8のコレクタ、即ちトラン
ジスタQ9のベース電圧が下降し、トランジスタQ9は
より強くオフになって、トランジスタQ9のコレクタ電
圧が更に上昇する。これが更にCを通じてトランジスタ
Q2のベースを上昇させるという正帰還作用となるため
、ヒステリシスが瞬時にかかることとなり、この状態で
信号電圧Einがフラ付いても差動段の出力によりトラ
ンジスタQ6.Q7がオンからオフ、また再びオフから
オンに変動する瑛象、即ちチャタリングは発生せず、ト
ランジスタQ6.Q7は完全なオフ状態に引込まれ、設
定したヒステリシス幅をもって出力トランジスタQ9を
オフ状態に保持することができる。
ンジスタQ9がオン状態を保っており、容量Cには前記
第(1)式の電圧VC1が充電された状態となっている
。B点から0点への移行で出力トランジスタQ9が一瞬
でもオフしかかると、トランジスタQ9のコレクタ電位
は電源電圧V。0にむかって上昇する。この電圧変化は
、コンデンサCを通じて、トランジスタQ2のベースに
伝達され、Q2のベースが上昇する。Q2のベース電圧
が上昇すると、Q2のコレクタ電圧、即ちQ6及びQ7
のベース電圧が下降し、1〜ランジスタQ7のコレクタ
電圧が上昇する。即ち、トランジスタQ8のベースが上
昇するため、トランジスタQ8のコレクタ、即ちトラン
ジスタQ9のベース電圧が下降し、トランジスタQ9は
より強くオフになって、トランジスタQ9のコレクタ電
圧が更に上昇する。これが更にCを通じてトランジスタ
Q2のベースを上昇させるという正帰還作用となるため
、ヒステリシスが瞬時にかかることとなり、この状態で
信号電圧Einがフラ付いても差動段の出力によりトラ
ンジスタQ6.Q7がオンからオフ、また再びオフから
オンに変動する瑛象、即ちチャタリングは発生せず、ト
ランジスタQ6.Q7は完全なオフ状態に引込まれ、設
定したヒステリシス幅をもって出力トランジスタQ9を
オフ状態に保持することができる。
その後、容量Cの電位は、抵抗R1,R2及び容量Cで
定まる時定数に従って前記第(2)式(VO2−VCC
VBQ2 )で与えられる電圧VC2になるまで放電す
る。
定まる時定数に従って前記第(2)式(VO2−VCC
VBQ2 )で与えられる電圧VC2になるまで放電す
る。
尚、電圧V。2になるまでの放電時間はコンパレータ2
に入力する信号電圧Finの周波数より短くしなければ
ならないため、この信号周波数に応じて容量Cを小さな
値に定める。
に入力する信号電圧Finの周波数より短くしなければ
ならないため、この信号周波数に応じて容量Cを小さな
値に定める。
一方、出力トランジスタQ9がオフからオンへ反転する
場合にも、出力トランジスタQ9のオン状態で容MOは
前記第(1)式の電位V。1がかかっており、この状態
でトランジスタQ9が一瞬でもオンしかかると、前述同
様の正帰還作用によって、トランジスタQ2の強烈なヒ
ステリシスがか−〇 − かり、出力トランジスタQ9はオン状態に反転し、この
反転状態を保つようになる。
場合にも、出力トランジスタQ9のオン状態で容MOは
前記第(1)式の電位V。1がかかっており、この状態
でトランジスタQ9が一瞬でもオンしかかると、前述同
様の正帰還作用によって、トランジスタQ2の強烈なヒ
ステリシスがか−〇 − かり、出力トランジスタQ9はオン状態に反転し、この
反転状態を保つようになる。
第3図は本発明の他の実施例を示した回、路図であり、
市販されている差動増幅器を使用して本発明のコンパレ
ータ回路を実現したものでおる。
市販されている差動増幅器を使用して本発明のコンパレ
ータ回路を実現したものでおる。
即ち、差動増幅器10の反転入力端子(=)に入力信号
を印加すると共に、非反転入力端子(+)に抵抗R1を
介して基準電圧Erを印加し、更に差動増幅器10の出
力から非反転入力端子(+)に抵抗R30を帰還接続し
、電流正帰還をかけることでヒステリシス特性を持たせ
る。更に加えて、差動増幅器10の出力端子から非反転
入力端子(十)にチャタリング防止用の容量Cを帰還接
続することで、第1図の実施例と同様なヒステリシス幅
付近で入力電圧Einがフラ付いても、出力が一瞬でも
反転すれば容量Cの電圧正帰還により、基準となる非反
転入力端子(+〉の電位を強烈なヒステリシスを起こす
方向にシフトし、信号電圧Einのフラ付きによる出力
のチャタリングを確実に防ぐことができる。
を印加すると共に、非反転入力端子(+)に抵抗R1を
介して基準電圧Erを印加し、更に差動増幅器10の出
力から非反転入力端子(+)に抵抗R30を帰還接続し
、電流正帰還をかけることでヒステリシス特性を持たせ
る。更に加えて、差動増幅器10の出力端子から非反転
入力端子(十)にチャタリング防止用の容量Cを帰還接
続することで、第1図の実施例と同様なヒステリシス幅
付近で入力電圧Einがフラ付いても、出力が一瞬でも
反転すれば容量Cの電圧正帰還により、基準となる非反
転入力端子(+〉の電位を強烈なヒステリシスを起こす
方向にシフトし、信号電圧Einのフラ付きによる出力
のチャタリングを確実に防ぐことができる。
尚、上記の実施例にあっては基準電圧Erを一定値とし
て説明したが、基準電圧Erとしては信号電圧Einと
同様に時間的に変化する信号でおっても良く、例えば位
相比較器等も含むものである。
て説明したが、基準電圧Erとしては信号電圧Einと
同様に時間的に変化する信号でおっても良く、例えば位
相比較器等も含むものである。
(発明の効果)
以上、説明してきたように本発明によれば、ヒステリシ
ス特性を設定する抵抗に加えて、チャタリング防止用の
容量を出力端子から非反転入力端子に正帰還接続するよ
うにしたため、出力が反転した時の容量による電圧帰還
で設定したヒステリシス幅に変化を与えることなく、信
号電圧のフラ付きに対し、安定したコンパレータ出力を
得ることができ、コンパレータ出力のチャタリングを確
実に防止することができる。
ス特性を設定する抵抗に加えて、チャタリング防止用の
容量を出力端子から非反転入力端子に正帰還接続するよ
うにしたため、出力が反転した時の容量による電圧帰還
で設定したヒステリシス幅に変化を与えることなく、信
号電圧のフラ付きに対し、安定したコンパレータ出力を
得ることができ、コンパレータ出力のチャタリングを確
実に防止することができる。
また、チャタリング防止用の容量はその値が小さいこと
から容易に集積化を図ることができる。
から容易に集積化を図ることができる。
更に市販されているIC化された差動増幅器を使用して
チャタリング防止用の容量を外部接続することで、ヒス
テリシス幅を大きくとることができず、また入力信号の
フラ付きが大きい場合にも確実にコンパレータ出力のチ
ャタリングを防止することができる。
チャタリング防止用の容量を外部接続することで、ヒス
テリシス幅を大きくとることができず、また入力信号の
フラ付きが大きい場合にも確実にコンパレータ出力のチ
ャタリングを防止することができる。
第1図は本発明の一実施例を示した回路図、第2図は第
1図の実施例の入出力特性図、第3図は本発明の他の実
施例を示した回路図、第4図は先行例を示した回路図で
ある。 1:電源端子 2:コモン端子 3:反転入力端子 4:非反転入力端子 5:出力端子 10:差動増幅器 Ql、Q2.Q4.Q6〜Q9:トランジスタQ3.Q
5 :ダイオード ■1〜I5:電流源 R1,R2:抵抗 C:容量
1図の実施例の入出力特性図、第3図は本発明の他の実
施例を示した回路図、第4図は先行例を示した回路図で
ある。 1:電源端子 2:コモン端子 3:反転入力端子 4:非反転入力端子 5:出力端子 10:差動増幅器 Ql、Q2.Q4.Q6〜Q9:トランジスタQ3.Q
5 :ダイオード ■1〜I5:電流源 R1,R2:抵抗 C:容量
Claims (1)
- 【特許請求の範囲】 反転入力端子と非反転入力端子を備える差動増幅回路を
用いたヒステリシスコンパレータ回路に於いて、 出力端子と非反転入力端子の間にチャタリング防止用の
容量を接続したことを特徴とする差動増幅型ヒステリシ
スコンパレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60149704A JPS6210917A (ja) | 1985-07-08 | 1985-07-08 | 差動増幅型ヒステリシスコンパレ−タ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60149704A JPS6210917A (ja) | 1985-07-08 | 1985-07-08 | 差動増幅型ヒステリシスコンパレ−タ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6210917A true JPS6210917A (ja) | 1987-01-19 |
Family
ID=15480987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60149704A Pending JPS6210917A (ja) | 1985-07-08 | 1985-07-08 | 差動増幅型ヒステリシスコンパレ−タ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6210917A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926068A (en) * | 1987-12-26 | 1990-05-15 | Kabushiki Kaisha Toshiba | Voltage comparator having hysteresis characteristics |
US5140187A (en) * | 1989-08-26 | 1992-08-18 | Motorola, Inc. | Regenerative comparators |
KR100437760B1 (ko) * | 2001-04-03 | 2004-06-26 | 엘지전자 주식회사 | 수광 소자의 안정화 회로 |
-
1985
- 1985-07-08 JP JP60149704A patent/JPS6210917A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926068A (en) * | 1987-12-26 | 1990-05-15 | Kabushiki Kaisha Toshiba | Voltage comparator having hysteresis characteristics |
US5140187A (en) * | 1989-08-26 | 1992-08-18 | Motorola, Inc. | Regenerative comparators |
KR100437760B1 (ko) * | 2001-04-03 | 2004-06-26 | 엘지전자 주식회사 | 수광 소자의 안정화 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
JPH0334619A (ja) | Cr型発振回路 | |
EP0196906A2 (en) | Automatic gain control detection circuit | |
US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
US5258658A (en) | Gamma correction circuit | |
US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
JPS585594B2 (ja) | 整流回路 | |
JP3132212B2 (ja) | 水晶発振回路 | |
JP2903213B2 (ja) | レベル変換回路 | |
JPH01140212A (ja) | 低電圧mos基準電圧回路 | |
JPS633223Y2 (ja) | ||
JPH09135157A (ja) | パワーオンリセット回路 | |
JPS61295701A (ja) | 差動増幅回路型検波器 | |
JPS6236333Y2 (ja) | ||
JPS58210714A (ja) | コンパレ−タ | |
JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
JPS631455Y2 (ja) | ||
JPH0239132B2 (ja) | ||
JPH0732357B2 (ja) | 論理レベル設定回路 | |
JPS59116053A (ja) | 電池電圧低下検出回路 | |
JPH04220568A (ja) | 電圧検出回路 | |
JPH0347775B2 (ja) | ||
JPS6112113A (ja) | スライス回路 | |
JPH0362325B2 (ja) |