JPS6046037A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6046037A
JPS6046037A JP15281684A JP15281684A JPS6046037A JP S6046037 A JPS6046037 A JP S6046037A JP 15281684 A JP15281684 A JP 15281684A JP 15281684 A JP15281684 A JP 15281684A JP S6046037 A JPS6046037 A JP S6046037A
Authority
JP
Japan
Prior art keywords
plate
substrate
metal substrate
insulating plate
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15281684A
Other languages
English (en)
Inventor
Akio Yasukawa
彰夫 保川
Tetsuo Kumazawa
熊沢 鉄夫
Susumu Hioki
日置 進
Kenji Iimura
飯村 健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15281684A priority Critical patent/JPS6046037A/ja
Publication of JPS6046037A publication Critical patent/JPS6046037A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置に関するもので、特にそりの少ない
絶縁型電力用に最適な半導体装置に係るものである。
〔発明の背景〕
絶縁型電力用半導体装置は、第1図に示すように、半導
体ペレット1と金属基板2を絶縁板3を介して、ろう材
4を用いて、接合した構造となっている。この半導体装
置は、さらに、放熱板5にねじ6で取りつけられて、使
用される。
このような構成により、半導体ペレット1を、金属基板
2および放熱板5から電気的に絶縁することができる。
また、半導体ペレット1が電力を消費することによって
発生した熱を、ろう材4゜絶縁板3.金属基板2を通し
て、放熱板5に逃すことができる。
一般に、半導体ペレット1には、シリコンが、金属基板
2には、銅が、絶縁板3には、アルミナセラミックが、
ろう材4には、鉛錫系半田が用いられることが多い。
半田付の工程で、温度を上昇させ、ろう材4をとかし、
次に、温度を下げ、ろう材4の凝固点に達するまでは、
半導体ペレット1と絶縁板3と金属基板2の3つの部品
は、互いに自由に膨張収縮できるが、凝固点でろう材4
が固まると、3つの部品は互いに接合される。このろう
材4の凝固点から常温に下げる過程で、それぞれの部品
の収縮量の差によって、そりが生ずる。
一般に、金属基板2のtIA膨張係数は、絶縁板3およ
び半導体ペレット1の線膨張係数より大きい。
したがって、金属基板2が最も熱収縮量が大きくなるが
、金属基板2の上面は、熱収縮量の小さい絶縁板3で拘
束されているため、下面より収縮量が小さくなる。この
ため、金属基板2は下に凹なそりを生ずることになる。
大きなそりが生ずると、金属基板2と放熱板5との間に
隙間7が生ずる。このため、半導体ペレット1で発生し
た熱が逃げにくくなり、半導体ペレット1の温度が上昇
し、特性の劣化が生じ易くなる。
〔発明の目的〕
本発明は、金属基板のそりが放熱などに与える影響を除
去し、金属基板と放熱板との間に密着性の良い半導体装
置を提供することを目的とするものである。
(発明の概要〕 本発明の特徴とするところは、金属基板の上に絶縁板、
半導体ペレットをろう材で接合してなる半導体装置にお
いて、金属基板の厚さ−と絶縁板の厚さの関係を一方を
他方に比べ十分厚くしたものである。
〔発明の実施例〕
以下、本発明の半導体装置の一実施例を第2図により説
明する。半導体ペレット1と金属基板2′を、絶縁板3
′を介して、ろう材4で接合した構造となっているが、
ここで、金属基板2′は、絶縁板3′の下の部分で薄く
形成されている。この半導体装置は、さらに、放熱板5
にねじ6で取りつけられて、使用される。
第3図は本発明の半導体装置の他の実施例で、この場合
、金属基板2#は絶縁板3″′の下の部分で他端に厚い
ものとなっている。
このような構成により、半導体ペレット1が金属基板2
′又は2′および放熱板5から電気的に絶縁できること
、半導体ペレット1で発生した熱をろう材4.絶縁板3
′又は3′、金属基板2′又は2′を通して、放熱板5
に逃すことができる。
第2図に示すように、金属基板2′の絶縁板3′の下の
部分を絶縁板3より非常に薄くすれば、ろう付時の金属
基板2′と絶縁板3′の収縮差は、金属基板2′の絶縁
板の下の部分が全体的に引きのばされることにより吸収
され、そり量は小さくなる。そり量が小さくなわば、半
導体装置を放熱板に取り付けた場合の金属基板2′と放
熱板3′の密着がよくなり、放熱特性が向上する。
一方、第3図に示すように、金属基板での絶縁板の下の
部分を絶縁板3′より十分に厚くすれば、ろう付時の金
属基板2#と絶縁板3″の収縮差は、絶縁板3′が全体
的に圧縮されることにより吸収され、そり量は小さくな
る。
ろう付後の冷却によって生ずるそり量に及ぼす金属基板
と絶縁板の厚さの比の影響を計算した例を、金属基板を
銅、#!!緑板をアルミナセラミック。
ろう材を鉛錫系半田とした場合について、第4図に示す
第4図より、金属基板の厚さを絶縁板の厚さより、十分
薄くするか、または、十分厚くすることにより、そり量
を小さくすることができることがわかる。
今、そり量の許容値を0.1 wrh程度とすれば、金
属基板厚さを絶縁板厚さの一以下または、4倍以上とす
ればよいことがわかる。
(発明の効果〕 本発明によれば、金属基板のそり量が小さくなるので、
絶縁板との間の密着性が良くなり、放熱特性が向上する
【図面の簡単な説明】
第1図は、従来の絶縁型電力用半導体装置を放熱板に取
り付けた状態を示す側面図、第2図は、本発明の一実施
例を示す側面図、第3図は、本発明の他の実施例を示す
側面図、第4図は、ろう付後の冷却によって生ずるそり
量を及ぼす金属基板と絶縁板の厚さの比の影響を計算し
た例を示す図である。 1・・・半導体ペレット、2’ 、2’・・・金属基板
、五 IIi] 肩 Zllu YJ 3 図 第4図 Sp、’:5ll− U弓〆

Claims (1)

  1. 【特許請求の範囲】 1、金属基板の上に絶縁板、半導体ペレットをろう材で
    接合してなる半導体装置において、金属基板の厚さと絶
    縁板の厚さとの関係を一方を他方に比べ十分厚くしたこ
    とを特徴とする半導体装置。 2、金属基板の厚さを絶縁板の厚さの一以下としたこと
    を特徴とする特許請求の範囲第1項記載の半導体装置。 3、金属基板の厚さを絶縁板の厚さの4倍以上としたこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
JP15281684A 1984-07-25 1984-07-25 半導体装置 Pending JPS6046037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15281684A JPS6046037A (ja) 1984-07-25 1984-07-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15281684A JPS6046037A (ja) 1984-07-25 1984-07-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS6046037A true JPS6046037A (ja) 1985-03-12

Family

ID=15548781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15281684A Pending JPS6046037A (ja) 1984-07-25 1984-07-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS6046037A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
US7102226B2 (en) * 2001-12-21 2006-09-05 Intel Corporation Device and method for package warp compensation in an integrated heat spreader

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378924A (en) * 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
US5442234A (en) * 1992-09-10 1995-08-15 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a leadframe
US7102226B2 (en) * 2001-12-21 2006-09-05 Intel Corporation Device and method for package warp compensation in an integrated heat spreader
US7256058B2 (en) 2001-12-21 2007-08-14 Intel Corporation Device and method for package warp compensation in an integrated heat spreader

Similar Documents

Publication Publication Date Title
US4670771A (en) Rectifier module
JPH04162756A (ja) 半導体モジュール
JPS61176142A (ja) 基板構造体
JPS59130449A (ja) 絶縁型半導体素子用リードフレーム
JP2002299495A (ja) 半導体回路基板
JPS6046037A (ja) 半導体装置
JPS60113931A (ja) 半導体装置
JPH0322706B2 (ja)
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JP2558574B2 (ja) 半導体装置
KR0183010B1 (ko) 반도체장치
JPS62216251A (ja) 高熱伝導性基板
JP3522975B2 (ja) 半導体装置
JPH0558569B2 (ja)
JP2619155B2 (ja) 混成集積回路装置
KR102564818B1 (ko) 파워모듈 및 그 제조방법
Xu et al. Thermal performance and reliability management for novel power electronic packaging using integrated base plate
JPH01120853A (ja) 半導体装置
JPS5853838A (ja) 半導体装置
JPS6076179A (ja) 熱電変換装置
JP2006041231A (ja) セラミック回路基板および電気装置
JPS5952853A (ja) 半導体装置
JP4123717B2 (ja) チップ型半導体素子の製造方法
JP3222348B2 (ja) セラミックパッケージの製造方法
JPH0376578B2 (ja)