JPH01106248A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH01106248A JPH01106248A JP62265591A JP26559187A JPH01106248A JP H01106248 A JPH01106248 A JP H01106248A JP 62265591 A JP62265591 A JP 62265591A JP 26559187 A JP26559187 A JP 26559187A JP H01106248 A JPH01106248 A JP H01106248A
- Authority
- JP
- Japan
- Prior art keywords
- address
- write data
- signal
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101150074789 Timd2 gene Proteins 0.000 abstract description 4
- 238000003745 diagnosis Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 101000944251 Emericella nidulans (strain FGSC A4 / ATCC 38163 / CBS 112.46 / NRRL 194 / M139) Calcium/calmodulin-dependent protein kinase cmkA Proteins 0.000 description 1
- 101001138544 Homo sapiens UMP-CMP kinase Proteins 0.000 description 1
- 102100020797 UMP-CMP kinase Human genes 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野〕
本発明は情報処理装置の記憶装置に関し、特に障害切分
けのための診断動作の改善を図った記憶装置に関する。
けのための診断動作の改善を図った記憶装置に関する。
゛
〔従来の技術〕
従来より情報処理装置の記憶装置においては。
@り訂正符号を利用して信頼度の改善を行っている。誤
り訂正符号としては一般に1ビ、ト誤り訂正・2ビット
誤り検出符号(5NC−Dll!iD符号)が使用され
ている。8EC−D)3D符号によりメモリ素子及び周
辺回路のlビ、ト課りは完全に訂正され、メモリ素子の
2ビ、ト誤♂景全に検出される。また、制御信号の障害
でも2ビット誤りとして検出されるものもある。
り訂正符号としては一般に1ビ、ト誤り訂正・2ビット
誤り検出符号(5NC−Dll!iD符号)が使用され
ている。8EC−D)3D符号によりメモリ素子及び周
辺回路のlビ、ト課りは完全に訂正され、メモリ素子の
2ビ、ト誤♂景全に検出される。また、制御信号の障害
でも2ビット誤りとして検出されるものもある。
このような8 E C−I) hc D符号を使用する
記憶装置においても、誤りが検出された場合の障害の切
分けは必ずしも容易ではない。1ピツ)Fりの場合は、
大川に使用しているメモリ素子の故障率が非常に大きい
ため、メモリ素子の障害と判断してもほとんどの場合問
題はないが、2ビ、ト誤りの場合には、メモリ素子より
もむしろ制御系信号の障害に原因がある割合が高くなる
。
記憶装置においても、誤りが検出された場合の障害の切
分けは必ずしも容易ではない。1ピツ)Fりの場合は、
大川に使用しているメモリ素子の故障率が非常に大きい
ため、メモリ素子の障害と判断してもほとんどの場合問
題はないが、2ビ、ト誤りの場合には、メモリ素子より
もむしろ制御系信号の障害に原因がある割合が高くなる
。
特に、2ビyトfAりの場合、SgC−D)!:D符号
による照り検出結果のエラー情報だけでは、障害原因の
紋シ込みが十分でなく、交換対象となるハードウェアが
多くなるという問題があった。また1診断プログラムの
実行によシ障害原因の紋り込みを行っても、その実行時
間が長いという欠点もあった。
による照り検出結果のエラー情報だけでは、障害原因の
紋シ込みが十分でなく、交換対象となるハードウェアが
多くなるという問題があった。また1診断プログラムの
実行によシ障害原因の紋り込みを行っても、その実行時
間が長いという欠点もあった。
本発明の記憶装置の構成は、中央処理装置からのアドレ
ス信号とライトデータ信号とが共通のバスによって入力
され、詭り訂正回路を有する記憶装置において、診断動
作時に前記バス上のアドレス信号を取込むアドレス回路
及びライトデータレジスタと、そのライトデータレジス
タにアドレス信号を取込むためのタイミング1ざ号を選
択出力するセレクタと、前記ライトデータレジスタの出
力信号に誤り訂正用のチエ、クビ、ト全付加する符号化
回路と、ライトデータを格納するだののメモリと、前記
アドレス回路と前記ライドデータレジスタとの内容を比
較する第1の比較回路と、前記メモリから読出されるデ
ータとチエ、クビ、トを入力して誤りの検出を行う検出
回路と、前記ライトデータレジスタ及び符号化回路の出
力信号と前記メモリから読出されるデータ及びチエ、ク
ビ。
ス信号とライトデータ信号とが共通のバスによって入力
され、詭り訂正回路を有する記憶装置において、診断動
作時に前記バス上のアドレス信号を取込むアドレス回路
及びライトデータレジスタと、そのライトデータレジス
タにアドレス信号を取込むためのタイミング1ざ号を選
択出力するセレクタと、前記ライトデータレジスタの出
力信号に誤り訂正用のチエ、クビ、ト全付加する符号化
回路と、ライトデータを格納するだののメモリと、前記
アドレス回路と前記ライドデータレジスタとの内容を比
較する第1の比較回路と、前記メモリから読出されるデ
ータとチエ、クビ、トを入力して誤りの検出を行う検出
回路と、前記ライトデータレジスタ及び符号化回路の出
力信号と前記メモリから読出されるデータ及びチエ、ク
ビ。
トとを比較する第2の比較回路とを含んで構成されてい
る。
る。
次に1本発明について図面を参照して説明する。
第1図は本発明の一実施例の10ツク図であり。
アドレス回路ADR、ライトデータレジスタWDR,セ
レクタSJl;I、、符号化回路FliCG 、メモリ
MEM 、検査回路FCC及び比較回路CMPI。
レクタSJl;I、、符号化回路FliCG 、メモリ
MEM 、検査回路FCC及び比較回路CMPI。
CMP2で構成される。アドレス回路ADR及びライト
データレジスタWDRは、アドレス信号とライトデータ
、信号とで信号線を共用するバス1で接続されておシ、
アドレス信号→ライトデータ信号の順序で信号が転送さ
れる。
データレジスタWDRは、アドレス信号とライトデータ
、信号とで信号線を共用するバス1で接続されておシ、
アドレス信号→ライトデータ信号の順序で信号が転送さ
れる。
第2図は、第1図に示した実施例の診断動作時のライト
サイクルとり一ドブイタルのタイムチャートを示す。第
2図において信号TIMIは通常動作時のライトデータ
レジスタWD)lのセット信号であシ、侶号TIM2は
診断動作時のライトデータレジスタWDRのセット信号
である。診断動作を行う場合、セレクタ5ELFi診断
モード信号DIA(Jによシ信号TIM2を選択する。
サイクルとり一ドブイタルのタイムチャートを示す。第
2図において信号TIMIは通常動作時のライトデータ
レジスタWD)lのセット信号であシ、侶号TIM2は
診断動作時のライトデータレジスタWDRのセット信号
である。診断動作を行う場合、セレクタ5ELFi診断
モード信号DIA(Jによシ信号TIM2を選択する。
以下に1診断時の動作について説明する。
ライトブイクルを行う場合、まず゛アドレス信号がアド
レス回路ADル及びライトデータレジスタWL))Lに
入力され、アドレス回路ADRはアドレれと並行して、
セレクタSWLから出力される信号TIM2によりアド
レス信号がライトデータレジスタWDRにセットされる
。ライトデータレジスタWD)1.は、このアドレス信
号をメモリM E tvlにライトデータMWDとして
供給する。また、このアドレス信号は符号北回′f!r
ECGにも入力されてチエ、クビ、)WCHが発生され
る。このライトデータMWDとチエ、クビ、トWCBと
がメモリMEMK書込まれる。このようにして、メモリ
MEMの全アドレスにアドレス信号をライトデータとし
て書込むことができる。
レス回路ADル及びライトデータレジスタWL))Lに
入力され、アドレス回路ADRはアドレれと並行して、
セレクタSWLから出力される信号TIM2によりアド
レス信号がライトデータレジスタWDRにセットされる
。ライトデータレジスタWD)1.は、このアドレス信
号をメモリM E tvlにライトデータMWDとして
供給する。また、このアドレス信号は符号北回′f!r
ECGにも入力されてチエ、クビ、)WCHが発生され
る。このライトデータMWDとチエ、クビ、トWCBと
がメモリMEMK書込まれる。このようにして、メモリ
MEMの全アドレスにアドレス信号をライトデータとし
て書込むことができる。
次にリードサイクルを竹う場合も、ライトサイクルと同
様にしてアドレス回路ADH及びライトデータレジスタ
WDRにバス1上のアドレス信号が取り込まれる。アド
レス回路ADRからのリードアドレスによりメモリME
MからデータMRD及U7エツクビツ)MCBがリード
される。ここでリードきれるデータMRDは1診断ライ
トサイクルで書込んだアドレス情報マあシ、また。これ
はリードアドレスとド1じである。リードデータMRD
及びチェヴクビ、)MOBは、検査回路ECC及び比較
回路CMPK、入力される。検査回路FCCでは、誤り
訂正・検出符号に従って娯りの検査を行い、隘りがある
とエラー信号gRR1が出力される。
様にしてアドレス回路ADH及びライトデータレジスタ
WDRにバス1上のアドレス信号が取り込まれる。アド
レス回路ADRからのリードアドレスによりメモリME
MからデータMRD及U7エツクビツ)MCBがリード
される。ここでリードきれるデータMRDは1診断ライ
トサイクルで書込んだアドレス情報マあシ、また。これ
はリードアドレスとド1じである。リードデータMRD
及びチェヴクビ、)MOBは、検査回路ECC及び比較
回路CMPK、入力される。検査回路FCCでは、誤り
訂正・検出符号に従って娯りの検査を行い、隘りがある
とエラー信号gRR1が出力される。
一方、比較回路CMP lでは、ライトデータレジスタ
WDRにセットされたリードアドレスMWDとメモリM
M MからのリードデータMRDとを比較する。同様
に符号化回路](CGからのリードアドレスに対するチ
エ、クビ、)WCBとメモリMEMからのチエツクピッ
)MCBとを比較する。
WDRにセットされたリードアドレスMWDとメモリM
M MからのリードデータMRDとを比較する。同様
に符号化回路](CGからのリードアドレスに対するチ
エ、クビ、)WCBとメモリMEMからのチエツクピッ
)MCBとを比較する。
これらの比較で不一致が発生すると、エラー信号ERR
2が出力される。
2が出力される。
また、比較回路CM P 2では、アドレス回路ADR
K取り込まれたアドレス情報とライトデータレジスタW
D Rに取込まれたアドレス回路報との比較を行い、
不一致のときエラー信号WH,R3を出力する。
K取り込まれたアドレス情報とライトデータレジスタW
D Rに取込まれたアドレス回路報との比較を行い、
不一致のときエラー信号WH,R3を出力する。
これら3つのエラー信号によって、第1表に示すように
障害の切分けかできる。
障害の切分けかできる。
第1表
〔発明の効果〕
以上説明したように本発明は1診断動作時にライトデー
タレジスタWDH,のデータセット信号を切換えること
により、ライトサイクルではアドレス情報をライトデー
タとしてメモリMgMに書込み、また、リードサイクル
ではアドレス情報をメモリMhmMからのリードデータ
の期待値として使用することができる。
タレジスタWDH,のデータセット信号を切換えること
により、ライトサイクルではアドレス情報をライトデー
タとしてメモリMgMに書込み、また、リードサイクル
ではアドレス情報をメモリMhmMからのリードデータ
の期待値として使用することができる。
従ってメモリアドレス、メモリライトデータ及びメモリ
リードデータがすべて同じアドレス情報であるため、比
較回路CMl’l及びCMP2を設けて記憶装置内で比
較を行い、比較結果のエラー信号と検査回路ECCでの
誤り検査符号による検査結果とを組み合わせることによ
シ障害の切分けを容易にでき、しかも、これらのエラー
検出は。
リードデータがすべて同じアドレス情報であるため、比
較回路CMl’l及びCMP2を設けて記憶装置内で比
較を行い、比較結果のエラー信号と検査回路ECCでの
誤り検査符号による検査結果とを組み合わせることによ
シ障害の切分けを容易にでき、しかも、これらのエラー
検出は。
診断リード丈イクル内ですべて実行されるため診断時間
を短縮できるという効果がある。
を短縮できるという効果がある。
第1図は本発明の一実施例を示す記憶装置のプロ、り図
、第2図は第1図の診断動作のタイムチャートである。 ADH,・・・・・・アドレス回路、CMPI、2・・
・用比較回路、 Ecc・・・・・・検査回路、 Ec
G・旧・・符号化回路、MgM・・・用メモリ、8F、
L・・・・・・セレクタ、WDR・・・・・・ライトデ
ータレジスタ。 代理人 弁理士 内 原 音
、第2図は第1図の診断動作のタイムチャートである。 ADH,・・・・・・アドレス回路、CMPI、2・・
・用比較回路、 Ecc・・・・・・検査回路、 Ec
G・旧・・符号化回路、MgM・・・用メモリ、8F、
L・・・・・・セレクタ、WDR・・・・・・ライトデ
ータレジスタ。 代理人 弁理士 内 原 音
Claims (1)
- 中央処理装置からのアドレス信号とライトデータ信号と
が信号線を共有するバスによって入力され、誤り訂正回
路を有する記憶装置おいて、前記バス上のアドレス信号
を取込むアドレス回路及びライトデータレジスタと、そ
のライトデータレジスタに前記アドレス信号を取込むた
めのタイミング信号を選択出力するセレクタと、前記ラ
イトデータレジスタに取込まれたアドレス信号に誤り訂
正用のチェックビットを付加する符号化回路と、ライト
データを格納するためのメモリと、前記アドレス回路と
前記ライトデータレジスタとの内容を比較する第1の比
較回路と、前記メモリから読出されるデータとチェック
ビットとを入力して誤り検出を行う検査回路と、前記ラ
イトデータレジスタ及び符号化回路の出力信号とメモリ
から読出されるデータとチェックビットとを比較する第
2の比較回路とを含んで構成され、診断ライトサイクル
では、前記中央処理装置からのアドレス信号をライトデ
ータとして前記メモリに書込み、診断リードサイクルで
は前記中央処理装置からのアドレス信号を前記メモリか
ら読出されるデータの期待値として比較することを特徴
とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62265591A JPH01106248A (ja) | 1987-10-20 | 1987-10-20 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62265591A JPH01106248A (ja) | 1987-10-20 | 1987-10-20 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01106248A true JPH01106248A (ja) | 1989-04-24 |
Family
ID=17419247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62265591A Pending JPH01106248A (ja) | 1987-10-20 | 1987-10-20 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01106248A (ja) |
-
1987
- 1987-10-20 JP JP62265591A patent/JPH01106248A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926426A (en) | Error correction check during write cycles | |
JPS63184146A (ja) | 情報処理装置 | |
JP2001290710A (ja) | データエラー検出装置 | |
JPH09288619A (ja) | 主記憶装置 | |
JPH01106248A (ja) | 記憶装置 | |
JPS62299000A (ja) | 半導体メモリ | |
JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
JP2818659B2 (ja) | 誤り訂正方式 | |
JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
JP3045532B2 (ja) | メモリ装置 | |
JPH01156834A (ja) | チェック回路の診断装置 | |
JPS62226353A (ja) | Ras回路付記憶装置 | |
JPS6261974B2 (ja) | ||
JPH05225070A (ja) | メモリ装置 | |
JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPS6373437A (ja) | パリテイ回路検査方式 | |
JPS6142304B2 (ja) | ||
JPS60231248A (ja) | 共有メモリ装置 | |
JPS61131147A (ja) | 記憶装置 | |
JPS61161564A (ja) | 記憶装置 | |
JPS59160898A (ja) | 記憶装置の故障診断装置 | |
JPS60239851A (ja) | 記憶装置 | |
JPS63216150A (ja) | 記憶装置 | |
JPH0683718A (ja) | 障害検出回路 |