JP7483112B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7483112B2 JP7483112B2 JP2023142056A JP2023142056A JP7483112B2 JP 7483112 B2 JP7483112 B2 JP 7483112B2 JP 2023142056 A JP2023142056 A JP 2023142056A JP 2023142056 A JP2023142056 A JP 2023142056A JP 7483112 B2 JP7483112 B2 JP 7483112B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- region
- semiconductor layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 208
- 229910052782 aluminium Inorganic materials 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 17
- 239000007769 metal material Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 15
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 229910052779 Neodymium Inorganic materials 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052725 zinc Inorganic materials 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052706 scandium Inorganic materials 0.000 claims description 8
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 239000002159 nanocrystal Substances 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 622
- 239000010408 film Substances 0.000 description 217
- 239000000758 substrate Substances 0.000 description 122
- 238000000034 method Methods 0.000 description 80
- 239000000463 material Substances 0.000 description 61
- 239000004973 liquid crystal related substance Substances 0.000 description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 38
- 230000006870 function Effects 0.000 description 38
- 239000001301 oxygen Substances 0.000 description 38
- 229910052760 oxygen Inorganic materials 0.000 description 38
- 238000010438 heat treatment Methods 0.000 description 36
- 238000004544 sputter deposition Methods 0.000 description 36
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 31
- 239000013081 microcrystal Substances 0.000 description 29
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 28
- 238000012360 testing method Methods 0.000 description 28
- 230000001681 protective effect Effects 0.000 description 26
- 238000005192 partition Methods 0.000 description 24
- 229910007541 Zn O Inorganic materials 0.000 description 23
- 238000005530 etching Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 22
- 229920005989 resin Polymers 0.000 description 22
- 239000011347 resin Substances 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000002347 injection Methods 0.000 description 20
- 239000007924 injection Substances 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000011787 zinc oxide Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000012298 atmosphere Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000011521 glass Substances 0.000 description 14
- 239000001257 hydrogen Substances 0.000 description 14
- 229910052739 hydrogen Inorganic materials 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 13
- 229910003437 indium oxide Inorganic materials 0.000 description 13
- 229910052757 nitrogen Inorganic materials 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 239000000956 alloy Substances 0.000 description 12
- 238000004891 communication Methods 0.000 description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 12
- 239000002356 single layer Substances 0.000 description 12
- 239000002344 surface layer Substances 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- -1 tungsten nitride Chemical class 0.000 description 11
- 239000011701 zinc Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 238000006356 dehydrogenation reaction Methods 0.000 description 10
- 230000005525 hole transport Effects 0.000 description 10
- 230000018044 dehydration Effects 0.000 description 9
- 238000006297 dehydration reaction Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 9
- 229910001930 tungsten oxide Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 7
- 238000003795 desorption Methods 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 239000004952 Polyamide Substances 0.000 description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 6
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 6
- 150000001342 alkaline earth metals Chemical class 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 229920002647 polyamide Polymers 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 229910052783 alkali metal Inorganic materials 0.000 description 5
- 150000001340 alkali metals Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000001678 elastic recoil detection analysis Methods 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 125000004430 oxygen atom Chemical group O* 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 239000012798 spherical particle Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052691 Erbium Inorganic materials 0.000 description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 229910052769 Ytterbium Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000004040 coloring Methods 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 206010052128 Glare Diseases 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 2
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000003094 microcapsule Substances 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 150000001282 organosilanes Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008322 ZrN Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005478 sputtering type Methods 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
酸化物半導体を用いるトランジスタと、当該トランジスタを用いた表示装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数nm以上数百nm以下程
度)を用いてトランジスタを構成する技術が注目されている。トランジスタはICや電気
光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子と
して開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。
酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性
電極材料として用いられている。
度)を用いてトランジスタを構成する技術が注目されている。トランジスタはICや電気
光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子と
して開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。
酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性
電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このよ
うな半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが既に知られ
ている(特許文献1及び特許文献2)。
、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このよ
うな半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが既に知られ
ている(特許文献1及び特許文献2)。
また、酸化物半導体を適用したトランジスタは、非晶質としては比較的電界効果移動度が
高い。そのため、当該トランジスタを用いて、表示装置などの駆動回路を構成することも
できる。
高い。そのため、当該トランジスタを用いて、表示装置などの駆動回路を構成することも
できる。
表示装置等において、画素部(画素回路とも言う)と駆動回路部を同一基板上に形成する
場合、画素部に用いるトランジスタには、優れたスイッチング特性、例えばオンオフ比が
大きいことが要求され、駆動回路に用いるトランジスタには高速動作が要求される。
場合、画素部に用いるトランジスタには、優れたスイッチング特性、例えばオンオフ比が
大きいことが要求され、駆動回路に用いるトランジスタには高速動作が要求される。
特に、表示装置の画素密度が高い程、表示画像の書き込み時間が短くなるため、駆動回路
に用いるトランジスタは高速で動作することが好ましい。
に用いるトランジスタは高速で動作することが好ましい。
本明細書で開示する本発明の一態様は、上記課題を解決するトランジスタ及び表示装置に
関する。
関する。
本明細書で開示する本発明の一態様は、チャネル領域を形成する酸化物半導体層において
、その表層部には微結晶層で構成された結晶領域を有し、その他の部分は非晶質、非晶質
領域中に微結晶が点在した非晶質と微結晶の混合物であるか、またはその全体が微結晶群
で形成されたトランジスタである。また、当該トランジスタを含んで構成される駆動回路
部及び画素部を同一基板上に形成した表示装置である。
、その表層部には微結晶層で構成された結晶領域を有し、その他の部分は非晶質、非晶質
領域中に微結晶が点在した非晶質と微結晶の混合物であるか、またはその全体が微結晶群
で形成されたトランジスタである。また、当該トランジスタを含んで構成される駆動回路
部及び画素部を同一基板上に形成した表示装置である。
本明細書で開示する本発明の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層
と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に酸化物半導体層の一部と重な
るソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を有し
、酸化物半導体層は、表層部の第1の領域と、その他の部分の第2の領域で形成されてい
ることを特徴とするトランジスタである。
と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に酸化物半導体層の一部と重な
るソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を有し
、酸化物半導体層は、表層部の第1の領域と、その他の部分の第2の領域で形成されてい
ることを特徴とするトランジスタである。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
また、本明細書で開示する本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲ
ート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上に
ソース電極層及びドレイン電極層の一部と重なる酸化物半導体層と、酸化物半導体層と接
する酸化物絶縁層と、を有し、酸化物半導体層は、表層部の第1の領域と、その他の部分
の第2の領域で形成されていることを特徴とするトランジスタである。
ート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上に
ソース電極層及びドレイン電極層の一部と重なる酸化物半導体層と、酸化物半導体層と接
する酸化物絶縁層と、を有し、酸化物半導体層は、表層部の第1の領域と、その他の部分
の第2の領域で形成されていることを特徴とするトランジスタである。
上記酸化物半導体層の第1の領域は、膜表面に対し垂直方向にc軸配向をした微結晶で形
成されている。
成されている。
また、上記酸化物半導体層の第2の領域は、非晶質、非晶質領域中に微結晶が点在した非
晶質と微結晶の混合物であるか、またはその全体が微結晶で形成されている。
晶質と微結晶の混合物であるか、またはその全体が微結晶で形成されている。
酸化物半導体層には、RTA法等で高温短時間の脱水または脱水素化処理をしたものを用
いる。この加熱工程により、酸化物半導体層の表層部は微結晶で構成された結晶領域を有
するようになり、その他の部分は非晶質、非晶質領域中に微結晶が点在した非晶質と微結
晶の混合物であるか、またはその全体が微結晶群となる。
いる。この加熱工程により、酸化物半導体層の表層部は微結晶で構成された結晶領域を有
するようになり、その他の部分は非晶質、非晶質領域中に微結晶が点在した非晶質と微結
晶の混合物であるか、またはその全体が微結晶群となる。
この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や酸
素の脱離によるn型化による電気特性の劣化を防止することができる。また、酸化物半導
体層の表層部は、バックチャネル側であり、微結晶で構成された結晶領域を有することで
寄生チャネルの発生を抑えることができる。また、チャネルエッチ型の構造においては、
結晶領域を有することで導電率が向上した表層部とソース電極及びドレイン電極との接触
抵抗を下げることができる。
素の脱離によるn型化による電気特性の劣化を防止することができる。また、酸化物半導
体層の表層部は、バックチャネル側であり、微結晶で構成された結晶領域を有することで
寄生チャネルの発生を抑えることができる。また、チャネルエッチ型の構造においては、
結晶領域を有することで導電率が向上した表層部とソース電極及びドレイン電極との接触
抵抗を下げることができる。
また、本発明の一態様であるトランジスタを用いて、駆動回路部及び画素部を同一基板上
に形成し、液晶素子、発光素子、または電気泳動素子などを用いて表示装置を作製するこ
とができる。
に形成し、液晶素子、発光素子、または電気泳動素子などを用いて表示装置を作製するこ
とができる。
また、本明細書で開示する本発明の他の一態様は、同一基板上にトランジスタを有する画
素部と駆動回路部を有し、トランジスタは、ゲート電極層と、ゲート電極層上にゲート絶
縁層と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に酸化物半導体層の一部と
重なるソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を
有し、酸化物半導体層は、表層部の第1の領域と、その他の部分の第2の領域で形成され
ていることを特徴とする表示装置である。
素部と駆動回路部を有し、トランジスタは、ゲート電極層と、ゲート電極層上にゲート絶
縁層と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に酸化物半導体層の一部と
重なるソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を
有し、酸化物半導体層は、表層部の第1の領域と、その他の部分の第2の領域で形成され
ていることを特徴とする表示装置である。
また、本明細書で開示する本発明の他の一態様は、同一基板上にトランジスタを有する画
素部と駆動回路部を有し、トランジスタは、ゲート電極層と、ゲート電極層上にゲート絶
縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上にソース
電極層及びドレイン電極層の一部と重なる酸化物半導体層と、酸化物半導体層と接する酸
化物絶縁層と、を有し、酸化物半導体層は、表層部の第1の領域と、その他の部分の第2
の領域で形成されていることを特徴とする表示装置である。
素部と駆動回路部を有し、トランジスタは、ゲート電極層と、ゲート電極層上にゲート絶
縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上にソース
電極層及びドレイン電極層の一部と重なる酸化物半導体層と、酸化物半導体層と接する酸
化物絶縁層と、を有し、酸化物半導体層は、表層部の第1の領域と、その他の部分の第2
の領域で形成されていることを特徴とする表示装置である。
上記酸化物半導体層の第1の領域は、膜表面に対し垂直方向にc軸配向をした微結晶で形
成されており、第2の領域は、非晶質、非晶質領域中に微結晶が点在した非晶質と微結晶
の混合物であるか、またはその全体が微結晶で形成されている。
成されており、第2の領域は、非晶質、非晶質領域中に微結晶が点在した非晶質と微結晶
の混合物であるか、またはその全体が微結晶で形成されている。
酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層の表層部は結晶領域を
有し、その他の部分は非晶質、非晶質と微結晶の混合物であるか、またはその全体が微結
晶である構成とすることによって、電気特性が良好で信頼性の高いトランジスタ及び表示
装置を作製することができる。
有し、その他の部分は非晶質、非晶質と微結晶の混合物であるか、またはその全体が微結
晶である構成とすることによって、電気特性が良好で信頼性の高いトランジスタ及び表示
装置を作製することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、トランジスタの構造について、図1を用いて説明する。
本実施の形態では、トランジスタの構造について、図1を用いて説明する。
図1(A)は、チャネルエッチ型のトランジスタの断面図であり、その平面図を図4(A
)に示す。図1(A)は、図4(A)における線A1-A2の断面図となっている。
)に示す。図1(A)は、図4(A)における線A1-A2の断面図となっている。
図1に示すトランジスタは、基板100上にゲート電極層101、ゲート絶縁層102、
表層部に結晶領域106を有する酸化物半導体層103、ソース電極層105a及びドレ
イン電極層105bを含む。また、表層部に結晶領域106を有する酸化物半導体層10
3、ソース電極層105a及びドレイン電極層105b上に酸化物絶縁層107が設けら
れている。
表層部に結晶領域106を有する酸化物半導体層103、ソース電極層105a及びドレ
イン電極層105bを含む。また、表層部に結晶領域106を有する酸化物半導体層10
3、ソース電極層105a及びドレイン電極層105b上に酸化物絶縁層107が設けら
れている。
なお、図1(A)では通常のチャネルエッチ型のトランジスタとして、ソース電極層10
5aとドレイン電極層105bとの間で酸化物半導体層の一部がエッチングされた構造を
示したが、図1(B)に示すように酸化物半導体層がエッチングされずに表層部の結晶領
域が残されている構造としても良い。
5aとドレイン電極層105bとの間で酸化物半導体層の一部がエッチングされた構造を
示したが、図1(B)に示すように酸化物半導体層がエッチングされずに表層部の結晶領
域が残されている構造としても良い。
ゲート電極層101は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タ
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層または積層
で形成することができる。電極層にアルミニウムや銅などの低抵抗金属材料を用いる場合
は、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属
材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカ
ンジウム等を用いることができる。
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層または積層
で形成することができる。電極層にアルミニウムや銅などの低抵抗金属材料を用いる場合
は、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属
材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカ
ンジウム等を用いることができる。
また、画素部の開口率を向上させる目的として、ゲート電極層101に酸化インジウム、
酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミ
ニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導
電層を用いることもできる。
酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミ
ニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導
電層を用いることもできる。
ゲート絶縁層102には、酸化シリコン、酸窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化アルミニウム、酸化タンタルなどの単層膜または積層膜を用いることができる
。これらは、CVD法やスパッタ法などで形成することができる。
コン、酸化アルミニウム、酸化タンタルなどの単層膜または積層膜を用いることができる
。これらは、CVD法やスパッタ法などで形成することができる。
また、酸化物半導体膜は、InMO3(ZnO)m(m>0)で表記される薄膜を用いる
ことができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一つまたは複数
の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及
びCoなどがある。InMO3(ZnO)m(m>0)で表記される構造の酸化物半導体
膜のうち、MとしてGaを含む構造の酸化物半導体をIn-Ga-Zn-O系酸化物半導
体とよび、その薄膜をIn-Ga-Zn-O系膜ともよぶこととする。
ことができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一つまたは複数
の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及
びCoなどがある。InMO3(ZnO)m(m>0)で表記される構造の酸化物半導体
膜のうち、MとしてGaを含む構造の酸化物半導体をIn-Ga-Zn-O系酸化物半導
体とよび、その薄膜をIn-Ga-Zn-O系膜ともよぶこととする。
酸化物半導体層103はスパッタ法を用いて形成する。膜厚は、10nm以上300nm
以下とし、好ましくは20nm以上100nm以下とする。ただし、図1(A)の様に酸
化物半導体層103の一部がエッチングされる構造となる場合は、デバイスの完成時には
上記膜厚よりも薄い領域を有するようになる。
以下とし、好ましくは20nm以上100nm以下とする。ただし、図1(A)の様に酸
化物半導体層103の一部がエッチングされる構造となる場合は、デバイスの完成時には
上記膜厚よりも薄い領域を有するようになる。
酸化物半導体層103は、RTA法等で高温短時間の脱水化または脱水素化処理をしたも
のを用いる。脱水化または脱水素化処理は、高温のガス(窒素、または希ガス等の不活性
ガス)や光を用いて、500℃以上750℃以下(若しくはガラス基板の歪点以下の温度
)で1分間以上10分間以下程度、好ましくは650℃で3分間以上6分間以下程度のR
TA(Rapid Thermal Anneal)処理で行うことができる。RTA法
を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温
度でも処理することができる。
のを用いる。脱水化または脱水素化処理は、高温のガス(窒素、または希ガス等の不活性
ガス)や光を用いて、500℃以上750℃以下(若しくはガラス基板の歪点以下の温度
)で1分間以上10分間以下程度、好ましくは650℃で3分間以上6分間以下程度のR
TA(Rapid Thermal Anneal)処理で行うことができる。RTA法
を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温
度でも処理することができる。
酸化物半導体層103は、成膜された段階では多くの未結合手を有する非晶質な層である
が、上記脱水化または脱水素化処理としての加熱工程を行うことで、近距離にある未結合
手同士が結合し合い、秩序化された非晶質構造とすることができる。また、秩序化が発展
すると、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物であるか、またはその
全体が微結晶群で形成されるようになる。ここで、微結晶の粒子サイズは1nm以上20
nm以下の所謂ナノクリスタルであり、一般的にマイクロクリスタルと呼ばれる微結晶粒
子よりも小さいサイズである。
が、上記脱水化または脱水素化処理としての加熱工程を行うことで、近距離にある未結合
手同士が結合し合い、秩序化された非晶質構造とすることができる。また、秩序化が発展
すると、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物であるか、またはその
全体が微結晶群で形成されるようになる。ここで、微結晶の粒子サイズは1nm以上20
nm以下の所謂ナノクリスタルであり、一般的にマイクロクリスタルと呼ばれる微結晶粒
子よりも小さいサイズである。
また、結晶領域106である酸化物半導体層103の表層部は、層表面に対し垂直方向に
c軸配向をした微結晶層が形成されることが好ましく、この場合、c軸方向に結晶の長軸
を有し、短軸方向は1nm以上20nm以下となる。
c軸配向をした微結晶層が形成されることが好ましく、この場合、c軸方向に結晶の長軸
を有し、短軸方向は1nm以上20nm以下となる。
この様な構成をした酸化物半導体層の表層部は微結晶で構成された緻密な結晶領域が存在
するため、表層部からの水分の再侵入や酸素の脱離によるn型化による電気特性の劣化を
防止することができる。また、酸化物半導体層の表層部は、バックチャネル側であり、n
型化の防止は寄生チャネルの抑制にも効果がある。また、結晶領域を有することで導電率
が向上した表層部とソース電極層105aまたはドレイン電極層105bとの接触抵抗を
下げることができる。
するため、表層部からの水分の再侵入や酸素の脱離によるn型化による電気特性の劣化を
防止することができる。また、酸化物半導体層の表層部は、バックチャネル側であり、n
型化の防止は寄生チャネルの抑制にも効果がある。また、結晶領域を有することで導電率
が向上した表層部とソース電極層105aまたはドレイン電極層105bとの接触抵抗を
下げることができる。
ここで、In-Ga-Zn-O系膜は、用いる酸化物半導体成膜用ターゲットによって、
成長しやすい結晶構造が異なる。例えば、モル数比がIn2O3:Ga2O3:ZnO=
1:1:1となるIn、Ga、及びZnを含む酸化物半導体成膜用ターゲットを用いてI
n-Ga-Zn-O系膜を成膜し、加熱工程を経て結晶化させた場合、In酸化物層の間
にはGaとZnを含む1層または2層の酸化物層が混在する六方晶系層状化合物型の結晶
構造となりやすい。また、モル数比がIn2O3:Ga2O3:ZnO=1:1:2のタ
ーゲットを用いて成膜し、加熱工程を経て結晶化させた場合は、In酸化物層で挟まれる
GaとZnを含む酸化物層は2層となりやすい。安定な結晶構造は後者のGaとZnを含
む酸化物層が2層のものであり、結晶成長も起こりやすく、モル数比がIn2O3:Ga
2O3:ZnO=1:1:2のターゲットを用いて成膜し、加熱工程を経て結晶化させた
場合は、表層からゲート絶縁膜界面までつながった結晶が形成されることがある。なお、
モル数比は原子数比と言い換えても良い。
成長しやすい結晶構造が異なる。例えば、モル数比がIn2O3:Ga2O3:ZnO=
1:1:1となるIn、Ga、及びZnを含む酸化物半導体成膜用ターゲットを用いてI
n-Ga-Zn-O系膜を成膜し、加熱工程を経て結晶化させた場合、In酸化物層の間
にはGaとZnを含む1層または2層の酸化物層が混在する六方晶系層状化合物型の結晶
構造となりやすい。また、モル数比がIn2O3:Ga2O3:ZnO=1:1:2のタ
ーゲットを用いて成膜し、加熱工程を経て結晶化させた場合は、In酸化物層で挟まれる
GaとZnを含む酸化物層は2層となりやすい。安定な結晶構造は後者のGaとZnを含
む酸化物層が2層のものであり、結晶成長も起こりやすく、モル数比がIn2O3:Ga
2O3:ZnO=1:1:2のターゲットを用いて成膜し、加熱工程を経て結晶化させた
場合は、表層からゲート絶縁膜界面までつながった結晶が形成されることがある。なお、
モル数比は原子数比と言い換えても良い。
なお、図10(A)に示すように、工程の順序によっては酸化物半導体層103の側面部
には結晶領域は形成されず、側面部を除く上層部のみに結晶領域106は形成される。た
だし、側面部の面積比率は小さく、この場合においても上述した効果は維持される。
には結晶領域は形成されず、側面部を除く上層部のみに結晶領域106は形成される。た
だし、側面部の面積比率は小さく、この場合においても上述した効果は維持される。
ソース電極層105a及びドレイン電極層105bは、第1の導電層112a、112b
、第2の導電層113a、113b、第3の導電層114a、114bからなる3層構造
となっている。これらの材料としては、前述したゲート電極層101と同様の材料を用い
ることができる。
、第2の導電層113a、113b、第3の導電層114a、114bからなる3層構造
となっている。これらの材料としては、前述したゲート電極層101と同様の材料を用い
ることができる。
また、ゲート電極層101と同様に前述の透光性を有する酸化物導電層をソース電極層1
05a及びドレイン電極層105bに用いることで画素部の透光性を向上させ、開口率を
高くすることもできる。
05a及びドレイン電極層105bに用いることで画素部の透光性を向上させ、開口率を
高くすることもできる。
また、ソース電極層105a及びドレイン電極層105bとなる前述の金属膜と酸化物半
導体層103のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させること
もできる。
導体層103のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させること
もできる。
酸化物半導体層103、ソース電極層105a及びドレイン電極層105b上には、チャ
ネル保護層として機能する酸化物絶縁層107を有する。酸化物絶縁層にはスパッタ法を
用いる無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜
、または酸窒化アルミニウム膜などを用いる。
ネル保護層として機能する酸化物絶縁層107を有する。酸化物絶縁層にはスパッタ法を
用いる無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜
、または酸窒化アルミニウム膜などを用いる。
また、各部位の構成材料は同様で図10(B)に示すようなボトムコンタクト構造のトラ
ンジスタを形成することもできる。
ンジスタを形成することもできる。
図10(B)に示すトランジスタは、基板100上にゲート電極層101、ゲート絶縁層
102、ソース電極層105a及びドレイン電極層105b、表層部の結晶領域106を
含む酸化物半導体層103を有する。また、ゲート絶縁層102、ソース電極層105a
及びドレイン電極層105b、酸化物半導体層103上に酸化物絶縁層107が設けられ
ている。
102、ソース電極層105a及びドレイン電極層105b、表層部の結晶領域106を
含む酸化物半導体層103を有する。また、ゲート絶縁層102、ソース電極層105a
及びドレイン電極層105b、酸化物半導体層103上に酸化物絶縁層107が設けられ
ている。
この構造においても、酸化物半導体層103は非晶質、非晶質領域中に微結晶が点在した
非晶質と微結晶の混合物であるか、またはその全体が微結晶群であり、その表層部のみに
微結晶層で構成された結晶領域106を有する。この様な構成をした酸化物半導体層を用
いることにより、チャネルエッチ型と同様に表層部からの水分の再侵入や酸素の脱離によ
るn型化による電気特性の劣化を防止することができる。また、酸化物半導体層の表層部
は、バックチャネル側であり、微結晶層で構成された結晶領域を有することで寄生チャネ
ルの発生を抑えることができる。
非晶質と微結晶の混合物であるか、またはその全体が微結晶群であり、その表層部のみに
微結晶層で構成された結晶領域106を有する。この様な構成をした酸化物半導体層を用
いることにより、チャネルエッチ型と同様に表層部からの水分の再侵入や酸素の脱離によ
るn型化による電気特性の劣化を防止することができる。また、酸化物半導体層の表層部
は、バックチャネル側であり、微結晶層で構成された結晶領域を有することで寄生チャネ
ルの発生を抑えることができる。
以上の様な構成とすることにより、信頼性が高く、電気特性の向上したトランジスタを提
供することができる。
供することができる。
なお、本実施の形態では、チャネルエッチ型のトランジスタの例を示したが、チャネル保
護型のトランジスタを用いることもできる。また、ソース電極層及びドレイン電極層上に
重なる酸化物半導体層を有するボトムコンタクト型のトランジスタを用いることもできる
。
護型のトランジスタを用いることもできる。また、ソース電極層及びドレイン電極層上に
重なる酸化物半導体層を有するボトムコンタクト型のトランジスタを用いることもできる
。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態2)
本実施の形態では、実施の形態1で示したチャネルエッチ型トランジスタを含む表示装置
の作製工程を例として、図2乃至図9を用いて説明する。図2と図3は断面図で、図4乃
至図7は平面図であり、図4乃至図7の線A1-A2及び線B1-B2は、図2及び図3
の断面図A1-A2、B1-B2に対応している。
本実施の形態では、実施の形態1で示したチャネルエッチ型トランジスタを含む表示装置
の作製工程を例として、図2乃至図9を用いて説明する。図2と図3は断面図で、図4乃
至図7は平面図であり、図4乃至図7の線A1-A2及び線B1-B2は、図2及び図3
の断面図A1-A2、B1-B2に対応している。
まず、基板100を準備する。基板100には、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法
で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐え
うる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金な
どの金属基板の表面に絶縁膜を設けた基板を適用しても良い。
ウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法
で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐え
うる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金な
どの金属基板の表面に絶縁膜を設けた基板を適用しても良い。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体からなる基板を用いても良い。
縁体からなる基板を用いても良い。
また、基板100上に下地膜として絶縁膜を形成してもよい。下地膜には、酸化シリコン
膜、窒化シリコン膜、酸窒化シリコン膜、または窒化酸化シリコン膜の単層、または積層
を用いることができる。これらは、CVD法やスパッタ法等で形成することができる。基
板100としてガラス基板の様な可動イオンを含有する基板を用いる場合、下地膜として
窒化シリコン膜、窒化酸化シリコン膜などの窒素を含有する膜を用いることで、可動イオ
ンが半導体層に侵入することを防ぐことができる。
膜、窒化シリコン膜、酸窒化シリコン膜、または窒化酸化シリコン膜の単層、または積層
を用いることができる。これらは、CVD法やスパッタ法等で形成することができる。基
板100としてガラス基板の様な可動イオンを含有する基板を用いる場合、下地膜として
窒化シリコン膜、窒化酸化シリコン膜などの窒素を含有する膜を用いることで、可動イオ
ンが半導体層に侵入することを防ぐことができる。
次に、ゲート電極層101を含むゲート配線、容量配線108、及び第1の端子121を
形成するための導電膜をスパッタ法や真空蒸着法で基板100全面に成膜する。次いで、
第1のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要
な部分を除去して配線及び電極(ゲート電極層101を含むゲート配線、容量配線108
、及び第1の端子121)を形成する。このとき、ゲート電極層101の上方に成膜する
膜の段切れ防止のために、ゲート電極層101の端部はテーパー形状になるようにエッチ
ングするのが好ましい。この段階での断面図を図2(A)に示した。なお、この段階での
平面図が図4(B)に相当する。
形成するための導電膜をスパッタ法や真空蒸着法で基板100全面に成膜する。次いで、
第1のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要
な部分を除去して配線及び電極(ゲート電極層101を含むゲート配線、容量配線108
、及び第1の端子121)を形成する。このとき、ゲート電極層101の上方に成膜する
膜の段切れ防止のために、ゲート電極層101の端部はテーパー形状になるようにエッチ
ングするのが好ましい。この段階での断面図を図2(A)に示した。なお、この段階での
平面図が図4(B)に相当する。
ゲート電極層101を含むゲート配線と容量配線108、端子部の第1の端子121は、
アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、
スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、または
これらの金属材料を成分とする窒化物を用いて、単層または積層で形成することができる
。電極層にアルミニウムや銅などの低抵抗金属材料を用いる場合は、耐熱性や腐食性の問
題から高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデ
ン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いること
ができる。
アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、
スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、または
これらの金属材料を成分とする窒化物を用いて、単層または積層で形成することができる
。電極層にアルミニウムや銅などの低抵抗金属材料を用いる場合は、耐熱性や腐食性の問
題から高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデ
ン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いること
ができる。
例えば、ゲート電極層101の積層構造としては、アルミニウム上にモリブデンが積層さ
れた二層の積層構造、銅上にモリブデンを積層した二層構造、銅上に窒化チタン若しくは
窒化タンタルを積層した二層構造、または窒化チタンとモリブデンを積層した二層構造が
好ましい。3層の積層構造としては、アルミニウム、アルミニウムとシリコンの合金、ア
ルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中間層とし、タングス
テン、窒化タングステン、窒化チタンまたはチタンを上下の層として積層した構造が好ま
しい。
れた二層の積層構造、銅上にモリブデンを積層した二層構造、銅上に窒化チタン若しくは
窒化タンタルを積層した二層構造、または窒化チタンとモリブデンを積層した二層構造が
好ましい。3層の積層構造としては、アルミニウム、アルミニウムとシリコンの合金、ア
ルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中間層とし、タングス
テン、窒化タングステン、窒化チタンまたはチタンを上下の層として積層した構造が好ま
しい。
このとき、一部の電極層や配線層に透光性を有する酸化物導電層を用いて開口率を向上さ
せることもできる。例えば、酸化物導電層には酸化インジウム、酸化インジウム酸化スズ
合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アル
ミニウム、または酸化亜鉛ガリウム等を用いることができる。
せることもできる。例えば、酸化物導電層には酸化インジウム、酸化インジウム酸化スズ
合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アル
ミニウム、または酸化亜鉛ガリウム等を用いることができる。
次いで、ゲート電極層101上にゲート絶縁層102を成膜する。ゲート絶縁層102は
、膜厚を50nm以上250nm以下とし、CVD法やスパッタ法などで形成する。
、膜厚を50nm以上250nm以下とし、CVD法やスパッタ法などで形成する。
例えば、ゲート絶縁層102として、膜厚100nmの酸化シリコン膜をスパッタ法で形
成する。勿論、ゲート絶縁層102は、酸化シリコン膜に限定されるものでなく、酸窒化
シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル
膜などの絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い
。
成する。勿論、ゲート絶縁層102は、酸化シリコン膜に限定されるものでなく、酸窒化
シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル
膜などの絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い
。
また、ゲート絶縁層102として、有機シランガスを用いたCVD法により酸化シリコン
層を形成することも可能である。有機シランガスとしては、珪酸エチル(TEOS)、テ
トラメチルシラン(TMS)、テトラメチルシクロテトラシロキサン(TMCTS)、オ
クタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS
)、トリエトキシシラン(TRIES)、トリスジメチルアミノシラン(TDMAS)等
のシリコン含有化合物を用いることができる。
層を形成することも可能である。有機シランガスとしては、珪酸エチル(TEOS)、テ
トラメチルシラン(TMS)、テトラメチルシクロテトラシロキサン(TMCTS)、オ
クタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS
)、トリエトキシシラン(TRIES)、トリスジメチルアミノシラン(TDMAS)等
のシリコン含有化合物を用いることができる。
また、ゲート絶縁層102として、アルミニウム、イットリウム、またはハフニウムの酸
化物、窒化物、酸窒化物、または窒化酸化物を用いることができる。また、それらの化合
物を少なくとも2種以上含む化合物を用いても良い。
化物、窒化物、酸窒化物、または窒化酸化物を用いることができる。また、それらの化合
物を少なくとも2種以上含む化合物を用いても良い。
なお、本明細書において、酸窒化物とは、その組成として、窒素原子よりも酸素原子の数
が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数
が多い物質のことを指す。例えば、酸窒化シリコン膜とは、その組成として、窒素原子よ
りも酸素原子の数が多く、ラザフォード後方散乱法(RBS:Rutherford B
ackscattering Spectrometry)及び水素前方散乱法(HFS
:Hydrogen Forward Scattering)を用いて測定した場合に
、濃度範囲として酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原
子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子
%以下の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、
酸素原子より窒素原子の数が多く、RBS及びHFSを用いて測定した場合に、濃度範囲
として酸素が5原子%以上30原子%以下、窒素が20原子%以上55原子%以下、シリ
コンが25原子%以上35原子%以下、水素が10原子%以上30原子%以下の範囲で含
まれるものをいう。但し、酸窒化シリコンまたは窒化酸化シリコンを構成する原子の合計
を100原子%としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に
含まれるものとする。
が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数
が多い物質のことを指す。例えば、酸窒化シリコン膜とは、その組成として、窒素原子よ
りも酸素原子の数が多く、ラザフォード後方散乱法(RBS:Rutherford B
ackscattering Spectrometry)及び水素前方散乱法(HFS
:Hydrogen Forward Scattering)を用いて測定した場合に
、濃度範囲として酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原
子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子
%以下の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、
酸素原子より窒素原子の数が多く、RBS及びHFSを用いて測定した場合に、濃度範囲
として酸素が5原子%以上30原子%以下、窒素が20原子%以上55原子%以下、シリ
コンが25原子%以上35原子%以下、水素が10原子%以上30原子%以下の範囲で含
まれるものをいう。但し、酸窒化シリコンまたは窒化酸化シリコンを構成する原子の合計
を100原子%としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に
含まれるものとする。
なお、酸化物半導体層103を形成するための酸化物半導体膜を成膜する前に、アルゴン
ガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層の表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にRF
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲
気に酸素、N2Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にCl2、
CF4などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すことなく酸化
物半導体膜を成膜することによって、ゲート絶縁層102と酸化物半導体層103の界面
にゴミや水分が付着するのを防ぐことができる。
ガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層の表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にRF
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲
気に酸素、N2Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にCl2、
CF4などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すことなく酸化
物半導体膜を成膜することによって、ゲート絶縁層102と酸化物半導体層103の界面
にゴミや水分が付着するのを防ぐことができる。
次いで、ゲート絶縁層102上に、膜厚5nm以上200nm以下、好ましくは10nm
以上40nm以下の酸化物半導体膜を形成する。
以上40nm以下の酸化物半導体膜を形成する。
酸化物半導体膜としては、四元系金属酸化物膜であるIn-Sn-Ga-Zn-O膜や、
三元系金属酸化物膜であるIn-Ga-Zn-O膜、In-Sn-Zn-O膜、In-A
l-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、Sn-Al-Zn
-O系や、二元系金属酸化物膜であるIn-Zn-O膜、Sn-Zn-O膜、Al-Zn
-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜や、In-O膜、Sn
-O膜、Zn-O膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導
体膜にSiO2を含んでもよい。
三元系金属酸化物膜であるIn-Ga-Zn-O膜、In-Sn-Zn-O膜、In-A
l-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、Sn-Al-Zn
-O系や、二元系金属酸化物膜であるIn-Zn-O膜、Sn-Zn-O膜、Al-Zn
-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜や、In-O膜、Sn
-O膜、Zn-O膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導
体膜にSiO2を含んでもよい。
ここでは、In、Ga、及びZnを含む酸化物半導体成膜用ターゲット(モル数比がIn
2O3:Ga2O3:ZnO=1:1:1、または、In2O3:Ga2O3:ZnO=
1:1:2)を用いて、基板とターゲットの間との距離を100mm、圧力0.6Pa、
直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下で成膜する。なお
、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一にしやすい。本
実施の形態では、酸化物半導体膜として、In-Ga-Zn-O系酸化物半導体成膜用タ
ーゲットを用いてスパッタ法により膜厚30nmのIn-Ga-Zn-O系膜を成膜する
。
2O3:Ga2O3:ZnO=1:1:1、または、In2O3:Ga2O3:ZnO=
1:1:2)を用いて、基板とターゲットの間との距離を100mm、圧力0.6Pa、
直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下で成膜する。なお
、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一にしやすい。本
実施の形態では、酸化物半導体膜として、In-Ga-Zn-O系酸化物半導体成膜用タ
ーゲットを用いてスパッタ法により膜厚30nmのIn-Ga-Zn-O系膜を成膜する
。
スパッタ法にはスパッタ用電源に高周波電源を用いるRFスパッタ法、直流電源を用いる
DCスパッタ法、さらにパルス的にバイアスを与えるパルスDCスパッタ法がある。RF
スパッタ法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜等の導
電性を有する膜を成膜する場合に用いられる。
DCスパッタ法、さらにパルス的にバイアスを与えるパルスDCスパッタ法がある。RF
スパッタ法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜等の導
電性を有する膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に成膜することもできる。
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
を化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基
板にも電圧をかけるバイアススパッタ法もある。
を化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基
板にも電圧をかけるバイアススパッタ法もある。
次に、第2のフォトリソグラフィ工程を行い、レジストマスクを形成し、In-Ga-Z
n-O系膜をエッチングする。エッチングには、クエン酸やシュウ酸などの有機酸をエッ
チャントとして用いることができる。ここでは、ITO07N(関東化学社製)を用いた
ウェットエッチングにより、不要な部分を除去してIn-Ga-Zn-O系膜を島状にし
、酸化物半導体層103を形成する。酸化物半導体層103の端部をテーパー状にエッチ
ングすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッ
チングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
n-O系膜をエッチングする。エッチングには、クエン酸やシュウ酸などの有機酸をエッ
チャントとして用いることができる。ここでは、ITO07N(関東化学社製)を用いた
ウェットエッチングにより、不要な部分を除去してIn-Ga-Zn-O系膜を島状にし
、酸化物半導体層103を形成する。酸化物半導体層103の端部をテーパー状にエッチ
ングすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッ
チングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。この脱水化または脱水素化を行
う第1の加熱処理は、高温のガス(窒素、または希ガス等の不活性ガス)や光を用いて5
00℃以上750℃以下(若しくはガラス基板の歪点以下の温度)で1分間以上10分間
以下程度、好ましくは650℃で3分間以上6分間以下程度のRTA(Rapid Th
ermal Anneal)処理で行うことができる。RTA法を用いれば、短時間に脱
水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することがで
きる。この段階での断面図を図2(B)、平面図を図5に示す。なお、加熱処理は、この
タイミングに限らず、フォトリソグラフィ工程や成膜工程の前後などで複数回行っても良
い。
う第1の加熱処理は、高温のガス(窒素、または希ガス等の不活性ガス)や光を用いて5
00℃以上750℃以下(若しくはガラス基板の歪点以下の温度)で1分間以上10分間
以下程度、好ましくは650℃で3分間以上6分間以下程度のRTA(Rapid Th
ermal Anneal)処理で行うことができる。RTA法を用いれば、短時間に脱
水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することがで
きる。この段階での断面図を図2(B)、平面図を図5に示す。なお、加熱処理は、この
タイミングに限らず、フォトリソグラフィ工程や成膜工程の前後などで複数回行っても良
い。
ここで、酸化物半導体層103の表層部は第1の加熱処理によって結晶化し、微結晶で構
成された結晶領域106を有するようになる。また、酸化物半導体層103のその他の領
域は、非晶質、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物であるか、また
はその全体が微結晶群となる。なお、結晶領域106は酸化物半導体層103の一部であ
り、以降、酸化物半導体層103の表記には、結晶領域106は含まれるものとする。
成された結晶領域106を有するようになる。また、酸化物半導体層103のその他の領
域は、非晶質、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物であるか、また
はその全体が微結晶群となる。なお、結晶領域106は酸化物半導体層103の一部であ
り、以降、酸化物半導体層103の表記には、結晶領域106は含まれるものとする。
なお、本明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化
または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってH2とし
て脱離させていることのみを脱水素化と呼んでいるわけではなく、H、OHなどを脱離す
ることを含めて脱水化または脱水素化と便宜上呼ぶこととする。
または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってH2とし
て脱離させていることのみを脱水素化と呼んでいるわけではなく、H、OHなどを脱離す
ることを含めて脱水化または脱水素化と便宜上呼ぶこととする。
脱水化または脱水素化を行った酸化物半導体層は大気に触れさせることなく、水または水
素を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層
をn型化(n-、n+など)、即ち低抵抗化させた後、i型化させて高抵抗とした酸化物
半導体層を用いたトランジスタは、そのしきい値電圧値(Vth)が正であり、所謂ノー
マリーオフ特性を示す。表示装置に用いるトランジスタは、ゲート電圧が0Vにできるだ
け近い正のしきい値電圧であることが好ましい。アクティブマトリクス型の表示装置にお
いては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置
の性能を左右する。特に、トランジスタのしきい値電圧は重要である。トランジスタのし
きい値電圧値が負であると、ゲート電圧が0Vでもソース電極とドレイン電極の間に電流
が流れる、所謂ノーマリーオン特性となり、該トランジスタで構成した回路を制御するこ
とが困難となる。また、しきい値電圧値が正であっても、その絶対値が高いトランジスタ
の場合には、駆動電圧が足りずにスイッチング動作そのものができないことがある。nチ
ャネル型のトランジスタの場合は、ゲート電圧として正の電圧を印加してはじめてチャネ
ルが形成されて、ドレイン電流が流れ出すトランジスタであることが望ましい。駆動電圧
を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形
成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向
きである。
素を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層
をn型化(n-、n+など)、即ち低抵抗化させた後、i型化させて高抵抗とした酸化物
半導体層を用いたトランジスタは、そのしきい値電圧値(Vth)が正であり、所謂ノー
マリーオフ特性を示す。表示装置に用いるトランジスタは、ゲート電圧が0Vにできるだ
け近い正のしきい値電圧であることが好ましい。アクティブマトリクス型の表示装置にお
いては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置
の性能を左右する。特に、トランジスタのしきい値電圧は重要である。トランジスタのし
きい値電圧値が負であると、ゲート電圧が0Vでもソース電極とドレイン電極の間に電流
が流れる、所謂ノーマリーオン特性となり、該トランジスタで構成した回路を制御するこ
とが困難となる。また、しきい値電圧値が正であっても、その絶対値が高いトランジスタ
の場合には、駆動電圧が足りずにスイッチング動作そのものができないことがある。nチ
ャネル型のトランジスタの場合は、ゲート電圧として正の電圧を印加してはじめてチャネ
ルが形成されて、ドレイン電流が流れ出すトランジスタであることが望ましい。駆動電圧
を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形
成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向
きである。
脱水化または脱水素化を行った温度から降温させる際の雰囲気は、昇温時または加熱処理
時の雰囲気と異なる雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った
同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガス、N2Oガス、または超
乾燥エア(露点が-40℃以下、好ましくは-60℃以下)で満たして冷却を行うことが
できる。
時の雰囲気と異なる雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った
同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガス、N2Oガス、または超
乾燥エア(露点が-40℃以下、好ましくは-60℃以下)で満たして冷却を行うことが
できる。
なお、第1の加熱処理においては、雰囲気中に、水、水素などが含まれないことが好まし
い。または、加熱処理装置に導入する不活性ガスの純度を、6N(99.9999%)以
上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好
ましくは0.1ppm以下)とする。
い。または、加熱処理装置に導入する不活性ガスの純度を、6N(99.9999%)以
上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好
ましくは0.1ppm以下)とする。
上記、不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により
酸素欠乏型となってn型化(n-、n+など)、即ち低抵抗化する。その後、酸化物半導
体層に接する酸化物絶縁層の形成を行うことにより酸化物半導体層を酸素過剰な状態とす
ることでi型化、即ち高抵抗化させているとも言える。これにより、電気特性が良好で信
頼性のよいトランジスタを作製することができる。
酸素欠乏型となってn型化(n-、n+など)、即ち低抵抗化する。その後、酸化物半導
体層に接する酸化物絶縁層の形成を行うことにより酸化物半導体層を酸素過剰な状態とす
ることでi型化、即ち高抵抗化させているとも言える。これにより、電気特性が良好で信
頼性のよいトランジスタを作製することができる。
また、第1の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
の一部が結晶化することがある。第1の加熱処理後は、酸素欠乏型となって低抵抗化した
酸化物半導体層103となる。第1の加熱処理後は、成膜直後の酸化物半導体膜よりもキ
ャリア濃度が高まり、好ましくは1×1018/cm3以上のキャリア濃度を有するよう
になる。
の一部が結晶化することがある。第1の加熱処理後は、酸素欠乏型となって低抵抗化した
酸化物半導体層103となる。第1の加熱処理後は、成膜直後の酸化物半導体膜よりもキ
ャリア濃度が高まり、好ましくは1×1018/cm3以上のキャリア濃度を有するよう
になる。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第1の加熱処理後に第2のフォトリソグラ
フィ工程を行う。この場合は、島状となった酸化物半導体層103の一部には結晶領域は
形成されず、側面部を除く上層部のみに結晶領域106は形成される(図10(A)参照
。)
半導体膜に行うこともできる。その場合には、第1の加熱処理後に第2のフォトリソグラ
フィ工程を行う。この場合は、島状となった酸化物半導体層103の一部には結晶領域は
形成されず、側面部を除く上層部のみに結晶領域106は形成される(図10(A)参照
。)
次いで、第3のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してゲート電極層101と同じ材料の配線や電極層に達するコンタ
クトホールを形成する。このコンタクトホールは、後に形成する導電膜と上記配線等と接
続するために設ける。
より不要な部分を除去してゲート電極層101と同じ材料の配線や電極層に達するコンタ
クトホールを形成する。このコンタクトホールは、後に形成する導電膜と上記配線等と接
続するために設ける。
次に、酸化物半導体層103およびゲート絶縁層102上に導電層として、第1の導電層
112、第2の導電層113、第3の導電層114をスパッタ法や真空蒸着法で成膜する
。この段階での断面図を図2(C)に示す。
112、第2の導電層113、第3の導電層114をスパッタ法や真空蒸着法で成膜する
。この段階での断面図を図2(C)に示す。
第1の導電層112、第2の導電層113、第3の導電層114の材料としては、前述し
たゲート電極層101と同様の材料を用いることができる。
たゲート電極層101と同様の材料を用いることができる。
ここでは、第1の導電層112及び第3の導電層114に耐熱性導電性材料であるチタン
を用い、第2の導電層113にネオジムを含むアルミニウム合金を用いる。この様な構成
にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することが
できる。なお、本実施の形態では3層構造の導電層としたが、これに限られることはなく
、単層構造、2層構造、または4層以上の構造としてもよい。例えば、チタンの単層構造
としてもよいし、シリコンを含むアルミニウムとの積層構造としてもよい。
を用い、第2の導電層113にネオジムを含むアルミニウム合金を用いる。この様な構成
にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することが
できる。なお、本実施の形態では3層構造の導電層としたが、これに限られることはなく
、単層構造、2層構造、または4層以上の構造としてもよい。例えば、チタンの単層構造
としてもよいし、シリコンを含むアルミニウムとの積層構造としてもよい。
次に、第4のフォトリソグラフィ工程を行い、レジストマスク131を形成し、エッチン
グにより不要な部分を除去してソース電極層105a及びドレイン電極層105b、酸化
物半導体層103及び接続電極120を形成する。この際のエッチング方法としてウェッ
トエッチングまたはドライエッチングを用いる。例えば、第1の導電層112及び第3の
導電層114にチタンを、第2の導電層113にネオジムを含むアルミニウム合金を用い
る場合には、過酸化水素水または加熱塩酸をエッチャントに用いてウェットエッチングす
ることができる。このエッチング工程において、酸化物半導体層103の一部がエッチン
グされ、ソース電極層105aとドレイン電極層105bの間に膜厚の薄い領域を有する
酸化物半導体層103となる。この段階での断面図を図3(A)、平面図を図6に示す。
グにより不要な部分を除去してソース電極層105a及びドレイン電極層105b、酸化
物半導体層103及び接続電極120を形成する。この際のエッチング方法としてウェッ
トエッチングまたはドライエッチングを用いる。例えば、第1の導電層112及び第3の
導電層114にチタンを、第2の導電層113にネオジムを含むアルミニウム合金を用い
る場合には、過酸化水素水または加熱塩酸をエッチャントに用いてウェットエッチングす
ることができる。このエッチング工程において、酸化物半導体層103の一部がエッチン
グされ、ソース電極層105aとドレイン電極層105bの間に膜厚の薄い領域を有する
酸化物半導体層103となる。この段階での断面図を図3(A)、平面図を図6に示す。
このとき、第1の導電層112及び第3の導電層114と酸化物半導体層103のエッチ
ングの選択比が十分取れる条件でエッチングの加工を行えば、図1(B)に示すような表
層部の結晶領域が残されているトランジスタの構造となる。
ングの選択比が十分取れる条件でエッチングの加工を行えば、図1(B)に示すような表
層部の結晶領域が残されているトランジスタの構造となる。
また、第1の導電層112、第2の導電層113、第3の導電層114、酸化物半導体層
103のエッチングは、過酸化水素水または加熱塩酸を用いることで全てエッチングする
ことができる。従って、ソース電極層105aまたはドレイン電極層105b及び酸化物
半導体層103の端部に段差などが生じることはない。また、ウェットエッチングを用い
るために、エッチングが等方的に行われ、ソース電極層105a及びドレイン電極層10
5bの端部は、レジストマスク131より後退する。以上の工程で酸化物半導体層103
及び結晶領域106をチャネル形成領域とするトランジスタ170が作製できる。
103のエッチングは、過酸化水素水または加熱塩酸を用いることで全てエッチングする
ことができる。従って、ソース電極層105aまたはドレイン電極層105b及び酸化物
半導体層103の端部に段差などが生じることはない。また、ウェットエッチングを用い
るために、エッチングが等方的に行われ、ソース電極層105a及びドレイン電極層10
5bの端部は、レジストマスク131より後退する。以上の工程で酸化物半導体層103
及び結晶領域106をチャネル形成領域とするトランジスタ170が作製できる。
ここで、ゲート電極層101と同様に前述の透光性を有する酸化物導電層をソース電極層
105a及びドレイン電極層105bに用いることで画素部の透光性を向上させ、開口率
を高くすることもできる。
105a及びドレイン電極層105bに用いることで画素部の透光性を向上させ、開口率
を高くすることもできる。
また、ソース電極層105a及びドレイン電極層105bとなる前述の金属膜と酸化物半
導体層のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させることもでき
る。
導体層のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させることもでき
る。
また、この第4のフォトリソグラフィ工程において、ソース電極層105a及びドレイン
電極層105bと同じ材料である第2の端子122を端子部に残す。なお、第2の端子1
22はソース配線(ソース電極層105aまたはドレイン電極層105bを含むソース配
線)と電気的に接続されている。
電極層105bと同じ材料である第2の端子122を端子部に残す。なお、第2の端子1
22はソース配線(ソース電極層105aまたはドレイン電極層105bを含むソース配
線)と電気的に接続されている。
また、端子部において、接続電極120は、ゲート絶縁層102に形成されたコンタクト
ホールを介して端子部の第1の端子121と直接接続される。なお、ここでは図示しない
が、上述した工程と同じ工程を経て駆動回路のトランジスタのソース配線あるいはドレイ
ン配線とゲート電極が直接接続される。
ホールを介して端子部の第1の端子121と直接接続される。なお、ここでは図示しない
が、上述した工程と同じ工程を経て駆動回路のトランジスタのソース配線あるいはドレイ
ン配線とゲート電極が直接接続される。
また、多階調マスクにより形成した複数(代表的には二種類)の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、及
び低コスト化が図れる。
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、及
び低コスト化が図れる。
次いで、レジストマスク131を除去し、トランジスタ170を覆う酸化物絶縁層107
を形成する。酸化物絶縁層107には、酸化シリコン膜、酸窒化シリコン膜、酸化アルミ
ニウム膜、酸化タンタル膜などを用いることができる。
を形成する。酸化物絶縁層107には、酸化シリコン膜、酸窒化シリコン膜、酸化アルミ
ニウム膜、酸化タンタル膜などを用いることができる。
本実施の形態では、酸化物絶縁層として酸化珪素膜をスパッタ法を用いて成膜する。成膜
時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする
。ここで、成膜時に水、水素等の不純物を混入させない方法として、成膜前に減圧下で1
50℃以上350℃以下の温度で2分間以上10分間以下のプリベークを行い、大気に触
れることなく酸化物絶縁層を形成することが望ましい。酸化珪素膜のスパッタ法による成
膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的に
はアルゴン)及び酸素の混合雰囲気下において行うことができる。また、ターゲットには
、酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲ
ットを用いて、酸素、及び希ガス雰囲気下でスパッタ法により酸化珪素を形成することが
できる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層には、水分や、水素
イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする
無機絶縁膜を用いることが好ましい。
時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする
。ここで、成膜時に水、水素等の不純物を混入させない方法として、成膜前に減圧下で1
50℃以上350℃以下の温度で2分間以上10分間以下のプリベークを行い、大気に触
れることなく酸化物絶縁層を形成することが望ましい。酸化珪素膜のスパッタ法による成
膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的に
はアルゴン)及び酸素の混合雰囲気下において行うことができる。また、ターゲットには
、酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲ
ットを用いて、酸素、及び希ガス雰囲気下でスパッタ法により酸化珪素を形成することが
できる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層には、水分や、水素
イオンや、OH-などの不純物を含まず、これらが外部から侵入することをブロックする
無機絶縁膜を用いることが好ましい。
本実施の形態では、純度が6Nであり、柱状多結晶Bドープの珪素ターゲット(抵抗値0
.01Ωcm)を用い、基板とターゲットの間との距離(T-S間距離)を89mm、圧
力0.4Pa、直流(DC)電源6kW、酸素(酸素流量比率100%)雰囲気下でパル
スDCスパッタ法により成膜する。膜厚は300nmとする。
.01Ωcm)を用い、基板とターゲットの間との距離(T-S間距離)を89mm、圧
力0.4Pa、直流(DC)電源6kW、酸素(酸素流量比率100%)雰囲気下でパル
スDCスパッタ法により成膜する。膜厚は300nmとする。
次いで、不活性ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、
例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下で250℃、1時間の
第2の加熱処理を行う。または、第1の加熱処理と同様に高温短時間のRTA処理を行っ
ても良い。第2の加熱処理では、酸化物絶縁層107が酸化物半導体層103と接した状
態で加熱されるため、第1の加熱処理でn型となって低抵抗化された酸化物半導体層10
3に酸化物絶縁層107より酸素が供給されて酸素過剰な状態となり、酸化物半導体層1
03をi型化(高抵抗化)することができる。
例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下で250℃、1時間の
第2の加熱処理を行う。または、第1の加熱処理と同様に高温短時間のRTA処理を行っ
ても良い。第2の加熱処理では、酸化物絶縁層107が酸化物半導体層103と接した状
態で加熱されるため、第1の加熱処理でn型となって低抵抗化された酸化物半導体層10
3に酸化物絶縁層107より酸素が供給されて酸素過剰な状態となり、酸化物半導体層1
03をi型化(高抵抗化)することができる。
本実施の形態では、酸化珪素膜成膜後に第2の加熱処理を行ったが、加熱処理のタイミン
グは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるものではな
い。
グは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるものではな
い。
また、ソース電極層105a及びドレイン電極層105bに耐熱性のある材料を用いる場
合には、第2の加熱処理のタイミングで、第1の加熱処理条件を用いた工程を行うことが
できる。この場合、加熱処理は酸化珪素膜成膜後の1回のみとすることも可能である。
合には、第2の加熱処理のタイミングで、第1の加熱処理条件を用いた工程を行うことが
できる。この場合、加熱処理は酸化珪素膜成膜後の1回のみとすることも可能である。
次に、第5のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁層1
07のエッチングによりドレイン電極層105bに達するコンタクトホール125を形成
する。また、ここでのエッチングにより第2の端子122に達するコンタクトホール12
7、接続電極120に達するコンタクトホール126も形成する。この段階での断面図を
図3(B)に示す。
07のエッチングによりドレイン電極層105bに達するコンタクトホール125を形成
する。また、ここでのエッチングにより第2の端子122に達するコンタクトホール12
7、接続電極120に達するコンタクトホール126も形成する。この段階での断面図を
図3(B)に示す。
次いで、レジストマスクを除去した後、透光性導電膜を成膜する。透光性導電膜には、酸
化インジウム(In2O3)や酸化インジウム酸化スズ合金(In2O3―SnO2、以
降ITOと略記)などの材料を用いることができ、スパッタ法や真空蒸着法などで形成す
る。この様な材料のエッチング処理は塩酸系の溶液を用いて行う。ただし、ITOはエッ
チングの残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸
化亜鉛合金(In2O3―ZnO、以降IZOと略記)を用いても良い。
化インジウム(In2O3)や酸化インジウム酸化スズ合金(In2O3―SnO2、以
降ITOと略記)などの材料を用いることができ、スパッタ法や真空蒸着法などで形成す
る。この様な材料のエッチング処理は塩酸系の溶液を用いて行う。ただし、ITOはエッ
チングの残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸
化亜鉛合金(In2O3―ZnO、以降IZOと略記)を用いても良い。
次に、第6のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り透光性導電膜の不要な部分を除去して画素電極層110を形成する。ここで、容量部に
おけるゲート絶縁層102及び酸化物絶縁層107を誘電体として、容量配線108と画
素電極層110とで保持容量が形成される。
り透光性導電膜の不要な部分を除去して画素電極層110を形成する。ここで、容量部に
おけるゲート絶縁層102及び酸化物絶縁層107を誘電体として、容量配線108と画
素電極層110とで保持容量が形成される。
また、この第6のフォトリソグラフィ工程及びエッチング工程において、第1の端子12
1及び第2の端子122のそれぞれの上方に透光性導電層128、129を形成する。透
光性導電層128、129は、FPCとの接続に用いられる電極または配線となる。第1
の端子121と接続された透光性導電層128は、ゲート配線の入力端子として機能する
接続用の端子電極となる。また、第2の端子122上に形成された透光性導電層129は
、ソース配線の入力端子として機能する接続用の端子電極となる。
1及び第2の端子122のそれぞれの上方に透光性導電層128、129を形成する。透
光性導電層128、129は、FPCとの接続に用いられる電極または配線となる。第1
の端子121と接続された透光性導電層128は、ゲート配線の入力端子として機能する
接続用の端子電極となる。また、第2の端子122上に形成された透光性導電層129は
、ソース配線の入力端子として機能する接続用の端子電極となる。
次いで、レジストマスクを除去する。この段階での断面図を図3(C)、平面図を図7に
示す。
示す。
また、図8(A1)、図8(A2)は、この段階でのゲート配線端子部の平面図及び断面
図をそれぞれ図示している。図8(A1)は、図8(A2)中のC1-C2線に沿った断
面図に相当する。図8(A1)において、保護絶縁膜154および接続電極153上に形
成される透光性導電層155は、入力端子として機能する接続用の端子電極である。また
、図8(A1)において、ゲート配線と同じ材料で形成される第1の端子151とソース
配線と同じ材料で形成される接続電極153は、ゲート絶縁層152を介して重なり、一
部が直接接して導通している。また、接続電極153と透光性導電層155は、保護絶縁
膜154に設けられたコンタクトホールで直接接して導通している。
図をそれぞれ図示している。図8(A1)は、図8(A2)中のC1-C2線に沿った断
面図に相当する。図8(A1)において、保護絶縁膜154および接続電極153上に形
成される透光性導電層155は、入力端子として機能する接続用の端子電極である。また
、図8(A1)において、ゲート配線と同じ材料で形成される第1の端子151とソース
配線と同じ材料で形成される接続電極153は、ゲート絶縁層152を介して重なり、一
部が直接接して導通している。また、接続電極153と透光性導電層155は、保護絶縁
膜154に設けられたコンタクトホールで直接接して導通している。
また、図8(B1)、及び図8(B2)は、ソース配線端子部の平面図及び断面図をそれ
ぞれ図示している。また、図8(B1)は、図8(B2)中のD1-D2線に沿った断面
図に相当する。図8(B1)において、保護絶縁膜154および接続電極150上に形成
される透光性導電層155は、入力端子として機能する接続用の端子電極である。また、
図8(B1)において、ゲート配線と同じ材料で形成される第2の端子156は、ソース
配線と電気的に接続される接続電極150とゲート絶縁層152を介して重なっている。
第2の端子156は、接続電極150とは電気的に接続しておらず、第2の端子156を
接続電極150と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、
ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、
接続電極150は、保護絶縁膜154に設けられたコンタクトホールで透光性導電層15
5と電気的に接続している。
ぞれ図示している。また、図8(B1)は、図8(B2)中のD1-D2線に沿った断面
図に相当する。図8(B1)において、保護絶縁膜154および接続電極150上に形成
される透光性導電層155は、入力端子として機能する接続用の端子電極である。また、
図8(B1)において、ゲート配線と同じ材料で形成される第2の端子156は、ソース
配線と電気的に接続される接続電極150とゲート絶縁層152を介して重なっている。
第2の端子156は、接続電極150とは電気的に接続しておらず、第2の端子156を
接続電極150と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、
ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、
接続電極150は、保護絶縁膜154に設けられたコンタクトホールで透光性導電層15
5と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は、画素密度に応じて複数本設けられるものであ
る。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の
第2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれ
の端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い
。
る。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の
第2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれ
の端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い
。
この様に6回のフォトリソグラフィ工程を用いて、チャネルエッチ型のトランジスタ17
0及び保持容量部を完成させることができる。これらがマトリクス状に配置された画素部
を構成することにより、アクティブマトリクス型の表示装置を作製するための一方の基板
とすることができる。本明細書では、便宜上、この様な基板をアクティブマトリクス基板
と呼ぶ。
0及び保持容量部を完成させることができる。これらがマトリクス状に配置された画素部
を構成することにより、アクティブマトリクス型の表示装置を作製するための一方の基板
とすることができる。本明細書では、便宜上、この様な基板をアクティブマトリクス基板
と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子を端子
部に設ける。この第4の端子は、共通電極を固定電位、例えばGND、0Vなどに設定す
るための端子である。
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子を端子
部に設ける。この第4の端子は、共通電極を固定電位、例えばGND、0Vなどに設定す
るための端子である。
また、本実施の形態は、図7の画素構成に限定されない。他の画素構成例の平面図を図9
に示す。図9では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜
及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び
容量配線と接続する第3の端子は省略することができる。なお、図9において、図7と同
じ部分には同じ符号を用いている。
に示す。図9では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜
及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び
容量配線と接続する第3の端子は省略することができる。なお、図9において、図7と同
じ部分には同じ符号を用いている。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された液晶素子
を駆動することによって、画像が形成される。詳しくは選択された液晶素子に含まれる画
素電極と対向電極との間に電圧が印加されることによって、液晶層の光学変調が行われ、
この光学変調が画像として観察者に認識される。
を駆動することによって、画像が形成される。詳しくは選択された液晶素子に含まれる画
素電極と対向電極との間に電圧が印加されることによって、液晶層の光学変調が行われ、
この光学変調が画像として観察者に認識される。
液晶表示装置の動画表示においては、液晶分子自体の応答が遅いため、残像が生じるとい
う問題がある。この様な残像を低減するため、全面黒表示を1フレームおきに行う、所謂
、黒挿入と呼ばれる駆動技術がある。
う問題がある。この様な残像を低減するため、全面黒表示を1フレームおきに行う、所謂
、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を1.5倍、好ましくは2倍以上にすることで応答速度を改
善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、
所謂、倍速駆動と呼ばれる駆動技術もある。
善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、
所謂、倍速駆動と呼ばれる駆動技術もある。
また、バックライトとして複数のLED(発光ダイオード)光源または複数のEL光源な
どを用いて面光源を構成し、面光源を構成している各光源を独立して1フレーム期間内で
間欠点灯駆動する駆動技術もある。例えば、LEDを用いる場合は、白色単色のLEDに
限らず、3色以上のLEDを用いることもできる。また、複数のLEDを独立して制御で
きるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの発光タイミングを
同期させることもできる。この駆動技術は、LEDを部分的に消灯することができるため
、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効
果が図れる。
どを用いて面光源を構成し、面光源を構成している各光源を独立して1フレーム期間内で
間欠点灯駆動する駆動技術もある。例えば、LEDを用いる場合は、白色単色のLEDに
限らず、3色以上のLEDを用いることもできる。また、複数のLEDを独立して制御で
きるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの発光タイミングを
同期させることもできる。この駆動技術は、LEDを部分的に消灯することができるため
、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効
果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
を従来よりも改善することができる。
また、発光表示装置を作製する場合、発光素子の低電源電位側の電極(カソードとも呼ぶ
)は、例えばGND、0Vなどに設定するため、端子部に、カソードを低電源電位、例え
ばGND、0Vなどに設定するための第4の端子が設けられる。また、発光表示装置を作
製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端
子部には、電源供給線と電気的に接続する第5の端子を設ける。
)は、例えばGND、0Vなどに設定するため、端子部に、カソードを低電源電位、例え
ばGND、0Vなどに設定するための第4の端子が設けられる。また、発光表示装置を作
製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端
子部には、電源供給線と電気的に接続する第5の端子を設ける。
なお、本実施の形態では、チャネルエッチ型のトランジスタを例として作製方法を説明し
たが、工程の順序を入れ替えることにより、ボトムコンタクト構造のトランジスタを作製
することも可能である。
たが、工程の順序を入れ替えることにより、ボトムコンタクト構造のトランジスタを作製
することも可能である。
また、トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に
対して、画素部のトランジスタの保護用の保護回路を同一基板上に設けることが好ましい
。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
対して、画素部のトランジスタの保護用の保護回路を同一基板上に設けることが好ましい
。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
以上の工程により、電気特性が良好で信頼性の高いトランジスタ及び該トランジスタを用
いた表示装置を提供することができる。
いた表示装置を提供することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態3)
本実施の形態では、同一基板上に作製したトランジスタで構成された駆動回路の一部及び
画素部を動作させる例について説明する。
本実施の形態では、同一基板上に作製したトランジスタで構成された駆動回路の一部及び
画素部を動作させる例について説明する。
本実施の形態では、実施の形態1に従ったトランジスタの作製方法を用いて、同一基板上
に画素部及び駆動回路部を形成する。なお、実施の形態1に示すトランジスタは、nチャ
ネル型トランジスタであり、該駆動回路部は、nチャネル型トランジスタのみで構成する
ことができる一部の回路に限られる。
に画素部及び駆動回路部を形成する。なお、実施の形態1に示すトランジスタは、nチャ
ネル型トランジスタであり、該駆動回路部は、nチャネル型トランジスタのみで構成する
ことができる一部の回路に限られる。
アクティブマトリクス型表示装置のブロック図の一例を図14(A)に示す。表示装置の
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、及び信号線駆動回路5304が配置されている。画素部5301には、
複数の信号線が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走
査線駆動回路5302、及び第2の走査線駆動回路5303から延伸して配置されている
。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に
配置されている。また、表示装置の基板5300はFPC(Flexible Prin
ted Circuit)等の接続部を介して、タイミング制御回路5305(コントロ
ーラ、制御ICともいう)に接続されている。
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、及び信号線駆動回路5304が配置されている。画素部5301には、
複数の信号線が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走
査線駆動回路5302、及び第2の走査線駆動回路5303から延伸して配置されている
。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に
配置されている。また、表示装置の基板5300はFPC(Flexible Prin
ted Circuit)等の接続部を介して、タイミング制御回路5305(コントロ
ーラ、制御ICともいう)に接続されている。
図14(A)に示す第1の走査線駆動回路5302、第2の走査線駆動回路5303、及
び信号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。その
ため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる
。また、基板5300と外部の駆動回路との接続部(FPC等)を減らすことができるた
め、信頼性や歩留まりの向上を図ることができる。
び信号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。その
ため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる
。また、基板5300と外部の駆動回路との接続部(FPC等)を減らすことができるた
め、信頼性や歩留まりの向上を図ることができる。
なお、タイミング制御回路5305は、第1の走査線駆動回路5302に対して、第1の
走査線駆動回路用スタート信号(GSP1)(スタート信号はスタートパルスともいう)
、走査線駆動回路用クロック信号(GCK1)等を供給する。また、第2の走査線駆動回
路5303に対しては、第2の走査線駆動回路用スタート信号(GSP2)、走査線駆動
回路用クロック信号(GCK2)等を供給する。
走査線駆動回路用スタート信号(GSP1)(スタート信号はスタートパルスともいう)
、走査線駆動回路用クロック信号(GCK1)等を供給する。また、第2の走査線駆動回
路5303に対しては、第2の走査線駆動回路用スタート信号(GSP2)、走査線駆動
回路用クロック信号(GCK2)等を供給する。
また、信号線駆動回路5304に対しては、信号線駆動回路用スタート信号(SSP)、
信号線駆動回路用クロック信号(SCK)、ビデオ信号用データ(DATA)(単にビデ
オ信号ともいう)、ラッチ信号(LAT)等を供給するものとする。なお各クロック信号
は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号(CK
B)とともに供給されるものであってもよい。なお、第1の走査線駆動回路5302、ま
たは第2の走査線駆動回路5303の一方は省略することが可能である。
信号線駆動回路用クロック信号(SCK)、ビデオ信号用データ(DATA)(単にビデ
オ信号ともいう)、ラッチ信号(LAT)等を供給するものとする。なお各クロック信号
は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号(CK
B)とともに供給されるものであってもよい。なお、第1の走査線駆動回路5302、ま
たは第2の走査線駆動回路5303の一方は省略することが可能である。
図14(B)では、駆動周波数が低い回路(例えば、第1の走査線駆動回路5302、第
2の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆
動回路5304を画素部5301とは別の基板に形成する構成について示している。当該
構成により、電界効果移動度が比較的小さいトランジスタを用いても、画素部と同一基板
上に駆動回路の一部を構成することができる。従って、コストの低減や歩留まりの向上な
どを図ることができる。
2の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆
動回路5304を画素部5301とは別の基板に形成する構成について示している。当該
構成により、電界効果移動度が比較的小さいトランジスタを用いても、画素部と同一基板
上に駆動回路の一部を構成することができる。従って、コストの低減や歩留まりの向上な
どを図ることができる。
次に、nチャネル型トランジスタで構成する信号線駆動回路の構成及び動作の一例につい
て、図15(A)、図15(B)を用いて説明する。
て、図15(A)、図15(B)を用いて説明する。
信号線駆動回路は、シフトレジスタ5601、及びスイッチング回路5602を有する。
スイッチング回路5602は、スイッチング回路5602_1~5602_N(Nは自然
数)で構成される。また、スイッチング回路5602_1~5602_Nは、各々、トラ
ンジスタ5603_1~5603_k(kは自然数)で構成される。ここで、トランジス
タ5603_1~5603_kは、nチャネル型トランジスタである。
スイッチング回路5602は、スイッチング回路5602_1~5602_N(Nは自然
数)で構成される。また、スイッチング回路5602_1~5602_Nは、各々、トラ
ンジスタ5603_1~5603_k(kは自然数)で構成される。ここで、トランジス
タ5603_1~5603_kは、nチャネル型トランジスタである。
信号線駆動回路の接続関係について、スイッチング回路5602_1を例として説明する
。トランジスタ5603_1~5603_kの第1端子は、各々、配線5604_1~5
604_kと接続される。トランジスタ5603_1~5603_kの第2端子は、各々
、信号線S1~Skと接続される。トランジスタ5603_1~5603_kのゲートは
、配線5605_1と接続される。
。トランジスタ5603_1~5603_kの第1端子は、各々、配線5604_1~5
604_kと接続される。トランジスタ5603_1~5603_kの第2端子は、各々
、信号線S1~Skと接続される。トランジスタ5603_1~5603_kのゲートは
、配線5605_1と接続される。
シフトレジスタ5601は、配線5605_1~5605_Nに順番にHレベル(H信号
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1~56
02_Nを順番に選択する機能を有する。
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1~56
02_Nを順番に選択する機能を有する。
スイッチング回路5602_1は、配線5604_1~5604_kと信号線S1~Sk
との導通状態(第1端子と第2端子との間の導通)を制御する機能、即ち配線5604_
1~5604_kの電位を信号線S1~Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。またト
ランジスタ5603_1~5603_kは、各々、配線5604_1~5604_kと信
号線S1~Skとの導通状態を制御する機能、即ち配線5604_1~5604_kの電
位を信号線S1~Skに供給する機能を有する。このように、トランジスタ5603_1
~5603_kは、各々、スイッチとしての機能を有する。
との導通状態(第1端子と第2端子との間の導通)を制御する機能、即ち配線5604_
1~5604_kの電位を信号線S1~Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。またト
ランジスタ5603_1~5603_kは、各々、配線5604_1~5604_kと信
号線S1~Skとの導通状態を制御する機能、即ち配線5604_1~5604_kの電
位を信号線S1~Skに供給する機能を有する。このように、トランジスタ5603_1
~5603_kは、各々、スイッチとしての機能を有する。
なお、配線5604_1~5604_kには、各々、ビデオ信号用データ(DATA)が
入力される。ビデオ信号用データ(DATA)は、画像情報または画像信号に応じたアナ
ログ信号である場合が多い。
入力される。ビデオ信号用データ(DATA)は、画像情報または画像信号に応じたアナ
ログ信号である場合が多い。
次に、図15(A)の信号線駆動回路の動作について、図15(B)のタイミングチャー
トを参照して説明する。図15(B)には、信号Sout_1~Sout_N、及び信号
Vdata_1~Vdata_kの一例を示す。信号Sout_1~Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1~Vdata
_kは、各々、配線5604_1~5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1~期間TNに分割される。期間T1~TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
トを参照して説明する。図15(B)には、信号Sout_1~Sout_N、及び信号
Vdata_1~Vdata_kの一例を示す。信号Sout_1~Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1~Vdata
_kは、各々、配線5604_1~5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1~期間TNに分割される。期間T1~TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
なお、本実施の形態の図面において、信号波形のなまり等は、明瞭化のために誇張して表
記している場合がある。従って、必ずしもそのスケールには限定されない。
記している場合がある。従って、必ずしもそのスケールには限定されない。
期間T1~期間TNにおいて、シフトレジスタ5601は、Hレベルの信号を配線560
5_1~5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。このとき、トランジスタ5
603_1~5603_kはオンになり、配線5604_1~5604_kと、信号線S
1~Skとが導通状態になる。そして、配線5604_1~5604_kには、Data
(S1)~Data(Sk)が入力される。Data(S1)~Data(Sk)は、各
々、トランジスタ5603_1~5603_kを介して、選択される行に属する画素のう
ち、1列目~k列目の画素に書き込まれる。こうして、期間T1~TNにおいて、選択さ
れた行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が書き込まれる
。
5_1~5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。このとき、トランジスタ5
603_1~5603_kはオンになり、配線5604_1~5604_kと、信号線S
1~Skとが導通状態になる。そして、配線5604_1~5604_kには、Data
(S1)~Data(Sk)が入力される。Data(S1)~Data(Sk)は、各
々、トランジスタ5603_1~5603_kを介して、選択される行に属する画素のう
ち、1列目~k列目の画素に書き込まれる。こうして、期間T1~TNにおいて、選択さ
れた行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が書き込まれる
。
以上のように、ビデオ信号用データ(DATA)が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ5601及びスイッチング回路5602としては、実施の形態1、
または2に示すトランジスタで構成される回路を用いることが可能である。この場合、シ
フトレジスタ5601が有する全てのトランジスタを単極性のトランジスタで構成するこ
とができる。
または2に示すトランジスタで構成される回路を用いることが可能である。この場合、シ
フトレジスタ5601が有する全てのトランジスタを単極性のトランジスタで構成するこ
とができる。
次に、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(S
P)が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素の
トランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタ
を一斉にONにしなくてはならないので、バッファには大きな電流を流すことが可能なも
のが用いられる。
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(S
P)が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素の
トランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタ
を一斉にONにしなくてはならないので、バッファには大きな電流を流すことが可能なも
のが用いられる。
走査線駆動回路及び/または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図16及び図17を用いて説明する。
いて図16及び図17を用いて説明する。
シフトレジスタは、第1のパルス出力回路10_1乃至第Nのパルス出力回路10_N(
Nは3以上の自然数)を有している(図16(A)参照)。シフトレジスタの第1のパル
ス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の配線11より第1の
クロック信号CK1、第2の配線12より第2のクロック信号CK2、第3の配線13よ
り第3のクロック信号CK3、第4の配線14より第4のクロック信号CK4が供給され
る。
Nは3以上の自然数)を有している(図16(A)参照)。シフトレジスタの第1のパル
ス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の配線11より第1の
クロック信号CK1、第2の配線12より第2のクロック信号CK2、第3の配線13よ
り第3のクロック信号CK3、第4の配線14より第4のクロック信号CK4が供給され
る。
また、第1のパルス出力回路10_1では、第5の配線15からのスタートパルスSP1
(第1のスタートパルス)が入力される。また2段目以降の第nのパルス出力回路10_
n(nは、2以上N以下の自然数)には、一段前段のパルス出力回路からの信号(前段信
号OUT(n-1)という)が入力される。
(第1のスタートパルス)が入力される。また2段目以降の第nのパルス出力回路10_
n(nは、2以上N以下の自然数)には、一段前段のパルス出力回路からの信号(前段信
号OUT(n-1)という)が入力される。
また、第1のパルス出力回路10_1には、2段後段の第3のパルス出力回路10_3か
らの信号が入力される。同様に、または2段目以降の第nのパルス出力回路10_nには
、2段後段の第(n+2)のパルス出力回路10_(n+2)からの信号(後段信号OU
T(n+2)という)が入力される。
らの信号が入力される。同様に、または2段目以降の第nのパルス出力回路10_nには
、2段後段の第(n+2)のパルス出力回路10_(n+2)からの信号(後段信号OU
T(n+2)という)が入力される。
従って、各段のパルス出力回路からは、後段及び/または前段のパルス出力回路に入力す
るための第1の出力信号(OUT(1)(SR)~OUT(N)(SR))、別の回路等
に入力される第2の出力信号(OUT(1)~OUT(N))が出力される。なお、図1
6(A)に示すように、シフトレジスタの最終段の2つの段には、後段信号OUT(n+
2)が入力されないため、一例としては、別途第2のスタートパルスSP2、第3のスタ
ートパルスSP3をそれぞれ入力する構成とすればよい。
るための第1の出力信号(OUT(1)(SR)~OUT(N)(SR))、別の回路等
に入力される第2の出力信号(OUT(1)~OUT(N))が出力される。なお、図1
6(A)に示すように、シフトレジスタの最終段の2つの段には、後段信号OUT(n+
2)が入力されないため、一例としては、別途第2のスタートパルスSP2、第3のスタ
ートパルスSP3をそれぞれ入力する構成とすればよい。
なお、クロック信号(CK)は、一定の間隔でHレベルとLレベル(L信号、低電源電位
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)~第
4のクロック信号(CK4)は、順に1/4周期分遅延している。本実施の形態では、第
1のクロック信号(CK1)~第4のクロック信号(CK4)を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、GCK
、SCKということもあるが、ここではCKとして説明を行う。
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)~第
4のクロック信号(CK4)は、順に1/4周期分遅延している。本実施の形態では、第
1のクロック信号(CK1)~第4のクロック信号(CK4)を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、GCK
、SCKということもあるが、ここではCKとして説明を行う。
第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の配線11~
第4の配線14のいずれかと電気的に接続されている。例えば、図16(A)において、
第1のパルス出力回路10_1では、第1の入力端子21が第1の配線11と電気的に接
続され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23
が第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2では
、第1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3
の配線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続さ
れている。
第4の配線14のいずれかと電気的に接続されている。例えば、図16(A)において、
第1のパルス出力回路10_1では、第1の入力端子21が第1の配線11と電気的に接
続され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23
が第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2では
、第1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3
の配線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続さ
れている。
第1のパルス出力回路10_1~第Nのパルス出力回路10_Nの各々は、第1の入力端
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図16(B)参
照)。
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図16(B)参
照)。
第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信号CK
1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3の入力
端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタートパルス
が入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力端子2
6より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より第2の
出力信号OUT(1)が出力されていることとなる。
1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3の入力
端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタートパルス
が入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力端子2
6より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より第2の
出力信号OUT(1)が出力されていることとなる。
なお、第1のパルス出力回路10_1~第Nのパルス出力回路10_Nには、3端子のト
ランジスタの他に、4端子のトランジスタ28(図16(C)参照)を用いることができ
る。なお、本明細書において、トランジスタが半導体層を介して二つのゲート電極を有す
る場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲ
ート電極を上方のゲート電極とも呼ぶ。トランジスタ28は、下方のゲート電極に入力さ
れる第1の制御信号G1及び上方のゲート電極に入力される第2の制御信号G2によって
、In端子とOut端子間の電気的な制御を行うことのできる素子である。
ランジスタの他に、4端子のトランジスタ28(図16(C)参照)を用いることができ
る。なお、本明細書において、トランジスタが半導体層を介して二つのゲート電極を有す
る場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲ
ート電極を上方のゲート電極とも呼ぶ。トランジスタ28は、下方のゲート電極に入力さ
れる第1の制御信号G1及び上方のゲート電極に入力される第2の制御信号G2によって
、In端子とOut端子間の電気的な制御を行うことのできる素子である。
酸化物半導体をトランジスタのチャネル形成領域を含む半導体層に用いた場合、製造工程
により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため
、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値
電圧の制御を行うことのできる構成が好適である。図16(C)に示すトランジスタ28
は、チャネル形成領域の上下にゲート絶縁層を介してゲート電極が設けられており、上方
及び/または下方のゲート電極の電位を制御することにより、しきい値電圧を所望の値に
制御することができる。
により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため
、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値
電圧の制御を行うことのできる構成が好適である。図16(C)に示すトランジスタ28
は、チャネル形成領域の上下にゲート絶縁層を介してゲート電極が設けられており、上方
及び/または下方のゲート電極の電位を制御することにより、しきい値電圧を所望の値に
制御することができる。
次に、パルス出力回路の具体的な回路構成の一例について、図16(D)を用いて説明す
る。
る。
図16(D)に示したパルス出力回路は、第1のトランジスタ31~第13のトランジス
タ43を有している。また、上述した第1の入力端子21~第5の入力端子25、及び第
1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電
源線51、第2の高電源電位VCCが供給される電源線52、及び低電源電位VSSが供
給される電源線53を有し、それぞれに接続された第1のトランジスタ31~第13のト
ランジスタ43に対して信号、または電源電位を供給する。
タ43を有している。また、上述した第1の入力端子21~第5の入力端子25、及び第
1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電
源線51、第2の高電源電位VCCが供給される電源線52、及び低電源電位VSSが供
給される電源線53を有し、それぞれに接続された第1のトランジスタ31~第13のト
ランジスタ43に対して信号、または電源電位を供給する。
ここで図16(D)の各電源線の電源電位の大小関係は、第1の電源電位VDDは第2の
電源電位VCC以上の電位とし、第2の電源電位VCCは第3の電源電位VSSより大き
い電位とする。なお、第1のクロック信号(CK1)~第4のクロック信号(CK4)は
、一定の間隔でHレベルとLレベルを繰り返す信号であり、例えば、HレベルのときはV
DD、LレベルのときはVSSとする。
電源電位VCC以上の電位とし、第2の電源電位VCCは第3の電源電位VSSより大き
い電位とする。なお、第1のクロック信号(CK1)~第4のクロック信号(CK4)は
、一定の間隔でHレベルとLレベルを繰り返す信号であり、例えば、HレベルのときはV
DD、LレベルのときはVSSとする。
なお、電源線51の電位VDDを、電源線52の電位VCCより高くすることにより、動
作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えるこ
とができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えるこ
とができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
また、図16(D)に図示するように、第1のトランジスタ31~第13のトランジスタ
43のうち、第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ
39には、図16(C)で示した4端子のトランジスタ28を用いることが好ましい。
43のうち、第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ
39には、図16(C)で示した4端子のトランジスタ28を用いることが好ましい。
第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39は、ソー
スまたはドレインとなる電極の一方が接続されたノードの電位をゲート電極の制御信号に
よって切り替えることが求められる。また、ゲート電極に入力される制御信号に対する応
答が速い(オン電流の立ち上がりが急峻)ことでよりパルス出力回路の誤動作を低減する
ことができるトランジスタであることが好ましい。従って、4端子のトランジスタを用い
ることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回
路とすることができる。なお、図16(D)では第1の制御信号G1及び第2の制御信号
G2が同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。
スまたはドレインとなる電極の一方が接続されたノードの電位をゲート電極の制御信号に
よって切り替えることが求められる。また、ゲート電極に入力される制御信号に対する応
答が速い(オン電流の立ち上がりが急峻)ことでよりパルス出力回路の誤動作を低減する
ことができるトランジスタであることが好ましい。従って、4端子のトランジスタを用い
ることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回
路とすることができる。なお、図16(D)では第1の制御信号G1及び第2の制御信号
G2が同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。
図16(D)において、第1のトランジスタ31は、第1端子が電源線51に電気的に接
続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極
(下方のゲート電極及び上方のゲート電極)が第4の入力端子24に電気的に接続されて
いる。
続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極
(下方のゲート電極及び上方のゲート電極)が第4の入力端子24に電気的に接続されて
いる。
第2のトランジスタ32は、第1端子が電源線53に電気的に接続され、第2端子が第9
のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジスタ3
4のゲート電極に電気的に接続されている。
のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジスタ3
4のゲート電極に電気的に接続されている。
第3のトランジスタ33は、第1端子が第1の入力端子21に電気的に接続され、第2端
子が第1の出力端子26に電気的に接続されている。
子が第1の出力端子26に電気的に接続されている。
第4のトランジスタ34は、第1端子が電源線53に電気的に接続され、第2端子が第1
の出力端子26に電気的に接続されている。
の出力端子26に電気的に接続されている。
第5のトランジスタ35は、第1端子が電源線53に電気的に接続され、第2端子が第2
のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接
続され、ゲート電極が第4の入力端子24に電気的に接続されている。
のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接
続され、ゲート電極が第4の入力端子24に電気的に接続されている。
第6のトランジスタ36は、第1端子が電源線52に電気的に接続され、第2端子が第2
のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接
続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第5の入力端子25に
電気的に接続されている。
のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接
続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第5の入力端子25に
電気的に接続されている。
第7のトランジスタ37は、第1端子が電源線52に電気的に接続され、第2端子が第8
のトランジスタ38の第2端子に電気的に接続され、ゲート電極(下方のゲート電極及び
上方のゲート電極)が第3の入力端子23に電気的に接続されている。
のトランジスタ38の第2端子に電気的に接続され、ゲート電極(下方のゲート電極及び
上方のゲート電極)が第3の入力端子23に電気的に接続されている。
第8のトランジスタ38は、第1端子が第2のトランジスタ32のゲート電極及び第4の
トランジスタ34のゲート電極に電気的に接続され、ゲート電極(下方のゲート電極及び
上方のゲート電極)が第2の入力端子22に電気的に接続されている。
トランジスタ34のゲート電極に電気的に接続され、ゲート電極(下方のゲート電極及び
上方のゲート電極)が第2の入力端子22に電気的に接続されている。
第9のトランジスタ39は、第1端子が第1のトランジスタ31の第2端子及び第2のト
ランジスタ32の第2端子に電気的に接続され、第2端子が第3のトランジスタ33のゲ
ート電極及び第10のトランジスタ40のゲート電極に電気的に接続され、ゲート電極(
下方のゲート電極及び上方のゲート電極)が電源線52に電気的に接続されている。
ランジスタ32の第2端子に電気的に接続され、第2端子が第3のトランジスタ33のゲ
ート電極及び第10のトランジスタ40のゲート電極に電気的に接続され、ゲート電極(
下方のゲート電極及び上方のゲート電極)が電源線52に電気的に接続されている。
第10のトランジスタ40は、第1端子が第1の入力端子21に電気的に接続され、第2
端子が第2の出力端子27に電気的に接続され、ゲート電極が第9のトランジスタ39の
第2端子に電気的に接続されている。
端子が第2の出力端子27に電気的に接続され、ゲート電極が第9のトランジスタ39の
第2端子に電気的に接続されている。
第11のトランジスタ41は、第1端子が電源線53に電気的に接続され、第2端子が第
2の出力端子27に電気的に接続され、ゲート電極が第2のトランジスタ32のゲート電
極及び第4のトランジスタ34のゲート電極に電気的に接続されている。
2の出力端子27に電気的に接続され、ゲート電極が第2のトランジスタ32のゲート電
極及び第4のトランジスタ34のゲート電極に電気的に接続されている。
第12のトランジスタ42は、第1端子が電源線53に電気的に接続され、第2端子が第
2の出力端子27に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電
極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
2の出力端子27に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電
極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
第13のトランジスタ43は、第1端子が電源線53に電気的に接続され、第2端子が第
1の出力端子26に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電
極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
1の出力端子26に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電
極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
図16(D)において、第3のトランジスタ33のゲート電極、第10のトランジスタ4
0のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。
また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第
5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジ
スタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードB
とする(図17(A)参照)。
0のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。
また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第
5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジ
スタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードB
とする(図17(A)参照)。
図17(A)に、図16(D)で説明したパルス出力回路を第1のパルス出力回路10_
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示す。
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示す。
具体的には、第1の入力端子21に第1のクロック信号CK1が入力され、第2の入力端
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルス(SP1)が入力され、第5
の入力端子25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力
信号OUT(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(
1)が出力される。
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルス(SP1)が入力され、第5
の入力端子25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力
信号OUT(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(
1)が出力される。
なお、トランジスタとは、ゲートと、ドレインと、ソースを含む少なくとも三つの端子を
有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイ
ン領域とチャネル領域とソース領域を介して電流を流すことが出来る。ここで、ソースと
ドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースま
たはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして
機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合の一例として
は、それぞれを第1端子、第2端子と表記する場合がある。
有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイ
ン領域とチャネル領域とソース領域を介して電流を流すことが出来る。ここで、ソースと
ドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースま
たはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして
機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合の一例として
は、それぞれを第1端子、第2端子と表記する場合がある。
なお、図17(A)において、ノードAを浮遊状態とすることによりブートストラップ動
作を行うための、容量素子を別途設けても良い。またノードBの電位を保持するため、一
方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
作を行うための、容量素子を別途設けても良い。またノードBの電位を保持するため、一
方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
ここで、図17(A)に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートを図17(B)に示す。なお、シフトレジスタが走査線駆動回路である場合、
図17(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当する
。
グチャートを図17(B)に示す。なお、シフトレジスタが走査線駆動回路である場合、
図17(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当する
。
なお、図17(A)に示すように、ゲート電極に第2の電源電位VCCが印加される第9
のトランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。
のトランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。
ゲート電極に第2の電源電位VCCが印加される第9のトランジスタ39がない場合、ブ
ートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2
端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして
、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。その
ため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。
ートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2
端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして
、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。その
ため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。
そこで、ゲート電極に第2の電源電位VCCが印加される第9のトランジスタ39を設け
ておくことにより、ブートストラップ動作によりノードAの電位は上昇するものの、第1
のトランジスタ31の第2端子の電位の上昇を生じないようにすることができる。つまり
、第9のトランジスタ39を設けることにより、第1のトランジスタ31のゲートとソー
スの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の
形態の回路構成とすることにより、第1のトランジスタ31のゲートとソースの間に印加
される負のバイアス電圧も小さくできるため、ストレスによる第1のトランジスタ31の
劣化を抑制することができる。
ておくことにより、ブートストラップ動作によりノードAの電位は上昇するものの、第1
のトランジスタ31の第2端子の電位の上昇を生じないようにすることができる。つまり
、第9のトランジスタ39を設けることにより、第1のトランジスタ31のゲートとソー
スの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の
形態の回路構成とすることにより、第1のトランジスタ31のゲートとソースの間に印加
される負のバイアス電圧も小さくできるため、ストレスによる第1のトランジスタ31の
劣化を抑制することができる。
なお、第9のトランジスタ39は、第1のトランジスタ31の第2端子と第3のトランジ
スタ33のゲートとの間に第1端子と第2端子を介して接続されるように設ければよい。
なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動
回路より段数の多い信号線駆動回路では、第9のトランジスタ39を省略してもよく、ト
ランジスタ数を削減できる利点がある。
スタ33のゲートとの間に第1端子と第2端子を介して接続されるように設ければよい。
なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動
回路より段数の多い信号線駆動回路では、第9のトランジスタ39を省略してもよく、ト
ランジスタ数を削減できる利点がある。
なお、第1のトランジスタ31乃至第13のトランジスタ43の半導体層として、酸化物
半導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電
界効果移動度を高めることができる。そのため、劣化の度合いを低減することが出来るた
め、回路内の誤動作が低減される。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する電源線
に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
半導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電
界効果移動度を高めることができる。そのため、劣化の度合いを低減することが出来るた
め、回路内の誤動作が低減される。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する電源線
に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38ゲート電極(下方のゲート電極及び上方のゲート電極)に第3の入力端子23に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38ゲート電極(下方のゲート電極及び上方のゲート電極)に第3の入力端子23に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。
なお、図17(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び第8の
トランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8のトラン
ジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジスタ3
8がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23の電位
が低下することで生じるノードBの電位の低下が、第7のトランジスタ37のゲート電極
の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して2回生
じることとなる。
トランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8のトラン
ジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジスタ3
8がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23の電位
が低下することで生じるノードBの電位の低下が、第7のトランジスタ37のゲート電極
の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して2回生
じることとなる。
一方、図17(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び第8の
トランジスタ38が共にオンの状態から、第7のトランジスタ37がオン、第8のトラン
ジスタ38がオフの状態、次いで、第7のトランジスタ37がオフ、第8のトランジスタ
38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23の電
位が低下することで生じるノードBの電位の低下を第8のトランジスタ38のゲート電極
の電位の低下による一回に低減することができる。
トランジスタ38が共にオンの状態から、第7のトランジスタ37がオン、第8のトラン
ジスタ38がオフの状態、次いで、第7のトランジスタ37がオフ、第8のトランジスタ
38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23の電
位が低下することで生じるノードBの電位の低下を第8のトランジスタ38のゲート電極
の電位の低下による一回に低減することができる。
そのため、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電
極)に第3の入力端子23からクロック信号CK3が供給され、第8のトランジスタ38
のゲート電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22からクロ
ック信号CK2が供給される結線関係とすることが好適である。なぜなら、ノードBの電
位の変動回数が低減され、ノイズを低減することが出来るからである。
極)に第3の入力端子23からクロック信号CK3が供給され、第8のトランジスタ38
のゲート電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22からクロ
ック信号CK2が供給される結線関係とすることが好適である。なぜなら、ノードBの電
位の変動回数が低減され、ノイズを低減することが出来るからである。
このように、第1の出力端子26及び第2の出力端子27の電位をLレベルに保持する期
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態4)
本実施の形態では、実施の形態1及び2に示すトランジスタを画素部、及び駆動回路に用
いて形成した表示機能を有する表示装置について説明する。
本実施の形態では、実施の形態1及び2に示すトランジスタを画素部、及び駆動回路に用
いて形成した表示機能を有する表示装置について説明する。
表示装置には表示素子が含まれる。表示素子としては液晶素子(液晶表示素子ともいう)
、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電
圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Ele
ctro Luminescence)、有機EL等が含まれる。また、電子インクなど
、電気的作用によりコントラストが変化する表示媒体を用いることもできる。
、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電
圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Ele
ctro Luminescence)、有機EL等が含まれる。また、電子インクなど
、電気的作用によりコントラストが変化する表示媒体を用いることもできる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープが取り付けられたモジュール、TABテープの先にプリント配線板が設
けられたモジュール、または表示素子にCOG(Chip On Glass)方式によ
りIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープが取り付けられたモジュール、TABテープの先にプリント配線板が設
けられたモジュール、または表示素子にCOG(Chip On Glass)方式によ
りIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、表示装置の一形態に相当する液晶表示パネルの外観及び断面について
、図20を用いて説明する。図20(A1)、(A2)は、液晶表示パネルの上面図であ
り、図20(B)は、図20(A1)、(A2)のM-Nにおける断面図に相当する。該
液晶表示パネルは、酸化物半導体層を含むトランジスタ4010、4011が形成された
第1の基板4001と第2の基板4006との間にシール材4005で液晶素子4013
が封止された構成をしている。
、図20を用いて説明する。図20(A1)、(A2)は、液晶表示パネルの上面図であ
り、図20(B)は、図20(A1)、(A2)のM-Nにおける断面図に相当する。該
液晶表示パネルは、酸化物半導体層を含むトランジスタ4010、4011が形成された
第1の基板4001と第2の基板4006との間にシール材4005で液晶素子4013
が封止された構成をしている。
第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004を囲むよ
うにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路
4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線
駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006と
によって、液晶層4008と共に封止されている。また第1の基板4001上のシール材
4005によって囲まれている領域とは異なる領域に、単結晶半導体または多結晶半導体
で形成された信号線駆動回路4003が実装されている。
うにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路
4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線
駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006と
によって、液晶層4008と共に封止されている。また第1の基板4001上のシール材
4005によって囲まれている領域とは異なる領域に、単結晶半導体または多結晶半導体
で形成された信号線駆動回路4003が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG法、ワ
イヤボンディング法、或いはTAB法などを用いることができる。図20(A1)は、C
OG方法により信号線駆動回路4003を実装する例であり、図20(A2)は、TAB
法により信号線駆動回路4003を実装する例である。
イヤボンディング法、或いはTAB法などを用いることができる。図20(A1)は、C
OG方法により信号線駆動回路4003を実装する例であり、図20(A2)は、TAB
法により信号線駆動回路4003を実装する例である。
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
トランジスタを複数有しており、図20(B)では、画素部4002に含まれるトランジ
スタ4010と、走査線駆動回路4004に含まれるトランジスタ4011を例示してい
る。トランジスタ4010上には絶縁層4020、4021が設けられ、トランジスタ4
011上には絶縁層4020が設けられている。
トランジスタを複数有しており、図20(B)では、画素部4002に含まれるトランジ
スタ4010と、走査線駆動回路4004に含まれるトランジスタ4011を例示してい
る。トランジスタ4010上には絶縁層4020、4021が設けられ、トランジスタ4
011上には絶縁層4020が設けられている。
トランジスタ4010、4011には、実施の形態1及び2で説明した酸化物半導体層を
含む信頼性の高いトランジスタを適用することができる。本実施の形態において、トラン
ジスタ4010、4011はnチャネル型トランジスタである。
含む信頼性の高いトランジスタを適用することができる。本実施の形態において、トラン
ジスタ4010、4011はnチャネル型トランジスタである。
絶縁層4044上において、駆動回路用のトランジスタ4011の酸化物半導体層のチャ
ネル形成領域と重なる位置には導電層4040が設けられている。導電層4040を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
るトランジスタ4011のしきい値電圧の変化量を低減することができる。また、導電層
4040は、トランジスタ4011のゲート電極層と同電位とすることで第2のゲート電
極層として機能させることができる。また、導電層4040にトランジスタ4011のゲ
ート電極層の電位と異なる電位を与えても良い。また、導電層4040の電位はGND、
0V、或いはフローティング状態であってもよい。
ネル形成領域と重なる位置には導電層4040が設けられている。導電層4040を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
るトランジスタ4011のしきい値電圧の変化量を低減することができる。また、導電層
4040は、トランジスタ4011のゲート電極層と同電位とすることで第2のゲート電
極層として機能させることができる。また、導電層4040にトランジスタ4011のゲ
ート電極層の電位と異なる電位を与えても良い。また、導電層4040の電位はGND、
0V、或いはフローティング状態であってもよい。
また、液晶素子4013が有する画素電極層4030は、トランジスタ4010と電気的
に接続されている。そして液晶素子4013の対向電極層4031は、第2の基板400
6上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが
重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電
極層4031には、それぞれ配向膜として機能する絶縁層4032、4033が設けられ
ている。なお、図示はしていないが、カラーフィルタは、第1の基板4001または第2
の基板4006のどちら側に設けても良い。
に接続されている。そして液晶素子4013の対向電極層4031は、第2の基板400
6上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが
重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電
極層4031には、それぞれ配向膜として機能する絶縁層4032、4033が設けられ
ている。なお、図示はしていないが、カラーフィルタは、第1の基板4001または第2
の基板4006のどちら側に設けても良い。
なお、第1の基板4001、第2の基板4006としては、ガラス、セラミックス、プラ
スチックを用いることができる。プラスチックとしては、FRP(Fiberglass
-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フ
ィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
スチックを用いることができる。プラスチックとしては、FRP(Fiberglass
-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フ
ィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
また、液晶層4008の厚さ(セルギャップ)を制御するために柱状のスペーサ4035
設けられている。スペーサ4035は、絶縁膜を選択的にエッチングすることで得られる
。なおスペーサの形状は、柱状に限定されるものではなく、例えば、球状のスペーサを用
いていても良い。
設けられている。スペーサ4035は、絶縁膜を選択的にエッチングすることで得られる
。なおスペーサの形状は、柱状に限定されるものではなく、例えば、球状のスペーサを用
いていても良い。
また、対向電極層4031は、トランジスタ4010と同一基板上に設けられる共通電位
線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を
介して対向電極層4031と共通電位線を電気的に接続することができる。なお、導電性
粒子はシール材4005に含有させる。
線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を
介して対向電極層4031と共通電位線を電気的に接続することができる。なお、導電性
粒子はシール材4005に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層4008に用いる
。ブルー相を示す液晶とカイラル剤を含む液晶組成物は、応答速度が10μsec以上1
00μsec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性
が小さい。なお、ブルー相を用いる場合は、図20の構成に限らず、対向電極層4031
に相当する電極層が画素電極層4030と同じ基板側に形成された構造の、所謂横電界モ
ードの構成を用いても良い。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層4008に用いる
。ブルー相を示す液晶とカイラル剤を含む液晶組成物は、応答速度が10μsec以上1
00μsec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性
が小さい。なお、ブルー相を用いる場合は、図20の構成に限らず、対向電極層4031
に相当する電極層が画素電極層4030と同じ基板側に形成された構造の、所謂横電界モ
ードの構成を用いても良い。
なお、本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置や半透過型
液晶表示装置にも適用できる。
液晶表示装置にも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側(視認側)に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、トランジスタ起因の表面凹凸の低減、及び信頼性を向上させる
ため、トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層(絶縁層4020、絶
縁層4021)で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金
属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保
護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、窒
化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜、
または窒化酸化アルミニウム膜を単層、または積層で形成すればよい。本実施の形態では
保護膜をスパッタ法で形成する例を示すが、特に限定されず他の方法を用いても良い。
ため、トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層(絶縁層4020、絶
縁層4021)で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金
属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保
護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、窒
化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜、
または窒化酸化アルミニウム膜を単層、または積層で形成すればよい。本実施の形態では
保護膜をスパッタ法で形成する例を示すが、特に限定されず他の方法を用いても良い。
本実施の形態では、保護膜として積層構造の絶縁層4020を成膜する。ここでは、絶縁
層4020の一層目として、スパッタ法を用いて酸化シリコン膜を成膜する。保護膜とし
て酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウ
ム膜のヒロック防止に効果がある。
層4020の一層目として、スパッタ法を用いて酸化シリコン膜を成膜する。保護膜とし
て酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウ
ム膜のヒロック防止に効果がある。
また、保護膜の二層目として、スパッタ法を用いて窒化シリコン膜を成膜する。保護膜と
して窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、
トランジスタの電気特性を変化させることを抑制することができる。
して窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、
トランジスタの電気特性を変化させることを抑制することができる。
なお、保護膜を形成した後に、酸化物半導体層のアニール(300℃以上400℃以下)
を行ってもよい。
を行ってもよい。
また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021には、アクリル樹
脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を
有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料(lo
w-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、絶縁層4021を形成してもよい。
脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を
有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料(lo
w-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、絶縁層4021を形成してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi-O-
Si結合を含む樹脂である。シロキサン系樹脂の置換基には有機基(例えばアルキル基や
アリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良
い。
Si結合を含む樹脂である。シロキサン系樹脂の置換基には有機基(例えばアルキル基や
アリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良
い。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021を液体材料で形成する場合、ベーク
する工程で同時に、酸化物半導体層のアニール(300℃以上400℃以下)を行っても
よい。絶縁層4021の焼成工程と酸化物半導体層のアニールを兼ねることで、工程を削
減することができる。
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021を液体材料で形成する場合、ベーク
する工程で同時に、酸化物半導体層のアニール(300℃以上400℃以下)を行っても
よい。絶縁層4021の焼成工程と酸化物半導体層のアニールを兼ねることで、工程を削
減することができる。
画素電極層4030、対向電極層4031には、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いること
ができる。
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いること
ができる。
また、画素電極層4030、対向電極層4031は、導電性高分子(導電性ポリマーとも
いう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成し
た画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が7
0%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が
0.1Ω・cm以下であることが好ましい。
いう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成し
た画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率が7
0%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が
0.1Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4
002に与えられる各種信号及び電位は、FPC4018を介して供給されている。
002に与えられる各種信号及び電位は、FPC4018を介して供給されている。
本実施の形態では、接続端子電極4015は、液晶素子4013が有する画素電極層40
30と同じ導電膜で形成され、端子電極4016は、トランジスタ4010、4011の
ソース電極層及びドレイン電極層と同じ導電膜で形成されている。
30と同じ導電膜で形成され、端子電極4016は、トランジスタ4010、4011の
ソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介し
て電気的に接続されている。
て電気的に接続されている。
また図20においては、信号線駆動回路4003を第1の基板4001に実装している例
を示しているが、本実施の形態はこの構成に限定されず、走査線駆動回路、信号線駆動回
路の一部のみ、または走査線駆動回路の一部のみを実装しても良い。
を示しているが、本実施の形態はこの構成に限定されず、走査線駆動回路、信号線駆動回
路の一部のみ、または走査線駆動回路の一部のみを実装しても良い。
図21は、実施の形態1及び2に示すトランジスタが形成された基板2600を用いて液
晶表示モジュールを構成する一例を示している。
晶表示モジュールを構成する一例を示している。
図21は液晶表示モジュールの一例であり、基板2600と対向基板2601がシール材
2602により固着され、その間にトランジスタ等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。基板2600と対向基板2601の外側に
は偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷陰極管
2610と反射板2611により構成され、回路基板2612は、フレキシブル配線基板
2609により基板2600の配線回路部2608と接続され、コントロール回路や電源
回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有し
た状態で積層してもよい。
2602により固着され、その間にトランジスタ等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。基板2600と対向基板2601の外側に
は偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷陰極管
2610と反射板2611により構成され、回路基板2612は、フレキシブル配線基板
2609により基板2600の配線回路部2608と接続され、コントロール回路や電源
回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有し
た状態で積層してもよい。
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(I
n-Plane-Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi-domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro-cell)モード、OCB(Optically Compensated
Birefringence)モード、FLC(Ferroelectric Liq
uid Crystal)モード、AFLC(AntiFerroelectric L
iquid Crystal)モードなどを用いることができる。
n-Plane-Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi-domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro-cell)モード、OCB(Optically Compensated
Birefringence)モード、FLC(Ferroelectric Liq
uid Crystal)モード、AFLC(AntiFerroelectric L
iquid Crystal)モードなどを用いることができる。
以上により、信頼性の高い液晶表示パネルを構成することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態5)
本実施の形態では、実施の形態1及び2に示すトランジスタを適用した表示装置として電
子ペーパーの例を示す。
本実施の形態では、実施の形態1及び2に示すトランジスタを適用した表示装置として電
子ペーパーの例を示す。
図13は、表示装置の例としてアクティブマトリクス型の電子ペーパーを示す。表示装置
に用いられるトランジスタ581としては、実施の形態1及び2で示すトランジスタを適
用することができる。
に用いられるトランジスタ581としては、実施の形態1及び2で示すトランジスタを適
用することができる。
図13の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の電極層及び第2の電極
層の間に配置し、第1の電極層と第2の電極層の間に電位差を生じさせて球形粒子の向き
を制御することにより、表示を行う方法である。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の電極層及び第2の電極
層の間に配置し、第1の電極層と第2の電極層の間に電位差を生じさせて球形粒子の向き
を制御することにより、表示を行う方法である。
トランジスタ581は、ボトムゲート構造のトランジスタであり、ソース電極層またはド
レイン電極層が、絶縁層585、584、および583に形成された開口部で第1の電極
層587と電気的に接続している。第1の電極層587と第2の電極層588との間には
、黒色領域590a、白色領域590b、及び液体で満たされているキャビティ594を
含む球形粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で
充填されている(図13参照)。本実施の形態においては、第1の電極層587が画素電
極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、トラン
ジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。
レイン電極層が、絶縁層585、584、および583に形成された開口部で第1の電極
層587と電気的に接続している。第1の電極層587と第2の電極層588との間には
、黒色領域590a、白色領域590b、及び液体で満たされているキャビティ594を
含む球形粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で
充填されている(図13参照)。本実施の形態においては、第1の電極層587が画素電
極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、トラン
ジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子を封入した直径10μm以上20
0μm以下程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設け
られるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると
、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することがで
きる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用い
たデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子
に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場
所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であ
っても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き
表示装置(半導体装置、または表示装置を具備する半導体装置ともいう)を遠ざけた場合
であっても、表示された像を保存しておくことが可能となる。
と、正に帯電した白い微粒子と負に帯電した黒い微粒子を封入した直径10μm以上20
0μm以下程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設け
られるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると
、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することがで
きる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用い
たデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子
に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場
所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であ
っても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き
表示装置(半導体装置、または表示装置を具備する半導体装置ともいう)を遠ざけた場合
であっても、表示された像を保存しておくことが可能となる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態6)
本実施の形態では、実施の形態1及び2に示すトランジスタを用いた表示装置として発光
表示装置の例を示す。表示装置が有する表示素子としては、ここではエレクトロルミネッ
センスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子
は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、
前者は有機EL素子、後者は無機EL素子と呼ばれている。
本実施の形態では、実施の形態1及び2に示すトランジスタを用いた表示装置として発光
表示装置の例を示す。表示装置が有する表示素子としては、ここではエレクトロルミネッ
センスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子
は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、
前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。
なお、ここでは、発光素子として有機EL素子を用いて説明する。図18は、デジタル時
間階調駆動を適用可能な画素構成の一例を示す図である。
間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は、実施の形態1及び2で示した、酸化物半導体層をチャネル形成領域に用いるnチャネ
ル型のトランジスタを1つの画素に2つ用いる例を示す。
は、実施の形態1及び2で示した、酸化物半導体層をチャネル形成領域に用いるnチャネ
ル型のトランジスタを1つの画素に2つ用いる例を示す。
画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、
発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ64
01は、ゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の
一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が
駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は
、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線64
07に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている
。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同
一基板上に形成される共通電位線と電気的に接続される。
発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ64
01は、ゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の
一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が
駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は
、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線64
07に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている
。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同
一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されてい
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして、それ
より低い電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良
い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6
404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との
電位差が発光素子6404の発光に必要な電圧以上となるようにそれぞれの電位を設定す
る。
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして、それ
より低い電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良
い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6
404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との
電位差が発光素子6404の発光に必要な電圧以上となるようにそれぞれの電位を設定す
る。
なお、容量素子6403は、駆動用トランジスタ6402のゲート容量を代用して省略す
ることも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領
域とゲート電極との間で容量が形成されていてもよい。
ることも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領
域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲートには、
駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。
駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも
高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、
(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。
駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも
高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、
(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合も信号の入力を異な
らせることで、図18と同じ画素構成を用いることができる。
らせることで、図18と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲートに発光素子6404
の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子64
04の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジ
スタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジス
タ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子64
04の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジ
スタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジス
タ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図18に示す画素構成は、これに限定されない。例えば、図18に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ、または論理回路などを追加してもよい
。
にスイッチ、抵抗素子、容量素子、トランジスタ、または論理回路などを追加してもよい
。
次に、発光素子の構成について、図19を用いて説明する。ここでは、駆動用トランジス
タがn型の場合を例に挙げて、画素の断面構造について説明する。図19(A)、(B)
、(C)の表示装置に用いられるトランジスタ7001、7011、7021は、実施の
形態1及び2で説明したトランジスタを用いることができる。
タがn型の場合を例に挙げて、画素の断面構造について説明する。図19(A)、(B)
、(C)の表示装置に用いられるトランジスタ7001、7011、7021は、実施の
形態1及び2で説明したトランジスタを用いることができる。
発光素子は、光を取り出すために少なくとも陽極または陰極の一方が透明であればよい。
例えば、トランジスタ形成した基板とは逆側の面から光を取り出す上面射出構造、基板側
の面から光を取り出す下面射出構造がある。また、それらを組み合わせた両面射出構造の
発光素子もあり、本発明の画素構成はどの射出構造の発光素子にも用いることができる。
例えば、トランジスタ形成した基板とは逆側の面から光を取り出す上面射出構造、基板側
の面から光を取り出す下面射出構造がある。また、それらを組み合わせた両面射出構造の
発光素子もあり、本発明の画素構成はどの射出構造の発光素子にも用いることができる。
下面射出構造の発光素子について図19(A)を用いて説明する。
トランジスタ7011がn型で、発光素子7012から発せられる光が第1の電極701
3側に射出する場合の画素の断面図を示す。図19(A)では、トランジスタ7011の
ドレイン電極層と電気的に接続された透光性導電層7017上に、発光素子7012の第
1の電極7013が形成されており、第1の電極7013上にEL層7014、第2の電
極7015が順に積層されている。
3側に射出する場合の画素の断面図を示す。図19(A)では、トランジスタ7011の
ドレイン電極層と電気的に接続された透光性導電層7017上に、発光素子7012の第
1の電極7013が形成されており、第1の電極7013上にEL層7014、第2の電
極7015が順に積層されている。
透光性導電層7017としては、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性導電膜を用いることができる。
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性導電膜を用いることができる。
また、発光素子の第1の電極7013には様々な材料を用いることができる。例えば、第
1の電極7013を陰極として用いる場合は、仕事関数が比較的小さい材料、例えば、ア
ルカリ金属(Li、Csなど)、アルカリ土類金属(Mg、Ca、Srなど)、アルカリ
金属やアルカリ土類金属を含む合金(Mg:Ag、Al:Liなど)、またはYbやEr
等の希土類金属等が好ましい。図19(A)では、第1の電極7013の膜厚は、光を透
過する程度(好ましくは、5nm~30nm程度)とする。例えば膜厚20nmのアルミ
ニウム膜を第1の電極7013として用いる。
1の電極7013を陰極として用いる場合は、仕事関数が比較的小さい材料、例えば、ア
ルカリ金属(Li、Csなど)、アルカリ土類金属(Mg、Ca、Srなど)、アルカリ
金属やアルカリ土類金属を含む合金(Mg:Ag、Al:Liなど)、またはYbやEr
等の希土類金属等が好ましい。図19(A)では、第1の電極7013の膜厚は、光を透
過する程度(好ましくは、5nm~30nm程度)とする。例えば膜厚20nmのアルミ
ニウム膜を第1の電極7013として用いる。
なお、透光性導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性
導電層7017と第1の電極7013を形成してもよい。この場合は、同じレジストマス
クを用いてエッチングすることができる。
導電層7017と第1の電極7013を形成してもよい。この場合は、同じレジストマス
クを用いてエッチングすることができる。
また、第1の電極7013の周縁部は、隔壁7019で覆う。隔壁7019は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜、または有機ポリシロ
キサンを用いて形成する。隔壁7019として感光性の樹脂材料を用いる場合、レジスト
マスクを形成する工程を省略することができる。
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜、または有機ポリシロ
キサンを用いて形成する。隔壁7019として感光性の樹脂材料を用いる場合、レジスト
マスクを形成する工程を省略することができる。
また、第1の電極7013及び隔壁7019上に形成するEL層7014は、少なくとも
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。EL層7
014が複数の層で構成されている場合、陰極として機能する第1の電極7013上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。EL層7
014が複数の層で構成されている場合、陰極として機能する第1の電極7013上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。
また、上記積層順に限定されず、第1の電極7013を陽極として機能させ、第1の電極
7013上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、第1の電極7013を陰極として機能させ、第1の電極7013上
に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが
、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる。
7013上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、第1の電極7013を陰極として機能させ、第1の電極7013上
に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが
、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる。
また、EL層7014上に形成する第2の電極7015としては、様々な材料を用いるこ
とができる。例えば、第2の電極7015を陽極として用いる場合は、比較的仕事関数が
大きい材料、例えば、ZrN、Ti、W、Ni、Pt、Cr等や、ITO、IZO、Zn
Oなどの透明導電性材料が好ましい。また、第2の電極7015上に遮蔽膜7016とし
て、光を遮光する金属、または光を反射する金属等を用いる。本実施の形態では、第2の
電極7015としてITO膜を用い、遮蔽膜7016としてTi膜を用いる。
とができる。例えば、第2の電極7015を陽極として用いる場合は、比較的仕事関数が
大きい材料、例えば、ZrN、Ti、W、Ni、Pt、Cr等や、ITO、IZO、Zn
Oなどの透明導電性材料が好ましい。また、第2の電極7015上に遮蔽膜7016とし
て、光を遮光する金属、または光を反射する金属等を用いる。本実施の形態では、第2の
電極7015としてITO膜を用い、遮蔽膜7016としてTi膜を用いる。
第1の電極7013、EL層7014、及び第2の電極7015が積層されている領域が
発光素子7012に相当する。図19(A)に示した素子構造の場合、発光素子7012
から発せられる光は、矢印で示すように第1の電極7013側に射出する。
発光素子7012に相当する。図19(A)に示した素子構造の場合、発光素子7012
から発せられる光は、矢印で示すように第1の電極7013側に射出する。
なお、図19(A)において、発光素子7012から発せられる光は、カラーフィルタ層
7033を通過し、絶縁層7032、酸化物絶縁層7031、ゲート絶縁層7030、及
び基板7010を通過して射出させる。
7033を通過し、絶縁層7032、酸化物絶縁層7031、ゲート絶縁層7030、及
び基板7010を通過して射出させる。
カラーフィルタ層7033は、インクジェット法などの液滴吐出法や、印刷法、フォトリ
ソグラフィ技術を用いたエッチング方法などで形成することができる。
ソグラフィ技術を用いたエッチング方法などで形成することができる。
また、カラーフィルタ層7033は、オーバーコート層7034及び保護絶縁層7035
で覆われる。なお、図19(A)では、オーバーコート層7034は薄い膜厚で図示して
いるが、カラーフィルタ層7033に起因する凹凸を平坦化する機能も有している。なお
、オーバーコート層7034は、アクリル樹脂などの樹脂材料で形成することができる。
で覆われる。なお、図19(A)では、オーバーコート層7034は薄い膜厚で図示して
いるが、カラーフィルタ層7033に起因する凹凸を平坦化する機能も有している。なお
、オーバーコート層7034は、アクリル樹脂などの樹脂材料で形成することができる。
また、保護絶縁層7035、オーバーコート層7034、カラーフィルタ層7033、絶
縁層7032及び酸化物絶縁層7031に形成されたドレイン電極層に達するコンタクト
ホールは、隔壁7019と重なる位置に配置する。
縁層7032及び酸化物絶縁層7031に形成されたドレイン電極層に達するコンタクト
ホールは、隔壁7019と重なる位置に配置する。
次に、両面射出構造の発光素子について、図19(B)を用いて説明する。
図19(B)では、トランジスタ7021のドレイン電極層と電気的に接続された透光性
導電層7027上に、発光素子7022に含まれる第1の電極7023、EL層7024
、及び第2の電極7025が順に積層されている。
導電層7027上に、発光素子7022に含まれる第1の電極7023、EL層7024
、及び第2の電極7025が順に積層されている。
透光性導電層7027には、酸化タングステンを含むインジウム酸化物、酸化タングステ
ンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含む
インジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性導電膜を用いることができる。
ンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含む
インジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性導電膜を用いることができる。
また、第1の電極7023には様々な材料を用いることができる。例えば、第1の電極7
023を陰極として用いる場合には、比較的仕事関数が小さい材料、例えば、アルカリ金
属(Li、Csなど)、アルカリ土類金属(Mg、Ca、Srなど)、アルカリ金属やア
ルカリ土類金属を含む合金(Mg:Ag、Al:Liなど)、またはYbやEr等の希土
類金属等が好ましい。本実施の形態では、第1の電極7023を陰極として用い、その膜
厚は、光を透過する程度(好ましくは、5nm~30nm程度)とする。例えば膜厚20
nmのアルミニウム膜を第1の電極7023として用いる。
023を陰極として用いる場合には、比較的仕事関数が小さい材料、例えば、アルカリ金
属(Li、Csなど)、アルカリ土類金属(Mg、Ca、Srなど)、アルカリ金属やア
ルカリ土類金属を含む合金(Mg:Ag、Al:Liなど)、またはYbやEr等の希土
類金属等が好ましい。本実施の形態では、第1の電極7023を陰極として用い、その膜
厚は、光を透過する程度(好ましくは、5nm~30nm程度)とする。例えば膜厚20
nmのアルミニウム膜を第1の電極7023として用いる。
なお、透光性導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性
導電層7027と第1の電極7023を形成しても良い。この場合、同じレジストマスク
を用いてエッチングすることができる。
導電層7027と第1の電極7023を形成しても良い。この場合、同じレジストマスク
を用いてエッチングすることができる。
また、第1の電極7023の周縁部は、隔壁7029で覆う。隔壁7029は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁7029として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁7029として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、第1の電極7023及び隔壁7029上に形成するEL層7024は、少なくとも
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。EL層7
024が複数の層で構成されている場合、陰極として機能する第1の電極7023上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。EL層7
024が複数の層で構成されている場合、陰極として機能する第1の電極7023上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。
また、上記積層順に限定されず、第1の電極7023を陽極として用い、陽極上にホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、第1の電極7023を陰極として機能させ、第1の電極7023上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧
上昇を抑制でき、消費電力を少なくできる。
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、第1の電極7023を陰極として機能させ、第1の電極7023上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧
上昇を抑制でき、消費電力を少なくできる。
また、EL層7024上に形成する第2の電極7025としては、様々な材料を用いるこ
とができる。例えば、第2の電極7025を陽極として用いる場合は、比較的仕事関数が
大きい材料、例えば、ITO、IZO、ZnOなどの透明導電性材料を好ましく用いるこ
とができる。本実施の形態では、第2の電極7025を陽極として用い、酸化珪素を含む
ITO膜を形成する。
とができる。例えば、第2の電極7025を陽極として用いる場合は、比較的仕事関数が
大きい材料、例えば、ITO、IZO、ZnOなどの透明導電性材料を好ましく用いるこ
とができる。本実施の形態では、第2の電極7025を陽極として用い、酸化珪素を含む
ITO膜を形成する。
第1の電極7023、EL層7024、及び第2の電極7025が積層されている領域が
発光素子7022に相当する。図19(B)に示した素子構造の場合、発光素子7022
から発せられる光は、矢印で示すように第2の電極7025側と第1の電極7023側の
両方に射出する。
発光素子7022に相当する。図19(B)に示した素子構造の場合、発光素子7022
から発せられる光は、矢印で示すように第2の電極7025側と第1の電極7023側の
両方に射出する。
なお、図19(B)において、発光素子7022から第1の電極7023側に発せられる
一方の光は、カラーフィルタ層7043を通過し、絶縁層7042、酸化物絶縁層704
1、第1のゲート絶縁層7040、及び基板7020を通過して射出させる。
一方の光は、カラーフィルタ層7043を通過し、絶縁層7042、酸化物絶縁層704
1、第1のゲート絶縁層7040、及び基板7020を通過して射出させる。
カラーフィルタ層7043は、インクジェット法などの液滴吐出法や、印刷法、フォトリ
ソグラフィ技術を用いたエッチング方法などで形成することができる。
ソグラフィ技術を用いたエッチング方法などで形成することができる。
また、カラーフィルタ層7043は、オーバーコート層7044及び保護絶縁層7045
で覆われる。
で覆われる。
また、保護絶縁層7045、オーバーコート層7044、カラーフィルタ層7043、絶
縁層7042及び酸化物絶縁層7041に形成されたドレイン電極層に達するコンタクト
ホールは、隔壁7029と重なる位置に配置する。
縁層7042及び酸化物絶縁層7041に形成されたドレイン電極層に達するコンタクト
ホールは、隔壁7029と重なる位置に配置する。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第2の電極7025側からの光はカラーフィルタ層7043を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第2の電極7025上方に設けることが好ましい。
第2の電極7025側からの光はカラーフィルタ層7043を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第2の電極7025上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図19(C)を用いて説明する。
図19(C)では、トランジスタ7001のドレイン電極層と電気的に接続された発光素
子7002の第1の電極7003が形成されており、第1の電極7003上にEL層70
04、第2の電極7005が順に積層されている。
子7002の第1の電極7003が形成されており、第1の電極7003上にEL層70
04、第2の電極7005が順に積層されている。
また、第1の電極7003は様々な材料を用いることができる。例えば、第1の電極70
03を陰極として用いる場合、比較的仕事関数が小さい材料、例えば、アルカリ金属(L
i、Csなど)、アルカリ土類金属(Mg、Ca、Srなど)、アルカリ金属やアルカリ
土類金属を含む合金(Mg:Ag、Al:Liなど)、またはYbやEr等の希土類金属
等が好ましい。
03を陰極として用いる場合、比較的仕事関数が小さい材料、例えば、アルカリ金属(L
i、Csなど)、アルカリ土類金属(Mg、Ca、Srなど)、アルカリ金属やアルカリ
土類金属を含む合金(Mg:Ag、Al:Liなど)、またはYbやEr等の希土類金属
等が好ましい。
また、第1の電極7003の周縁部は、隔壁7009で覆う。隔壁7009は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁7009として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁7009として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、第1の電極7003及び隔壁7009上に形成するEL層7004は、少なくとも
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。EL層7
004が複数の層で構成されている場合、陰極として機能する第1の電極7003上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。EL層7
004が複数の層で構成されている場合、陰極として機能する第1の電極7003上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。
また、上記積層順に限定されず、陽極として用いる第1の電極7003上にホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
本実施の形態では、チタン膜、アルミニウム膜、チタン膜の順に積層した積層膜上に、ホ
ール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にM
g:Ag合金薄膜とITOとの積層を形成する。
ール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にM
g:Ag合金薄膜とITOとの積層を形成する。
ただし、トランジスタ7001がn型の場合、第1の電極7003上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における
電圧上昇を抑制することができ、消費電力を少なくすることができる。
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における
電圧上昇を抑制することができ、消費電力を少なくすることができる。
第2の電極7005は、光を透過する透光性を有する導電性材料を用いて形成し、例えば
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
透光性導電膜を用いても良い。
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
透光性導電膜を用いても良い。
第1の電極7003、EL層7004、及び第2の電極7005が積層されている領域が
発光素子7002に相当する。図19(C)に示した画素の場合、発光素子7002から
発せられる光は、矢印で示すように第2の電極7005側に射出する。
発光素子7002に相当する。図19(C)に示した画素の場合、発光素子7002から
発せられる光は、矢印で示すように第2の電極7005側に射出する。
また、トランジスタ7001のドレイン電極層は、酸化物絶縁層7051、保護絶縁層7
052及び絶縁層7055に設けられたコンタクトホールを介して第1の電極7003と
電気的に接続する。
052及び絶縁層7055に設けられたコンタクトホールを介して第1の電極7003と
電気的に接続する。
平坦化絶縁層7053は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エ
ポキシ等の樹脂材料を用いることができる。また、上記樹脂材料の他に、低誘電率材料(
low-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガ
ラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させ
ることで、平坦化絶縁層7053を形成してもよい。平坦化絶縁層7053の形成法は、
特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、
スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、
ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることが
できる。
ポキシ等の樹脂材料を用いることができる。また、上記樹脂材料の他に、低誘電率材料(
low-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガ
ラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させ
ることで、平坦化絶縁層7053を形成してもよい。平坦化絶縁層7053の形成法は、
特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、
スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、
ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることが
できる。
また、第1の電極7003と、隣り合う画素の第1の電極を絶縁するために隔壁7009
を設ける。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂
膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009として感光性
の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
を設ける。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂
膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009として感光性
の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、図19(C)の構造においてフルカラー表示を行う場合は、例えば、発光素子70
02として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、隣り合う他
方の発光素子を青色発光素子とする。また、これら3色の発光素子だけでなく白色素子を
加えた4種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
02として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、隣り合う他
方の発光素子を青色発光素子とする。また、これら3色の発光素子だけでなく白色素子を
加えた4種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、配置する複数の発光素子を全て白色発光素子として、発光素子7002上方にカラ
ーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示
装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色
変換層を組み合わせることによりフルカラー表示を行うことができる。
ーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示
装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色
変換層を組み合わせることによりフルカラー表示を行うことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機E
L素子を設けることも可能である。
L素子を設けることも可能である。
なお、発光素子の駆動を制御するトランジスタと発光素子が電気的に接続されている例を
示したが、該トランジスタと発光素子との間に電流制御用トランジスタが接続されている
構成であってもよい。
示したが、該トランジスタと発光素子との間に電流制御用トランジスタが接続されている
構成であってもよい。
なお本実施の形態で示す表示装置は、図19に示した構成に限定されるものではなく、本
発明の技術的思想に基づく各種の変形が可能である。
発明の技術的思想に基づく各種の変形が可能である。
次に、実施の形態1及び2に示すトランジスタを適用した表示装置の一形態に相当する発
光表示パネル(発光パネルともいう)の外観及び断面について、図22を用いて説明する
。図22は、第1の基板上に形成されたトランジスタ及び発光素子を、第2の基板との間
にシール材によって封止したパネルの上面図であり、図22(B)は、図22(A)のH
-Iにおける断面図に相当する。
光表示パネル(発光パネルともいう)の外観及び断面について、図22を用いて説明する
。図22は、第1の基板上に形成されたトランジスタ及び発光素子を、第2の基板との間
にシール材によって封止したパネルの上面図であり、図22(B)は、図22(A)のH
-Iにおける断面図に相当する。
第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
また、第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、
4503b、及び走査線駆動回路4504a、4504bは、トランジスタを複数有して
おり、図22(B)では、画素部4502に含まれるトランジスタ4510と、信号線駆
動回路4503aに含まれるトランジスタ4509を例示している。
4503b、及び走査線駆動回路4504a、4504bは、トランジスタを複数有して
おり、図22(B)では、画素部4502に含まれるトランジスタ4510と、信号線駆
動回路4503aに含まれるトランジスタ4509を例示している。
トランジスタ4509、4510には、In-Ga-Zn-O系膜を酸化物半導体層とし
て含む信頼性の高い実施の形態1及び2に示すトランジスタを適用することができる。本
実施の形態において、トランジスタ4509、4510はnチャネル型トランジスタであ
る。
て含む信頼性の高い実施の形態1及び2に示すトランジスタを適用することができる。本
実施の形態において、トランジスタ4509、4510はnチャネル型トランジスタであ
る。
絶縁層4544上において、駆動回路用のトランジスタ4509の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後における
トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導電層4
540は、トランジスタ4509のゲート電極層と同電位とすることで、第2のゲート電
極層として機能させることもできる。また、導電層4540にトランジスタ4509のゲ
ート電極層と異なる電位を与えても良い。また、導電層4540の電位は、GND、0V
、或いはフローティング状態であってもよい。
ネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後における
トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導電層4
540は、トランジスタ4509のゲート電極層と同電位とすることで、第2のゲート電
極層として機能させることもできる。また、導電層4540にトランジスタ4509のゲ
ート電極層と異なる電位を与えても良い。また、導電層4540の電位は、GND、0V
、或いはフローティング状態であってもよい。
また、4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電
極層4517は、トランジスタ4510のソース電極層またはドレイン電極層と電気的に
接続されている。なお、発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511の
構成は適宜変えることができる。
極層4517は、トランジスタ4510のソース電極層またはドレイン電極層と電気的に
接続されている。なお、発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511の
構成は適宜変えることができる。
隔壁4520は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
隔壁4520は、感光性の材料を用い、側壁が曲率を有する傾斜面となるような開口部を
第1の電極層4517上に形成することが好ましい。
隔壁4520は、感光性の材料を用い、側壁が曲率を有する傾斜面となるような開口部を
第1の電極層4517上に形成することが好ましい。
電界発光層4512は、単層に限らず、複数の層の積層で構成されていても良い。
発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、DLC膜等を形成することができる。
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、DLC膜等を形成することができる。
また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
本実施の形態では、接続端子電極4515が、発光素子4511が有する第1の電極層4
517と同じ導電膜から形成され、端子電極4516は、トランジスタ4509、451
0が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
517と同じ導電膜から形成され、端子電極4516は、トランジスタ4509、451
0が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介
して電気的に接続されている。
して電気的に接続されている。
発光素子4511から光が取り出される方向に位置する基板には、透光性を有さなければ
ならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアク
リルフィルムのような透光性を有する材料を用いる。
ならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアク
リルフィルムのような透光性を有する材料を用いる。
また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。本実施の形態では、窒素を用い
る。
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。本実施の形態では、窒素を用い
る。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板(楕円偏光板を含む)
、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは
、別途形成された単結晶半導体または多結晶半導体によって形成された駆動回路が実装さ
れたものでもよい。また、信号線駆動回路のみ、走査線駆動回路のみ、またはそれらの一
部のみを別途形成して実装しても良く、本実施の形態は図22の構成に限定されない。
、別途形成された単結晶半導体または多結晶半導体によって形成された駆動回路が実装さ
れたものでもよい。また、信号線駆動回路のみ、走査線駆動回路のみ、またはそれらの一
部のみを別途形成して実装しても良く、本実施の形態は図22の構成に限定されない。
以上の工程により、信頼性の高い発光表示装置(表示パネル)を構成することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態7)
実施の形態1及び2に示すトランジスタを適用した表示装置は、電子ペーパーに用いるこ
とができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用
いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポス
ター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に
適用することができる。電子機器の一例を図11、図12に示す。
実施の形態1及び2に示すトランジスタを適用した表示装置は、電子ペーパーに用いるこ
とができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用
いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポス
ター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に
適用することができる。電子機器の一例を図11、図12に示す。
図11(A)は、電子ペーパーで作られたポスター2631を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。なお、ポスター2631は、無線で情報を
送受信できる構成としてもよい。
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。なお、ポスター2631は、無線で情報を
送受信できる構成としてもよい。
また、図11(B)は、電車などの乗り物の車内広告2632を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
また、図12は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体27
01および筐体2703の2つの筐体で構成されている。筐体2701および筐体270
3は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍を閲覧する様な形態で操作することが可
能となる。
01および筐体2703の2つの筐体で構成されている。筐体2701および筐体270
3は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍を閲覧する様な形態で操作することが可
能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図12では表示部2705)に文章を表示し、左側の表示部
(図12では表示部2707)に画像を表示することができる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図12では表示部2705)に文章を表示し、左側の表示部
(図12では表示部2707)に画像を表示することができる。
また、図12では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態8)
実施の形態1及び2に示すトランジスタを用いた表示装置は、さまざまな電子機器(遊技
機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テ
レビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカ
メラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電
話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大
型ゲーム機などが挙げられる。
実施の形態1及び2に示すトランジスタを用いた表示装置は、さまざまな電子機器(遊技
機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テ
レビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカ
メラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電
話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大
型ゲーム機などが挙げられる。
図23(A)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルの切り替えや音量の操作を行うことができ、表示部9603
に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモ
コン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよ
い。
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルの切り替えや音量の操作を行うことができ、表示部9603
に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモ
コン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよ
い。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図23(B)は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム9700は、筐体9701に表示部9703が組み込まれている。表示部970
3は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
フレーム9700は、筐体9701に表示部9703が組み込まれている。表示部970
3は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図24(A)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成さ
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
24(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい、または赤外線を測定する機能を含むもの)、マイクロフォン9889)等を
備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発
明に係る表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とす
ることができる。図24(A)に示す携帯型遊技機は、記録媒体に記録されているプログ
ラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を
行って情報を共有する機能を有する。なお、図24(A)に示す携帯型遊技機が有する機
能はこれに限定されず、様々な機能を有することができる。
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
24(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい、または赤外線を測定する機能を含むもの)、マイクロフォン9889)等を
備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発
明に係る表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とす
ることができる。図24(A)に示す携帯型遊技機は、記録媒体に記録されているプログ
ラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を
行って情報を共有する機能を有する。なお、図24(A)に示す携帯型遊技機が有する機
能はこれに限定されず、様々な機能を有することができる。
図24(B)は大型遊技機であるスロットマシンの一例を示している。スロットマシン9
900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9
900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限
定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他付属設備
が適宜設けられた構成とすることができる。
900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9
900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限
定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他付属設備
が適宜設けられた構成とすることができる。
図25(A)は、携帯電話機の一例を示している。携帯電話機1000は、筐体1001
に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、ス
ピーカ1005、マイク1006などを備えている。
に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、ス
ピーカ1005、マイク1006などを備えている。
図25(A)に示す携帯電話機1000は、表示部1002を指などで触れることで、情
報を入力することができる。また、通話やメールの送受信などの操作は、表示部1002
を指などで触れることにより行うことができる。
報を入力することができる。また、通話やメールの送受信などの操作は、表示部1002
を指などで触れることにより行うことができる。
表示部1002の画面には主として3つのモードがある。第1は、画像の表示を主とする
表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表
示モードと入力モードの2つのモードが混合した表示+入力モードである。
表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表
示モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。
また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表
示部1002の画面表示を自動的に切り替えるようにすることができる。
有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表
示部1002の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部1002を触れること、または筐体1001の操
作ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
作ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示
部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部10
02を掌や指で触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
02を掌や指で触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図25(B)も携帯電話機の一例である。図25(B)の携帯電話機は、筐体9411に
、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に
操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び
着信時に発光する発光部9406を含む通信装置9400を有しており、表示機能を有す
る表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能であ
る。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表示
装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機能
のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置9
410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通信
又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテ
リーを有する。
、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に
操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び
着信時に発光する発光部9406を含む通信装置9400を有しており、表示機能を有す
る表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能であ
る。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表示
装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機能
のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置9
410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通信
又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテ
リーを有する。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。
ることができることとする。
(実施の形態9)
酸化物半導体層と金属層または酸化物絶縁層が接触すると酸素が移動する現象が起こる。
本実施の形態では、酸化物半導体層が非晶質の場合と結晶の場合との違いについて、上記
現象に対する科学計算結果を説明する。
酸化物半導体層と金属層または酸化物絶縁層が接触すると酸素が移動する現象が起こる。
本実施の形態では、酸化物半導体層が非晶質の場合と結晶の場合との違いについて、上記
現象に対する科学計算結果を説明する。
図33は、本発明の一態様であるトランジスタの構造において、酸化物半導体層とソース
電極及びドレイン電極となる金属層、及び酸化物半導体層と酸化物絶縁層が接触した状態
の模式図である。図の矢印方向は、それぞれが接触した状態もしくは、加熱した状態での
それぞれ酸素の移動方向を示している。
電極及びドレイン電極となる金属層、及び酸化物半導体層と酸化物絶縁層が接触した状態
の模式図である。図の矢印方向は、それぞれが接触した状態もしくは、加熱した状態での
それぞれ酸素の移動方向を示している。
i型の酸化物半導体層は、酸素欠損を起こすとn型の導電性を示すようになり、逆に酸素
欠損でn型となっている酸化物半導体層は、酸素を過剰に供給されることでi型となる。
実際のデバイスプロセスではこの効果を利用し、ソース電極及びドレイン電極となる金属
層と接する酸化物半導体層では、金属側に酸素が引っ張られ、その接した領域の一部(膜
厚が薄い場合は膜厚方向全体)が酸素欠損を起こしてn型化し、金属層と良好な接触を得
ることができる。また、酸化物絶縁層と接する酸化物半導体層には、酸化物絶縁層から酸
素が供給され、その接した領域の一部が(膜厚が薄い場合は膜厚方向全体)が酸素過剰と
なってi型化し、トランジスタのチャネル形成領域として機能するようになる。
欠損でn型となっている酸化物半導体層は、酸素を過剰に供給されることでi型となる。
実際のデバイスプロセスではこの効果を利用し、ソース電極及びドレイン電極となる金属
層と接する酸化物半導体層では、金属側に酸素が引っ張られ、その接した領域の一部(膜
厚が薄い場合は膜厚方向全体)が酸素欠損を起こしてn型化し、金属層と良好な接触を得
ることができる。また、酸化物絶縁層と接する酸化物半導体層には、酸化物絶縁層から酸
素が供給され、その接した領域の一部が(膜厚が薄い場合は膜厚方向全体)が酸素過剰と
なってi型化し、トランジスタのチャネル形成領域として機能するようになる。
本発明の一態様では、酸化物半導体層とソース電極及びドレイン電極となる金属層、及び
酸化物半導体層と酸化物絶縁層が接触する領域には、酸化物半導体の結晶領域が形成され
ている。従って、上記金属層または酸化物絶縁層と接触する領域が非晶質の酸化物半導体
層である場合との違いについて、酸素の移動形態を科学計算によって確かめた。
酸化物半導体層と酸化物絶縁層が接触する領域には、酸化物半導体の結晶領域が形成され
ている。従って、上記金属層または酸化物絶縁層と接触する領域が非晶質の酸化物半導体
層である場合との違いについて、酸素の移動形態を科学計算によって確かめた。
科学計算に用いたモデルは、In-Ga-Zn-O系の非晶質及び結晶構造で、直方体の
長手方向片側の領域から酸素を10%欠損させたものを用いた(図34参照。)計算内容
は、650℃の加速条件下で10nsec後の酸素の分布を比較するものである。それぞ
れの条件を表1、表2に示す。
長手方向片側の領域から酸素を10%欠損させたものを用いた(図34参照。)計算内容
は、650℃の加速条件下で10nsec後の酸素の分布を比較するものである。それぞ
れの条件を表1、表2に示す。
計算結果として、図35(A)に非晶質を用いた場合の酸素の分布、図35(B)に結晶
を用いた場合の酸素の分布に示す。点線が初期(Initial)、実線が結果(10n
sec後)である。分布の変化から、非晶質、結晶を問わず酸素が移動していることがわ
かる。
を用いた場合の酸素の分布に示す。点線が初期(Initial)、実線が結果(10n
sec後)である。分布の変化から、非晶質、結晶を問わず酸素が移動していることがわ
かる。
酸素欠損有りの領域における計算前後での酸素原子の増加率は、非晶質で15.9%、結
晶で11.3%であった。つまり、非晶質の方が結晶よりも酸素が動きやすく、酸素欠損
を埋めやすいという結果となった。すなわち、結晶内では非晶質よりも比較的酸素は動き
にくいことになる。
晶で11.3%であった。つまり、非晶質の方が結晶よりも酸素が動きやすく、酸素欠損
を埋めやすいという結果となった。すなわち、結晶内では非晶質よりも比較的酸素は動き
にくいことになる。
従って、本発明の一態様における酸化物半導体層に結晶領域を有する構造においても、酸
化物半導体層が非晶質の場合と同様に酸素の移動が起こることが確認された。また、結晶
内では非晶質よりも比較的酸素は動きにくいことから、酸化物半導体層からの酸素の脱離
を抑える効果があることが確認できた。
化物半導体層が非晶質の場合と同様に酸素の移動が起こることが確認された。また、結晶
内では非晶質よりも比較的酸素は動きにくいことから、酸化物半導体層からの酸素の脱離
を抑える効果があることが確認できた。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
ることができることとする。
本実施例では、RTA法を用いて高温短時間で脱水化または脱水素化した酸化物半導体膜
の状態についてTEM分析法、TEM―EDX分析法、X線回折法、SIMS分析法を用
いて解析した結果を説明する。
の状態についてTEM分析法、TEM―EDX分析法、X線回折法、SIMS分析法を用
いて解析した結果を説明する。
解析に用いた試料は、In2O3:Ga2O3:ZnO=1:1:1(モル数比)の酸化
物半導体成膜用ターゲットを使用して、実施の形態2に従って作製したIn-Ga-Zn
-O系膜である。また、試料は、RTA装置を用い窒素ガス雰囲気中で650℃、6分間
の加熱工程を行った試料A、比較として、電気炉を用い窒素ガス雰囲気中で450℃、1
時間の加熱工程を行った試料B、非加熱の状態の試料C(as-depo)、の3種類と
した。
物半導体成膜用ターゲットを使用して、実施の形態2に従って作製したIn-Ga-Zn
-O系膜である。また、試料は、RTA装置を用い窒素ガス雰囲気中で650℃、6分間
の加熱工程を行った試料A、比較として、電気炉を用い窒素ガス雰囲気中で450℃、1
時間の加熱工程を行った試料B、非加熱の状態の試料C(as-depo)、の3種類と
した。
先ず、それぞれの試料の結晶状態を調べるために、高分解能透過電子顕微鏡(日立製作所
製「H9000-NAR」:TEM)を用いて、その断面を加速電圧300kVで観察し
た。図26に試料A、図27に試料B、図28に試料Cの断面写真を示す。なお、それぞ
れの図の(A)は低倍写真(200万倍)、(B)は高倍写真(400万倍)である。
製「H9000-NAR」:TEM)を用いて、その断面を加速電圧300kVで観察し
た。図26に試料A、図27に試料B、図28に試料Cの断面写真を示す。なお、それぞ
れの図の(A)は低倍写真(200万倍)、(B)は高倍写真(400万倍)である。
図26に示すRTA法で650℃、6分間の加熱を行った試料Aは、その断面において、
表層部に連続した格子像が観察された。特に図26(B)の高倍写真では、白枠で囲んだ
領域に明瞭な格子像が観察され、揃った微結晶の存在が示唆されている。このことから、
RTA法で650℃、6分間程度の短時間の加熱においてIn-Ga-Zn-O系膜の表
層部は結晶化し、結晶領域を有するようになることが明らかとなった。なお、表層部を除
くその他の領域においては、連続した明瞭な格子像は観察されず、非晶質領域の所々に微
結晶粒子が浮いている様子が確認された。微結晶の粒子サイズは2nm以上4nm以下の
所謂ナノクリスタルであった。
表層部に連続した格子像が観察された。特に図26(B)の高倍写真では、白枠で囲んだ
領域に明瞭な格子像が観察され、揃った微結晶の存在が示唆されている。このことから、
RTA法で650℃、6分間程度の短時間の加熱においてIn-Ga-Zn-O系膜の表
層部は結晶化し、結晶領域を有するようになることが明らかとなった。なお、表層部を除
くその他の領域においては、連続した明瞭な格子像は観察されず、非晶質領域の所々に微
結晶粒子が浮いている様子が確認された。微結晶の粒子サイズは2nm以上4nm以下の
所謂ナノクリスタルであった。
一方、図27(試料B)及び図28(試料C)の断面写真からは膜厚方向のどの領域にお
いても明瞭な格子像は観察されず、非晶質であることが確認された。
いても明瞭な格子像は観察されず、非晶質であることが確認された。
図29(A)及び(B)には、RTA法で650℃、6分間の加熱を行った試料Aの表層
部の拡大写真と結晶領域の電子線回折パターンを示す。表層部の拡大写真(図29(A)
)には、格子像が並ぶ方向を示した1~5の矢印が示してあり、膜の表面に対して垂直方
向に結晶が成長していることがわかる。図29(B)に示す電子線回折パターンは、矢印
番号の3の位置で観測されたもので、c軸方向の配向が確認されている。また、この電子
線回折パターンと既知の格子定数を比較した結果、結晶構造はIn2Ga2ZnO7であ
ることが判明した(図36参照。)
部の拡大写真と結晶領域の電子線回折パターンを示す。表層部の拡大写真(図29(A)
)には、格子像が並ぶ方向を示した1~5の矢印が示してあり、膜の表面に対して垂直方
向に結晶が成長していることがわかる。図29(B)に示す電子線回折パターンは、矢印
番号の3の位置で観測されたもので、c軸方向の配向が確認されている。また、この電子
線回折パターンと既知の格子定数を比較した結果、結晶構造はIn2Ga2ZnO7であ
ることが判明した(図36参照。)
図30は、試料Aの表層部断面のTEM―EDX(エネルギー分散型X線分光法)分析結
果である。モル数比In2O3:Ga2O3:ZnO=1:1:1の原料ターゲットを用
いたのに対し、表層部の組成比は、InまたはGaが1に対してZnが0.3以上0.4
以下の比率となり、Znが若干欠乏していることがわかった。
果である。モル数比In2O3:Ga2O3:ZnO=1:1:1の原料ターゲットを用
いたのに対し、表層部の組成比は、InまたはGaが1に対してZnが0.3以上0.4
以下の比率となり、Znが若干欠乏していることがわかった。
次に同じ3種類の試料について、X線回折法にて結晶状態を分析した結果を図31に示す
。それぞれの試料のチャートにおいて、2θ=30~36°に見られるピークがIn-G
a-Zn-O系材料に由来する情報であり、ブロードであることから非晶質状態を反映し
ている。しかしながら、RTA法で650℃、6分間の加熱を行った試料Aは試料B、試
料Cよりもピーク位置が低角側にあり、In-Ga-Zn-O系結晶材料で最も強い回折
強度を示す(009)面や(101)面から得られる回折ピークの存在を示唆している。
従って、X線回折法においても試料Aに結晶領域があることが確認された。
。それぞれの試料のチャートにおいて、2θ=30~36°に見られるピークがIn-G
a-Zn-O系材料に由来する情報であり、ブロードであることから非晶質状態を反映し
ている。しかしながら、RTA法で650℃、6分間の加熱を行った試料Aは試料B、試
料Cよりもピーク位置が低角側にあり、In-Ga-Zn-O系結晶材料で最も強い回折
強度を示す(009)面や(101)面から得られる回折ピークの存在を示唆している。
従って、X線回折法においても試料Aに結晶領域があることが確認された。
次に試料A、試料Cの膜中水素濃度、炭素濃度、窒素濃度のそれぞれについての、SIM
S(二次イオン質量分析法)分析結果を図32に示す。横軸は試料表面からの深さを示し
ており、左端の深さ0nmの位置が試料最表面(酸化物半導体層の最表面)に相当し、分
析は表面側より行っている。
S(二次イオン質量分析法)分析結果を図32に示す。横軸は試料表面からの深さを示し
ており、左端の深さ0nmの位置が試料最表面(酸化物半導体層の最表面)に相当し、分
析は表面側より行っている。
図32(A)は水素濃度プロファイルを示している。試料Aのプロファイルから、試料C
のプロファイルよりも一桁以上水素濃度が減少していることが判明し、RTA法で650
℃、6分間の加熱によって脱水化または脱水素化が効果的に行われていることが確認され
た。なお、試料Aのプロファイル及び試料Cのプロファイルは、試料と同じIn-Ga-
Zn-O系酸化物半導体層で作製した標準試料を用いて定量したものである。
のプロファイルよりも一桁以上水素濃度が減少していることが判明し、RTA法で650
℃、6分間の加熱によって脱水化または脱水素化が効果的に行われていることが確認され
た。なお、試料Aのプロファイル及び試料Cのプロファイルは、試料と同じIn-Ga-
Zn-O系酸化物半導体層で作製した標準試料を用いて定量したものである。
なお、SIMS分析は、その原理上、試料表面近傍や、材質が異なる積層膜界面近傍のデ
ータを正確に得ることが困難であることが知られている。本分析においては、膜中の正確
なデータを得るために約40nmの膜厚のうち、深さ15nm以降35nm以内のプロフ
ァイルを評価の対象とした。
ータを正確に得ることが困難であることが知られている。本分析においては、膜中の正確
なデータを得るために約40nmの膜厚のうち、深さ15nm以降35nm以内のプロフ
ァイルを評価の対象とした。
試料Cのプロファイルから、脱水素化を行っていない酸化物半導体層中に、水素が約3×
1020atoms/cm3以上、約5×1020atoms/cm3以下、平均水素濃
度で約4×1020atoms/cm3含まれていることがわかる。また、試料Aのプロ
ファイルから、脱水素化により、酸化物半導体層中の平均水素濃度を約2×1019at
oms/cm3に低減できていることがわかる。
1020atoms/cm3以上、約5×1020atoms/cm3以下、平均水素濃
度で約4×1020atoms/cm3含まれていることがわかる。また、試料Aのプロ
ファイルから、脱水素化により、酸化物半導体層中の平均水素濃度を約2×1019at
oms/cm3に低減できていることがわかる。
図32(B)には炭素濃度プロファイル、図32(C)には窒素濃度プロファイルをそれ
ぞれ示す。水素濃度プロファイルと異なり、どちらも試料Aと試料Cとの明確な違いは確
認されず、RTA法で650℃、6分間の加熱による炭素及び窒素成分の脱離または混入
は無いことが明かとなった。また、図38に「H」+「O」の二次イオン強度、図39に
「H2」+「O」の二次イオン強度の検出結果を示す。どちらも高い温度で処理した試料
の強度が低くなっており、RTA法で650℃、6分間の加熱でも水分またはOHの脱離
が効率よく行われていることがわかった。
ぞれ示す。水素濃度プロファイルと異なり、どちらも試料Aと試料Cとの明確な違いは確
認されず、RTA法で650℃、6分間の加熱による炭素及び窒素成分の脱離または混入
は無いことが明かとなった。また、図38に「H」+「O」の二次イオン強度、図39に
「H2」+「O」の二次イオン強度の検出結果を示す。どちらも高い温度で処理した試料
の強度が低くなっており、RTA法で650℃、6分間の加熱でも水分またはOHの脱離
が効率よく行われていることがわかった。
以上の解析結果により、RTA法で650℃、6分間の短時間に加熱した試料は、その表
層部に結晶領域が存在することが確認できた。また、酸化物半導体層中の水素濃度を1/
10以下に低減できることが確認できた。
層部に結晶領域が存在することが確認できた。また、酸化物半導体層中の水素濃度を1/
10以下に低減できることが確認できた。
本実施例では、実施の形態1で作製したトランジスタについて-BT試験を行った結果を
説明する。
説明する。
トランジスタの信頼性を調べるための手法の一つに、バイアス-熱ストレス試験(以下、
BT試験という)がある。BT試験は加速試験の一種であり、長期間の使用によって起こ
るトランジスタの特性変化を、短時間で評価することができる。特に、BT試験前後にお
けるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。
BT試験前後において、しきい値電圧の変化量が少ないほど、信頼性が高いトランジスタ
であるといえる。
BT試験という)がある。BT試験は加速試験の一種であり、長期間の使用によって起こ
るトランジスタの特性変化を、短時間で評価することができる。特に、BT試験前後にお
けるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。
BT試験前後において、しきい値電圧の変化量が少ないほど、信頼性が高いトランジスタ
であるといえる。
具体的には、トランジスタが形成されている基板の温度(基板温度)を一定に維持し、ト
ランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異
なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また
、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を+BT試験とい
い、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を-BT試験と
いう。
ランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異
なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また
、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を+BT試験とい
い、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を-BT試験と
いう。
BT試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間に
より決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースお
よびドレインの電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が100
nmのゲート絶縁膜に印加する電界強度を2MV/cmとしたい場合は、電位差を20V
とすればよい。
より決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースお
よびドレインの電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が100
nmのゲート絶縁膜に印加する電界強度を2MV/cmとしたい場合は、電位差を20V
とすればよい。
なお、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の
中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。
中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。
-BT試験は、基板温度を150℃、ゲート絶縁膜に印加する電界強度を2MV/cm、
印加時間を1時間として行った。
印加時間を1時間として行った。
まず、-BT試験対象となるトランジスタの初期特性を測定するため、基板温度を40℃
とし、ソース-ドレイン間電圧(以下、ドレイン電圧またはVdともいう)を1Vとし、
ソース-ゲート間電圧(以下、ゲート電圧またはVgともいう)を-20V~+20Vま
で変化させたときのソース-ドレイン電流(以下、ドレイン電流またはIdともいう)の
変化特性、すなわちVdが1Vの時のVg-Id特性を測定した。ここでは基板温度を試
料表面への吸湿対策として40℃としているが、特に問題がなければ、基板温度を室温(
25℃)として測定してもかまわない。
とし、ソース-ドレイン間電圧(以下、ドレイン電圧またはVdともいう)を1Vとし、
ソース-ゲート間電圧(以下、ゲート電圧またはVgともいう)を-20V~+20Vま
で変化させたときのソース-ドレイン電流(以下、ドレイン電流またはIdともいう)の
変化特性、すなわちVdが1Vの時のVg-Id特性を測定した。ここでは基板温度を試
料表面への吸湿対策として40℃としているが、特に問題がなければ、基板温度を室温(
25℃)として測定してもかまわない。
次に、Vdを10Vとして同様の測定を行い、Vdが10Vの時のVg-Id特性を測定
した。
した。
次に、基板温度を150℃まで上昇させた後、トランジスタのソースおよびドレインの電
位を0Vとした。続いて、ゲート絶縁膜へ印加される電界強度が2MV/cmとなるよう
にゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが100nm
であったため、ゲートに-20Vを印加し、そのまま1時間保持した。ここでは印加時間
を1時間としたが、目的に応じて適宜時間を変更してもよい。
位を0Vとした。続いて、ゲート絶縁膜へ印加される電界強度が2MV/cmとなるよう
にゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが100nm
であったため、ゲートに-20Vを印加し、そのまま1時間保持した。ここでは印加時間
を1時間としたが、目的に応じて適宜時間を変更してもよい。
次に、ゲート、ソースおよびドレインへ電圧を印加したまま、基板温度を40℃まで下げ
た。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響により
-BT試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加し
たまま基板温度を下げる必要がある。基板温度が40℃になった後、電圧の印加を終了さ
せた。なお、厳密には降温時間も印加時間に加える必要があるが、実際には数分で40℃
まで下げることができたため、これを誤差範囲内と考え、降温時間は印加時間に加えてい
ない。
た。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響により
-BT試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加し
たまま基板温度を下げる必要がある。基板温度が40℃になった後、電圧の印加を終了さ
せた。なお、厳密には降温時間も印加時間に加える必要があるが、実際には数分で40℃
まで下げることができたため、これを誤差範囲内と考え、降温時間は印加時間に加えてい
ない。
次に、初期特性の測定と同じ条件で、Vdが1Vの時と10Vの時のVg-Id特性をそ
れぞれ測定し、-BT試験後のVg-Id特性を得た。
れぞれ測定し、-BT試験後のVg-Id特性を得た。
図37(A)に、-BT試験前後におけるトランジスタのVg-Id特性を示す。図37
(A)の横軸はゲート電圧(Vg)で、縦軸はゲート電圧に対するドレイン電流(Id)
を対数目盛で示している。
(A)の横軸はゲート電圧(Vg)で、縦軸はゲート電圧に対するドレイン電流(Id)
を対数目盛で示している。
図37(B)は、図37(A)に示す部位900を拡大した図である。初期特性901は
、Vdが1Vの時の-BT試験前のトランジスタのVg-Id特性であり、初期特性91
1は、Vdが10Vの時の-BT試験前のトランジスタのVg-Id特性である。また、
-BT902は、-BT試験後の、Vdが1Vの時のトランジスタのVg-Id特性であ
り、-BT912は、-BT試験後の、Vdが10Vの時のトランジスタのVg-Id特
性である。
、Vdが1Vの時の-BT試験前のトランジスタのVg-Id特性であり、初期特性91
1は、Vdが10Vの時の-BT試験前のトランジスタのVg-Id特性である。また、
-BT902は、-BT試験後の、Vdが1Vの時のトランジスタのVg-Id特性であ
り、-BT912は、-BT試験後の、Vdが10Vの時のトランジスタのVg-Id特
性である。
図37から、初期特性901及び初期特性911に比べ、-BT902及び-BT912
は、全体がプラス方向へ僅かにシフトしていることがわかる。しかしながら、シフト量は
0.5V以下とごく僅かであり、本実施の形態1で作製したトランジスタは、-BT試験
における信頼性が高いトランジスタであることが確認できた。
は、全体がプラス方向へ僅かにシフトしていることがわかる。しかしながら、シフト量は
0.5V以下とごく僅かであり、本実施の形態1で作製したトランジスタは、-BT試験
における信頼性が高いトランジスタであることが確認できた。
11 配線
12 配線
13 配線
14 配線
15 配線
21 入力端子
22 入力端子
23 入力端子
24 入力端子
25 入力端子
26 出力端子
27 出力端子
28 トランジスタ
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
36 トランジスタ
37 トランジスタ
38 トランジスタ
39 トランジスタ
40 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
51 電源線
52 電源線
53 電源線
61 期間
62 期間
100 基板
101 ゲート電極層
102 ゲート絶縁層
103 酸化物半導体層
106 結晶領域
107 酸化物絶縁層
108 容量配線
110 画素電極層
112 導電層
113 導電層
114 導電層
120 接続電極
121 端子
122 端子
125 コンタクトホール
126 コンタクトホール
127 コンタクトホール
128 透光性導電層
129 透光性導電層
131 レジストマスク
150 接続電極
151 端子
152 ゲート絶縁層
153 接続電極
154 保護絶縁膜
155 透光性導電層
156 端子
170 トランジスタ
581 トランジスタ
585 絶縁層
587 電極層
588 電極層
589 球形粒子
594 キャビティ
595 充填材
900 部位
901 初期特性
902 -BT
911 初期特性
912 -BT
1000 携帯電話機
1001 筐体
1002 表示部
1003 操作ボタン
1004 外部接続ポート
1005 スピーカ
1006 マイク
105a ソース電極層
105b ドレイン電極層
112a 導電層
113a 導電層
114a 導電層
2600 基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2631 ポスター
2632 車内広告
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4040 導電層
4044 絶縁層
4501 基板
4502 画素部
4505 シール材
4506 基板
4507 充填材
4509 トランジスタ
4510 トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4519 異方性導電膜
4520 隔壁
4540 導電層
4544 絶縁層
5300 基板
5301 画素部
5302 走査線駆動回路
5303 走査線駆動回路
5304 信号線駆動回路
5305 タイミング制御回路
5601 シフトレジスタ
5602 スイッチング回路
5603 トランジスタ
5604 配線
5605 配線
590a 黒色領域
590b 白色領域
6400 画素
6401 スイッチング用トランジスタ
6402 駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 トランジスタ
7002 発光素子
7003 電極
7004 EL層
7005 電極
7009 隔壁
7010 基板
7011 トランジスタ
7012 発光素子
7013 電極
7014 EL層
7015 電極
7016 遮蔽膜
7017 透光性導電層
7019 隔壁
7020 基板
7021 トランジスタ
7022 発光素子
7023 電極
7024 EL層
7025 電極
7026 電極
7027 透光性導電層
7029 隔壁
7030 ゲート絶縁層
7031 酸化物絶縁層
7032 絶縁層
7033 カラーフィルタ層
7034 オーバーコート層
7035 保護絶縁層
7040 ゲート絶縁層
7041 酸化物絶縁層
7042 絶縁層
7043 カラーフィルタ層
7044 オーバーコート層
7045 保護絶縁層
7051 酸化物絶縁層
7052 保護絶縁層
7053 平坦化絶縁層
7055 絶縁層
9400 通信装置
9401 筐体
9402 操作ボタン
9403 外部入力端子
9404 マイク
9405 スピーカ
9406 発光部
9410 表示装置
9411 筐体
9412 表示部
9413 操作ボタン
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部
4503a 信号線駆動回路
4503b 信号線駆動回路
4504a 走査線駆動回路
4504b 走査線駆動回路
4518a FPC
4518b FPC
12 配線
13 配線
14 配線
15 配線
21 入力端子
22 入力端子
23 入力端子
24 入力端子
25 入力端子
26 出力端子
27 出力端子
28 トランジスタ
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
36 トランジスタ
37 トランジスタ
38 トランジスタ
39 トランジスタ
40 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
51 電源線
52 電源線
53 電源線
61 期間
62 期間
100 基板
101 ゲート電極層
102 ゲート絶縁層
103 酸化物半導体層
106 結晶領域
107 酸化物絶縁層
108 容量配線
110 画素電極層
112 導電層
113 導電層
114 導電層
120 接続電極
121 端子
122 端子
125 コンタクトホール
126 コンタクトホール
127 コンタクトホール
128 透光性導電層
129 透光性導電層
131 レジストマスク
150 接続電極
151 端子
152 ゲート絶縁層
153 接続電極
154 保護絶縁膜
155 透光性導電層
156 端子
170 トランジスタ
581 トランジスタ
585 絶縁層
587 電極層
588 電極層
589 球形粒子
594 キャビティ
595 充填材
900 部位
901 初期特性
902 -BT
911 初期特性
912 -BT
1000 携帯電話機
1001 筐体
1002 表示部
1003 操作ボタン
1004 外部接続ポート
1005 スピーカ
1006 マイク
105a ソース電極層
105b ドレイン電極層
112a 導電層
113a 導電層
114a 導電層
2600 基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2631 ポスター
2632 車内広告
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4040 導電層
4044 絶縁層
4501 基板
4502 画素部
4505 シール材
4506 基板
4507 充填材
4509 トランジスタ
4510 トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4519 異方性導電膜
4520 隔壁
4540 導電層
4544 絶縁層
5300 基板
5301 画素部
5302 走査線駆動回路
5303 走査線駆動回路
5304 信号線駆動回路
5305 タイミング制御回路
5601 シフトレジスタ
5602 スイッチング回路
5603 トランジスタ
5604 配線
5605 配線
590a 黒色領域
590b 白色領域
6400 画素
6401 スイッチング用トランジスタ
6402 駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 トランジスタ
7002 発光素子
7003 電極
7004 EL層
7005 電極
7009 隔壁
7010 基板
7011 トランジスタ
7012 発光素子
7013 電極
7014 EL層
7015 電極
7016 遮蔽膜
7017 透光性導電層
7019 隔壁
7020 基板
7021 トランジスタ
7022 発光素子
7023 電極
7024 EL層
7025 電極
7026 電極
7027 透光性導電層
7029 隔壁
7030 ゲート絶縁層
7031 酸化物絶縁層
7032 絶縁層
7033 カラーフィルタ層
7034 オーバーコート層
7035 保護絶縁層
7040 ゲート絶縁層
7041 酸化物絶縁層
7042 絶縁層
7043 カラーフィルタ層
7044 オーバーコート層
7045 保護絶縁層
7051 酸化物絶縁層
7052 保護絶縁層
7053 平坦化絶縁層
7055 絶縁層
9400 通信装置
9401 筐体
9402 操作ボタン
9403 外部入力端子
9404 マイク
9405 スピーカ
9406 発光部
9410 表示装置
9411 筐体
9412 表示部
9413 操作ボタン
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部
4503a 信号線駆動回路
4503b 信号線駆動回路
4504a 走査線駆動回路
4504b 走査線駆動回路
4518a FPC
4518b FPC
Claims (9)
- ゲート電極層と、
チャネルが形成される領域を有する酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間に位置する領域を有する第1の絶縁層と、
ソース電極層及びドレイン電極層と、
前記ソース電極層上に位置する領域及び前記ドレイン電極層上に位置する領域を有する第2の絶縁層と、
前記ソース電極層及び前記ドレイン電極層の一方と電気的に接続された画素電極と、
を有し、
前記ソース電極層及び前記ドレイン電極層の一方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第1の導電層を有し、
前記第1の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記ソース電極層及び前記ドレイン電極層の他方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第2の導電層を有し、
前記第2の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記酸化物半導体層は、Inと、Gaと、Znと、を有し、
前記チャネルが形成される領域は、ナノクリスタルを有し、
前記酸化物半導体層は、前記酸化物半導体層の下に位置する前記第1の絶縁層と接する領域を有し、
前記酸化物半導体層は、前記酸化物半導体層の上に位置する前記第2の絶縁層と接する領域を有し、
平面視において、前記酸化物半導体層の周縁は全て前記ゲート電極層と重なっている表示装置。 - ゲート電極層と、
チャネルが形成される領域を有する酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間に位置する領域を有する第1の絶縁層と、
ソース電極層及びドレイン電極層と、
前記ソース電極層上に位置する領域及び前記ドレイン電極層上に位置する領域を有する第2の絶縁層と、
前記ソース電極層及び前記ドレイン電極層の一方と電気的に接続された画素電極と、
を有し、
前記ソース電極層及び前記ドレイン電極層の一方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第1の導電層を有し、
前記第1の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記ソース電極層及び前記ドレイン電極層の他方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第2の導電層を有し、
前記第2の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記酸化物半導体層は、Inと、Gaと、Znと、を有し、
前記酸化物半導体層は、炭素濃度が、1×1020atoms/cm3以下の領域を有し、
前記チャネルが形成される領域は、ナノクリスタルを有し、
前記酸化物半導体層は、前記酸化物半導体層の下に位置する前記第1の絶縁層と接する領域を有し、
前記酸化物半導体層は、前記酸化物半導体層の上に位置する前記第2の絶縁層と接する領域を有し、
平面視において、前記酸化物半導体層の周縁は全て前記ゲート電極層と重なっている表示装置。 - ゲート電極層と、
チャネルが形成される領域を有する酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間に位置する領域を有する第1の絶縁層と、
ソース電極層及びドレイン電極層と、
前記ソース電極層上に位置する領域及び前記ドレイン電極層上に位置する領域を有する第2の絶縁層と、
前記ソース電極層及び前記ドレイン電極層の一方と電気的に接続された画素電極と、
を有し、
前記ソース電極層及び前記ドレイン電極層の一方は、第1の導電層を有し、
前記第1の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記ソース電極層及び前記ドレイン電極層の他方は、第2の導電層を有し、
前記第2の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記酸化物半導体層は、Inと、Gaと、Znと、を有し、
前記チャネルが形成される領域は、ナノクリスタルを有し、
前記酸化物半導体層は、前記酸化物半導体層の下に位置する前記第1の絶縁層と接する領域を有し、
前記酸化物半導体層は、前記酸化物半導体層の上に位置する前記第2の絶縁層と接する領域を有し、
前記第2の絶縁層は、酸化シリコンを有し、
平面視において、前記酸化物半導体層の周縁は全て前記ゲート電極層と重なっている表示装置(ただし、前記酸化物半導体層の組成が前記第1の導電層の組成と同じであり、且つ前記酸化物半導体層の組成が前記第2の導電層の組成と同じである表示装置を除く)。 - 請求項1乃至3のいずれか一において、
前記酸化物半導体層は、第1の領域と、前記第1の領域上に位置し且つ前記第1の領域とは結晶構造が異なる第2の領域と、を有する表示装置。 - 請求項1乃至4のいずれか一において、
前記第2の絶縁層は、酸化シリコンを有する表示装置。 - 請求項1乃至5のいずれか一において、
前記第1の絶縁層は、酸化シリコンを有する表示装置。 - 請求項1乃至6のいずれか一において、
前記酸化物半導体層は、前記チャネルが形成される領域よりも低抵抗である領域を有する表示装置。 - 請求項1乃至7のいずれか一において、
前記酸化物半導体層は、端部がテーパ形状を有する表示装置。 - 請求項1乃至8のいずれか一において、
前記ナノクリスタルは、粒子サイズが1nm以上20nm以下である表示装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009215084 | 2009-09-16 | ||
JP2009215084 | 2009-09-16 | ||
JP2019126962A JP6938572B2 (ja) | 2009-09-16 | 2019-07-08 | 表示装置 |
JP2021142093A JP7401492B2 (ja) | 2009-09-16 | 2021-09-01 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021142093A Division JP7401492B2 (ja) | 2009-09-16 | 2021-09-01 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023168338A JP2023168338A (ja) | 2023-11-24 |
JP7483112B2 true JP7483112B2 (ja) | 2024-05-14 |
Family
ID=43729607
Family Applications (18)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010205307A Active JP5172918B2 (ja) | 2009-09-16 | 2010-09-14 | 半導体装置 |
JP2012134621A Withdrawn JP2012227533A (ja) | 2009-09-16 | 2012-06-14 | 半導体装置 |
JP2012169254A Active JP5148010B2 (ja) | 2009-09-16 | 2012-07-31 | 酸化物半導体層 |
JP2012238066A Active JP5211261B2 (ja) | 2009-09-16 | 2012-10-29 | 酸化物半導体層、半導体装置 |
JP2012282458A Active JP5666549B2 (ja) | 2009-09-16 | 2012-12-26 | 半導体装置 |
JP2012282461A Withdrawn JP2013110425A (ja) | 2009-09-16 | 2012-12-26 | 半導体装置の作製方法 |
JP2013105972A Active JP5483783B2 (ja) | 2009-09-16 | 2013-05-20 | 半導体装置 |
JP2014148481A Active JP5813187B2 (ja) | 2009-09-16 | 2014-07-22 | 半導体装置 |
JP2014161198A Active JP5919341B2 (ja) | 2009-09-16 | 2014-08-07 | 半導体装置 |
JP2015181468A Active JP6077078B2 (ja) | 2009-09-16 | 2015-09-15 | 半導体装置 |
JP2016078772A Active JP6246254B2 (ja) | 2009-09-16 | 2016-04-11 | 酸化物半導体層、半導体装置 |
JP2017002387A Active JP6192863B2 (ja) | 2009-09-16 | 2017-01-11 | 半導体装置 |
JP2017218868A Withdrawn JP2018037682A (ja) | 2009-09-16 | 2017-11-14 | 半導体装置 |
JP2018111356A Active JP6401416B2 (ja) | 2009-09-16 | 2018-06-11 | トランジスタ |
JP2019126962A Active JP6938572B2 (ja) | 2009-09-16 | 2019-07-08 | 表示装置 |
JP2021142093A Active JP7401492B2 (ja) | 2009-09-16 | 2021-09-01 | 表示装置 |
JP2023141271A Pending JP2023168336A (ja) | 2009-09-16 | 2023-08-31 | 半導体装置 |
JP2023142056A Active JP7483112B2 (ja) | 2009-09-16 | 2023-09-01 | 表示装置 |
Family Applications Before (17)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010205307A Active JP5172918B2 (ja) | 2009-09-16 | 2010-09-14 | 半導体装置 |
JP2012134621A Withdrawn JP2012227533A (ja) | 2009-09-16 | 2012-06-14 | 半導体装置 |
JP2012169254A Active JP5148010B2 (ja) | 2009-09-16 | 2012-07-31 | 酸化物半導体層 |
JP2012238066A Active JP5211261B2 (ja) | 2009-09-16 | 2012-10-29 | 酸化物半導体層、半導体装置 |
JP2012282458A Active JP5666549B2 (ja) | 2009-09-16 | 2012-12-26 | 半導体装置 |
JP2012282461A Withdrawn JP2013110425A (ja) | 2009-09-16 | 2012-12-26 | 半導体装置の作製方法 |
JP2013105972A Active JP5483783B2 (ja) | 2009-09-16 | 2013-05-20 | 半導体装置 |
JP2014148481A Active JP5813187B2 (ja) | 2009-09-16 | 2014-07-22 | 半導体装置 |
JP2014161198A Active JP5919341B2 (ja) | 2009-09-16 | 2014-08-07 | 半導体装置 |
JP2015181468A Active JP6077078B2 (ja) | 2009-09-16 | 2015-09-15 | 半導体装置 |
JP2016078772A Active JP6246254B2 (ja) | 2009-09-16 | 2016-04-11 | 酸化物半導体層、半導体装置 |
JP2017002387A Active JP6192863B2 (ja) | 2009-09-16 | 2017-01-11 | 半導体装置 |
JP2017218868A Withdrawn JP2018037682A (ja) | 2009-09-16 | 2017-11-14 | 半導体装置 |
JP2018111356A Active JP6401416B2 (ja) | 2009-09-16 | 2018-06-11 | トランジスタ |
JP2019126962A Active JP6938572B2 (ja) | 2009-09-16 | 2019-07-08 | 表示装置 |
JP2021142093A Active JP7401492B2 (ja) | 2009-09-16 | 2021-09-01 | 表示装置 |
JP2023141271A Pending JP2023168336A (ja) | 2009-09-16 | 2023-08-31 | 半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (5) | US20110062436A1 (ja) |
EP (4) | EP2544237B1 (ja) |
JP (18) | JP5172918B2 (ja) |
KR (6) | KR102111264B1 (ja) |
CN (6) | CN105679834A (ja) |
TW (12) | TWI703734B (ja) |
WO (1) | WO2011033936A1 (ja) |
Families Citing this family (162)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2180518B1 (en) | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
JP5616012B2 (ja) * | 2008-10-24 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8741702B2 (en) | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101667909B1 (ko) | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
JP5504008B2 (ja) | 2009-03-06 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20120031026A (ko) | 2009-06-30 | 2012-03-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
KR101782176B1 (ko) | 2009-07-18 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
KR101460869B1 (ko) * | 2009-09-04 | 2014-11-11 | 가부시끼가이샤 도시바 | 박막 트랜지스터 및 그 제조 방법 |
KR102246529B1 (ko) | 2009-09-16 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102111264B1 (ko) | 2009-09-16 | 2020-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
KR101693544B1 (ko) | 2009-09-24 | 2017-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
CN102648524B (zh) | 2009-10-08 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体器件、显示装置和电子电器 |
KR101623619B1 (ko) * | 2009-10-08 | 2016-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체층 및 반도체 장치 |
WO2011043170A1 (en) | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101680047B1 (ko) * | 2009-10-14 | 2016-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
CN102687400B (zh) | 2009-10-30 | 2016-08-24 | 株式会社半导体能源研究所 | 逻辑电路和半导体装置 |
KR102286284B1 (ko) | 2009-11-06 | 2021-08-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR102009305B1 (ko) | 2009-11-06 | 2019-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR101895561B1 (ko) | 2009-11-13 | 2018-09-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR102183102B1 (ko) | 2009-11-27 | 2020-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
EP2504855A4 (en) | 2009-11-28 | 2016-07-20 | Semiconductor Energy Lab | STACKED OXIDE MATERIAL, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT |
WO2011065210A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
KR102426613B1 (ko) | 2009-11-28 | 2022-07-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
KR20120099475A (ko) | 2009-12-04 | 2012-09-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
WO2011068033A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101523358B1 (ko) | 2009-12-04 | 2015-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR101945171B1 (ko) | 2009-12-08 | 2019-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
EP2513966B1 (en) * | 2009-12-18 | 2020-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN102668098B (zh) | 2009-12-28 | 2015-07-22 | 株式会社半导体能源研究所 | 制造半导体装置的方法 |
WO2011108346A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
US8629438B2 (en) | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8552425B2 (en) | 2010-06-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20130090405A (ko) | 2010-07-02 | 2013-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
KR20130099074A (ko) | 2010-09-03 | 2013-09-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스퍼터링 타겟 및 반도체 장치의 제작 방법 |
US9546416B2 (en) | 2010-09-13 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming crystalline oxide semiconductor film |
US8664097B2 (en) | 2010-09-13 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8871565B2 (en) | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101426515B1 (ko) | 2010-09-15 | 2014-08-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 표시 장치 |
US8569754B2 (en) | 2010-11-05 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI525818B (zh) | 2010-11-30 | 2016-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
US8809852B2 (en) | 2010-11-30 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same |
US8823092B2 (en) | 2010-11-30 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8629496B2 (en) | 2010-11-30 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101995082B1 (ko) | 2010-12-03 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
US9911858B2 (en) | 2010-12-28 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5852874B2 (ja) | 2010-12-28 | 2016-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2012090973A1 (en) | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5975635B2 (ja) | 2010-12-28 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI614747B (zh) | 2011-01-26 | 2018-02-11 | 半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
JP5743064B2 (ja) * | 2011-02-17 | 2015-07-01 | 株式会社Joled | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
US9691772B2 (en) | 2011-03-03 | 2017-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including memory cell which includes transistor and capacitor |
TWI627756B (zh) | 2011-03-25 | 2018-06-21 | 半導體能源研究所股份有限公司 | 場效電晶體及包含該場效電晶體之記憶體與半導體電路 |
JP6053098B2 (ja) | 2011-03-28 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9082860B2 (en) * | 2011-03-31 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9478668B2 (en) * | 2011-04-13 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
US9331206B2 (en) | 2011-04-22 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Oxide material and semiconductor device |
US8932913B2 (en) | 2011-04-22 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8809854B2 (en) | 2011-04-22 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8916868B2 (en) | 2011-04-22 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8878288B2 (en) | 2011-04-22 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8476927B2 (en) * | 2011-04-29 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
TW202414842A (zh) * | 2011-05-05 | 2024-04-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
US8847233B2 (en) | 2011-05-12 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film |
US20120298998A1 (en) * | 2011-05-25 | 2012-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device |
CN103290371B (zh) | 2011-06-08 | 2015-02-25 | 株式会社半导体能源研究所 | 溅射靶材、溅射靶材的制造方法及薄膜形成方法 |
US8952377B2 (en) * | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9496138B2 (en) | 2011-07-08 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device |
US8716073B2 (en) * | 2011-07-22 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing oxide semiconductor film and method for manufacturing semiconductor device |
KR102223582B1 (ko) | 2011-07-22 | 2021-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
US8802493B2 (en) | 2011-09-13 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor device |
CN103843145B (zh) | 2011-09-29 | 2017-03-29 | 株式会社半导体能源研究所 | 半导体装置 |
DE112012007290B3 (de) * | 2011-10-14 | 2017-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
KR20130040706A (ko) * | 2011-10-14 | 2013-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR20130046357A (ko) * | 2011-10-27 | 2013-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2013089115A1 (en) | 2011-12-15 | 2013-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5999101B2 (ja) * | 2011-12-19 | 2016-09-28 | 旭硝子株式会社 | 化学強化用ガラス基板およびその製造方法 |
US8796683B2 (en) * | 2011-12-23 | 2014-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JPWO2013099620A1 (ja) * | 2011-12-26 | 2015-04-30 | 旭硝子株式会社 | 化学強化処理によるガラス基板の反りを低減する方法、および化学強化ガラス基板の製造方法 |
WO2013111756A1 (en) * | 2012-01-25 | 2013-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US9419146B2 (en) | 2012-01-26 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US20130207111A1 (en) * | 2012-02-09 | 2013-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
US9553200B2 (en) | 2012-02-29 | 2017-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102330543B1 (ko) | 2012-04-13 | 2021-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN104272461B (zh) * | 2012-05-09 | 2017-08-08 | Imec 非营利协会 | 用于增加金属氧化物半导体层的电导率的方法 |
KR102551443B1 (ko) | 2012-05-10 | 2023-07-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN102709327B (zh) * | 2012-05-16 | 2015-06-10 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 |
US9059219B2 (en) * | 2012-06-27 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US9190525B2 (en) * | 2012-07-06 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor layer |
KR102171650B1 (ko) | 2012-08-10 | 2020-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
WO2014034566A1 (ja) * | 2012-08-31 | 2014-03-06 | シャープ株式会社 | 半導体装置、表示パネル、及び半導体装置の製造方法 |
JP6351947B2 (ja) | 2012-10-12 | 2018-07-04 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
TWI681233B (zh) | 2012-10-12 | 2020-01-01 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法 |
KR20230152795A (ko) | 2012-11-08 | 2023-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 |
JP6285150B2 (ja) * | 2012-11-16 | 2018-02-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI600157B (zh) | 2012-11-16 | 2017-09-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US20150277168A1 (en) * | 2012-11-21 | 2015-10-01 | Sharp Kabushiki Kaisha | Display device |
KR102495290B1 (ko) * | 2012-12-28 | 2023-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
TWI611566B (zh) * | 2013-02-25 | 2018-01-11 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
US9153650B2 (en) | 2013-03-19 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor |
JP6224338B2 (ja) | 2013-04-11 | 2017-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び半導体装置の作製方法 |
US10304859B2 (en) | 2013-04-12 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide film on an oxide semiconductor film |
KR102100370B1 (ko) | 2013-04-26 | 2020-04-14 | 삼성디스플레이 주식회사 | 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법 |
US9312392B2 (en) * | 2013-05-16 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
DE102014208859B4 (de) * | 2013-05-20 | 2021-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
US10416504B2 (en) * | 2013-05-21 | 2019-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
TWI513069B (zh) * | 2013-05-21 | 2015-12-11 | Subtron Technology Co Ltd | 散熱板 |
JP6057106B2 (ja) * | 2013-05-29 | 2017-01-11 | 株式会社Joled | 薄膜トランジスタ装置とその製造方法、および表示装置 |
TWI652822B (zh) | 2013-06-19 | 2019-03-01 | 日商半導體能源研究所股份有限公司 | 氧化物半導體膜及其形成方法 |
TWI491967B (zh) * | 2013-06-20 | 2015-07-11 | Au Optronics Corp | 畫素結構及顯示面板 |
US20150001533A1 (en) * | 2013-06-28 | 2015-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN105393360B (zh) | 2013-07-16 | 2018-11-23 | 住友金属矿山株式会社 | 氧化物半导体薄膜和薄膜晶体管 |
TWI608523B (zh) * | 2013-07-19 | 2017-12-11 | 半導體能源研究所股份有限公司 | Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device |
US9755036B2 (en) * | 2013-09-18 | 2017-09-05 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and method for producing semiconductor device |
JP6383616B2 (ja) | 2013-09-25 | 2018-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPWO2015046204A1 (ja) * | 2013-09-27 | 2017-03-09 | 三菱電機株式会社 | Tftアレイ基板 |
JP6386323B2 (ja) | 2013-10-04 | 2018-09-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015179247A (ja) * | 2013-10-22 | 2015-10-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2015132697A1 (en) | 2014-03-07 | 2015-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101861458B1 (ko) | 2014-03-14 | 2018-05-28 | 스미토모 긴조쿠 고잔 가부시키가이샤 | 산화물 소결체, 스퍼터링용 타겟 및 그것을 이용하여 얻어지는 산화물 반도체 박막 |
JP2015201640A (ja) * | 2014-04-03 | 2015-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置、モジュールおよび電子機器 |
WO2015159916A1 (ja) | 2014-04-17 | 2015-10-22 | 住友金属鉱山株式会社 | 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜 |
JP6486712B2 (ja) * | 2014-04-30 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 酸化物半導体膜 |
US20150329371A1 (en) * | 2014-05-13 | 2015-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Oxide, semiconductor device, module, and electronic device |
CN106103380A (zh) | 2014-05-23 | 2016-11-09 | 住友金属矿山株式会社 | 氧化物烧结体、溅射用靶及使用该靶得到的氧化物半导体薄膜 |
US9293254B2 (en) * | 2014-05-28 | 2016-03-22 | Texas Instruments Incorporated | Heated capacitor and method of forming the heated capacitor |
TWI550145B (zh) | 2014-06-26 | 2016-09-21 | Sumitomo Metal Mining Co | An oxide sintered body, a sputtering target, and an oxide semiconductor thin film obtained therefrom |
TWI652362B (zh) | 2014-10-28 | 2019-03-01 | 日商半導體能源研究所股份有限公司 | 氧化物及其製造方法 |
TWI555169B (zh) * | 2014-11-28 | 2016-10-21 | 友達光電股份有限公司 | 驅動電路結構及其製作方法 |
JP6647841B2 (ja) | 2014-12-01 | 2020-02-14 | 株式会社半導体エネルギー研究所 | 酸化物の作製方法 |
JP2016111368A (ja) * | 2014-12-08 | 2016-06-20 | 株式会社半導体エネルギー研究所 | トランジスタ |
US9954112B2 (en) | 2015-01-26 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN106104811A (zh) | 2015-01-26 | 2016-11-09 | 住友电气工业株式会社 | 氧化物半导体膜和半导体器件 |
TWI549265B (zh) * | 2015-02-11 | 2016-09-11 | 友達光電股份有限公司 | 畫素結構及其製造方法 |
KR20160114511A (ko) | 2015-03-24 | 2016-10-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
US9806200B2 (en) | 2015-03-27 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104779299A (zh) * | 2015-04-16 | 2015-07-15 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置 |
JP6394518B2 (ja) | 2015-07-02 | 2018-09-26 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
US9917209B2 (en) | 2015-07-03 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including step of forming trench over semiconductor |
US9825177B2 (en) | 2015-07-30 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a semiconductor device using multiple etching mask |
US9852926B2 (en) | 2015-10-20 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
JP6875088B2 (ja) * | 2016-02-26 | 2021-05-19 | 株式会社神戸製鋼所 | 酸化物半導体層を含む薄膜トランジスタ |
US11302717B2 (en) * | 2016-04-08 | 2022-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the same |
TWI718208B (zh) | 2016-06-30 | 2021-02-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及其工作方法以及電子裝置 |
US10504956B2 (en) * | 2016-06-30 | 2019-12-10 | Omnivision Technologies, Inc. | Photogate for front-side-illuminated infrared image sensor and method of manufacturing the same |
CN106298859B (zh) * | 2016-09-30 | 2018-09-04 | 京东方科技集团股份有限公司 | 触控面板及显示装置 |
KR102455711B1 (ko) * | 2016-12-02 | 2022-10-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
TWI651848B (zh) * | 2016-12-13 | 2019-02-21 | 友達光電股份有限公司 | 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體 |
CN106847742A (zh) * | 2017-01-22 | 2017-06-13 | 信利(惠州)智能显示有限公司 | 阵列基板的制作方法及阵列基板 |
US10304866B1 (en) * | 2017-11-22 | 2019-05-28 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | FFS type TFT array substrate and the manufacturing method thereof |
US11257959B2 (en) | 2017-12-06 | 2022-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
KR102142268B1 (ko) | 2018-06-25 | 2020-08-12 | 삼성전자 주식회사 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
JP2020004861A (ja) * | 2018-06-28 | 2020-01-09 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 |
TWI689014B (zh) * | 2018-10-17 | 2020-03-21 | 進化光學有限公司 | 主動元件陣列基板的製造方法以及應用其的顯示面板 |
CN110189706B (zh) * | 2019-06-28 | 2021-06-29 | 上海天马有机发光显示技术有限公司 | 一种显示面板、及显示装置 |
JP7471075B2 (ja) * | 2019-12-17 | 2024-04-19 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
CN111223408B (zh) * | 2020-02-11 | 2022-03-25 | 京东方科技集团股份有限公司 | 显示面板、边缘破损检测方法、制备方法、及显示装置 |
JP2022130244A (ja) * | 2021-02-25 | 2022-09-06 | 国立大学法人 東京大学 | 非化学量論組成を有する化合物用封止材及びその製造方法 |
CN115421338A (zh) * | 2021-04-27 | 2022-12-02 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
WO2023238963A1 (ko) * | 2022-06-07 | 2023-12-14 | 주식회사 누리비스타 | 면상 발열체 및 이의 제조방법 |
JP2024001641A (ja) * | 2022-06-22 | 2024-01-10 | キオクシア株式会社 | 半導体装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237586A (ja) | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置、電子機器、半導体装置の作製方法 |
JP2008172244A (ja) | 2007-01-09 | 2008-07-24 | Korea Electronics Telecommun | 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ |
WO2008136505A1 (ja) | 2007-05-08 | 2008-11-13 | Idemitsu Kosan Co., Ltd. | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
JP2009016469A (ja) | 2007-07-03 | 2009-01-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009076877A (ja) | 2007-08-30 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO2009093625A1 (ja) | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
Family Cites Families (202)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4390890A (en) * | 1980-06-26 | 1983-06-28 | International Business Machines Corporation | Saturation-limited bipolar transistor device |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0435019A (ja) | 1990-05-31 | 1992-02-05 | Tonen Corp | 薄膜トランジスター |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP2000026119A (ja) | 1998-07-09 | 2000-01-25 | Hoya Corp | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
US6198113B1 (en) * | 1999-04-22 | 2001-03-06 | Acorn Technologies, Inc. | Electrostatically operated tunneling transistor |
TW457690B (en) | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
WO2002016679A1 (fr) | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Matiere semi-conductrice polycristalline |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP4431925B2 (ja) * | 2000-11-30 | 2010-03-17 | 信越半導体株式会社 | 発光素子の製造方法 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2003029293A (ja) | 2001-07-13 | 2003-01-29 | Minolta Co Ltd | 積層型表示装置及びその製造方法 |
JP2003037268A (ja) | 2001-07-24 | 2003-02-07 | Minolta Co Ltd | 半導体素子及びその製造方法 |
JP3694737B2 (ja) | 2001-07-27 | 2005-09-14 | 独立行政法人物質・材料研究機構 | 酸化亜鉛基ホモロガス化合物薄膜の製造法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) * | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) * | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4328556B2 (ja) | 2003-05-20 | 2009-09-09 | キヤノン株式会社 | 情報処理装置及び情報処理方法及びそのプログラム |
CN1806322A (zh) * | 2003-06-20 | 2006-07-19 | 夏普株式会社 | 半导体装置及其制造方法以及电子设备 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CN101057333B (zh) * | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
CN101057338B (zh) * | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP4767616B2 (ja) * | 2005-07-29 | 2011-09-07 | 富士フイルム株式会社 | 半導体デバイスの製造方法及び半導体デバイス |
JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4280736B2 (ja) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
KR100729043B1 (ko) * | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터 및 그의 제조방법 |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
EP1770788A3 (en) * | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP2007121788A (ja) * | 2005-10-31 | 2007-05-17 | Hitachi Displays Ltd | アクティブマトリクス基板およびそれを用いた液晶表示装置 |
JP4560505B2 (ja) * | 2005-11-08 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5129473B2 (ja) | 2005-11-15 | 2013-01-30 | 富士フイルム株式会社 | 放射線検出器 |
US7745798B2 (en) * | 2005-11-15 | 2010-06-29 | Fujifilm Corporation | Dual-phosphor flat panel radiation detector |
KR101103374B1 (ko) * | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
US7998372B2 (en) | 2005-11-18 | 2011-08-16 | Idemitsu Kosan Co., Ltd. | Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel |
US20070115219A1 (en) | 2005-11-22 | 2007-05-24 | Matsushita Electric Industrial Co., Ltd. | Apparatus for driving plasma display panel and plasma display |
JP5376750B2 (ja) * | 2005-11-18 | 2013-12-25 | 出光興産株式会社 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル |
US20090237000A1 (en) | 2005-11-22 | 2009-09-24 | Matsushita Electric Industrial Co., Ltd. | Pdp driving apparatus and plasma display |
KR100732849B1 (ko) | 2005-12-21 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
JP5015473B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタアレイ及びその製法 |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP2007250982A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタ及び表示装置 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP2009528670A (ja) | 2006-06-02 | 2009-08-06 | 財団法人高知県産業振興センター | 半導体機器及びその製法 |
US20070287221A1 (en) * | 2006-06-12 | 2007-12-13 | Xerox Corporation | Fabrication process for crystalline zinc oxide semiconductor layer |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JPWO2007148601A1 (ja) | 2006-06-19 | 2009-11-19 | パナソニック株式会社 | 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器 |
JP5328083B2 (ja) | 2006-08-01 | 2013-10-30 | キヤノン株式会社 | 酸化物のエッチング方法 |
JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5099739B2 (ja) | 2006-10-12 | 2012-12-19 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
US7511343B2 (en) * | 2006-10-12 | 2009-03-31 | Xerox Corporation | Thin film transistor |
JP2008134625A (ja) * | 2006-10-26 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
JP5116290B2 (ja) * | 2006-11-21 | 2013-01-09 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
TWI478347B (zh) * | 2007-02-09 | 2015-03-21 | Idemitsu Kosan Co | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5244331B2 (ja) * | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
JP4727684B2 (ja) * | 2007-03-27 | 2011-07-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
JP5320746B2 (ja) | 2007-03-28 | 2013-10-23 | 凸版印刷株式会社 | 薄膜トランジスタ |
JP2008276212A (ja) | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置 |
WO2008126879A1 (en) * | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
JP5197058B2 (ja) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
JP5043499B2 (ja) | 2007-05-02 | 2012-10-10 | 財団法人高知県産業振興センター | 電子素子及び電子素子の製造方法 |
KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
KR101092483B1 (ko) | 2007-05-31 | 2011-12-13 | 캐논 가부시끼가이샤 | 산화물 반도체를 사용한 박막트랜지스터의 제조 방법 |
US7935964B2 (en) | 2007-06-19 | 2011-05-03 | Samsung Electronics Co., Ltd. | Oxide semiconductors and thin film transistors comprising the same |
US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
KR20090002841A (ko) * | 2007-07-04 | 2009-01-09 | 삼성전자주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 |
JP5272342B2 (ja) | 2007-07-13 | 2013-08-28 | 凸版印刷株式会社 | 薄膜トランジスタ基板の製造方法及び画像表示装置 |
TWI453915B (zh) * | 2007-09-10 | 2014-09-21 | Idemitsu Kosan Co | Thin film transistor |
JP2009099847A (ja) * | 2007-10-18 | 2009-05-07 | Canon Inc | 薄膜トランジスタとその製造方法及び表示装置 |
JP5377940B2 (ja) | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101270174B1 (ko) | 2007-12-03 | 2013-05-31 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조방법 |
JP5213422B2 (ja) | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
JP5213421B2 (ja) * | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 酸化物半導体薄膜トランジスタ |
JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
US8704217B2 (en) * | 2008-01-17 | 2014-04-22 | Idemitsu Kosan Co., Ltd. | Field effect transistor, semiconductor device and semiconductor device manufacturing method |
WO2009092082A2 (en) * | 2008-01-18 | 2009-07-23 | Porex Surgical, Inc. | Composite implants and methods of making and using the same |
JP5191247B2 (ja) | 2008-02-06 | 2013-05-08 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
JP5540517B2 (ja) | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | 画像表示装置 |
KR101513601B1 (ko) * | 2008-03-07 | 2015-04-21 | 삼성전자주식회사 | 트랜지스터 |
JP4555358B2 (ja) * | 2008-03-24 | 2010-09-29 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
KR100941850B1 (ko) | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
JP2009265271A (ja) | 2008-04-23 | 2009-11-12 | Nippon Shokubai Co Ltd | 電気光学表示装置 |
KR101461127B1 (ko) * | 2008-05-13 | 2014-11-14 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
KR100963026B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
KR100963027B1 (ko) * | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
JP5345456B2 (ja) | 2008-08-14 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
WO2010029866A1 (en) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101772377B1 (ko) * | 2008-09-12 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
KR102246123B1 (ko) | 2008-09-19 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR101920196B1 (ko) * | 2008-09-19 | 2018-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101435501B1 (ko) | 2008-10-03 | 2014-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5361651B2 (ja) * | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2180518B1 (en) | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
US8741702B2 (en) * | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101667909B1 (ko) | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
WO2010047288A1 (en) | 2008-10-24 | 2010-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductordevice |
JP5616012B2 (ja) * | 2008-10-24 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR101980167B1 (ko) * | 2008-11-07 | 2019-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
JP2010153802A (ja) * | 2008-11-20 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
JP5606682B2 (ja) | 2009-01-29 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法 |
US8367486B2 (en) | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
CN101478005B (zh) * | 2009-02-13 | 2010-06-09 | 北京大学深圳研究生院 | 一种金属氧化物薄膜晶体管及其制作方法 |
JP5564331B2 (ja) | 2009-05-29 | 2014-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4571221B1 (ja) | 2009-06-22 | 2010-10-27 | 富士フイルム株式会社 | Igzo系酸化物材料及びigzo系酸化物材料の製造方法 |
JP4415062B1 (ja) | 2009-06-22 | 2010-02-17 | 富士フイルム株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
JP2009215084A (ja) | 2009-07-03 | 2009-09-24 | Kao Corp | 容器の搬送装置 |
TWI596741B (zh) * | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
EP2284891B1 (en) * | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
KR102111264B1 (ko) | 2009-09-16 | 2020-05-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터 |
KR102246529B1 (ko) * | 2009-09-16 | 2021-04-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101693544B1 (ko) * | 2009-09-24 | 2017-01-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
CN102648524B (zh) | 2009-10-08 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体器件、显示装置和电子电器 |
CN102687400B (zh) * | 2009-10-30 | 2016-08-24 | 株式会社半导体能源研究所 | 逻辑电路和半导体装置 |
JP2011138934A (ja) * | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
JP2011187506A (ja) | 2010-03-04 | 2011-09-22 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
JP2012160679A (ja) | 2011-02-03 | 2012-08-23 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
-
2010
- 2010-08-26 KR KR1020187035267A patent/KR102111264B1/ko active IP Right Grant
- 2010-08-26 KR KR1020137010677A patent/KR101301461B1/ko active IP Right Grant
- 2010-08-26 WO PCT/JP2010/064973 patent/WO2011033936A1/en active Application Filing
- 2010-08-26 CN CN201610042276.5A patent/CN105679834A/zh active Pending
- 2010-08-26 KR KR1020167035313A patent/KR101928721B1/ko active IP Right Grant
- 2010-08-26 CN CN201610041758.9A patent/CN105679766A/zh active Pending
- 2010-08-26 EP EP12181246.5A patent/EP2544237B1/en active Active
- 2010-08-26 EP EP10817049.9A patent/EP2478554B1/en active Active
- 2010-08-26 KR KR1020127017293A patent/KR101519893B1/ko active IP Right Grant
- 2010-08-26 EP EP19169904.0A patent/EP3540772A1/en not_active Withdrawn
- 2010-08-26 CN CN201080041232.1A patent/CN102498553B/zh active Active
- 2010-08-26 CN CN201610044196.3A patent/CN105428424A/zh active Pending
- 2010-08-26 CN CN201210250285.5A patent/CN102891181B/zh active Active
- 2010-08-26 CN CN201610041989.XA patent/CN105448937A/zh active Pending
- 2010-08-26 KR KR1020127009412A patent/KR101823852B1/ko active IP Right Grant
- 2010-08-26 EP EP17169070.4A patent/EP3217435A1/en not_active Withdrawn
- 2010-08-26 KR KR1020197011538A patent/KR20190045396A/ko not_active Application Discontinuation
- 2010-09-13 TW TW108146028A patent/TWI703734B/zh active
- 2010-09-13 TW TW102132979A patent/TWI434374B/zh active
- 2010-09-13 TW TW106118305A patent/TWI651838B/zh active
- 2010-09-13 US US12/880,343 patent/US20110062436A1/en not_active Abandoned
- 2010-09-13 TW TW105103565A patent/TWI596706B/zh active
- 2010-09-13 TW TW112139226A patent/TW202408003A/zh unknown
- 2010-09-13 TW TW110137174A patent/TWI779864B/zh active
- 2010-09-13 TW TW101126263A patent/TWI471979B/zh active
- 2010-09-13 TW TW111133218A patent/TWI823547B/zh active
- 2010-09-13 TW TW109128068A patent/TWI743953B/zh active
- 2010-09-13 TW TW107142197A patent/TWI704694B/zh active
- 2010-09-13 TW TW99130886A patent/TWI467699B/zh active
- 2010-09-13 TW TW103141380A patent/TWI532121B/zh active
- 2010-09-14 JP JP2010205307A patent/JP5172918B2/ja active Active
-
2012
- 2012-06-14 JP JP2012134621A patent/JP2012227533A/ja not_active Withdrawn
- 2012-06-20 US US13/528,009 patent/US9935202B2/en active Active
- 2012-07-31 JP JP2012169254A patent/JP5148010B2/ja active Active
- 2012-10-29 JP JP2012238066A patent/JP5211261B2/ja active Active
- 2012-12-26 JP JP2012282458A patent/JP5666549B2/ja active Active
- 2012-12-26 JP JP2012282461A patent/JP2013110425A/ja not_active Withdrawn
-
2013
- 2013-05-20 JP JP2013105972A patent/JP5483783B2/ja active Active
-
2014
- 2014-07-22 JP JP2014148481A patent/JP5813187B2/ja active Active
- 2014-08-07 JP JP2014161198A patent/JP5919341B2/ja active Active
-
2015
- 2015-09-15 JP JP2015181468A patent/JP6077078B2/ja active Active
-
2016
- 2016-04-11 JP JP2016078772A patent/JP6246254B2/ja active Active
-
2017
- 2017-01-11 JP JP2017002387A patent/JP6192863B2/ja active Active
- 2017-11-14 JP JP2017218868A patent/JP2018037682A/ja not_active Withdrawn
-
2018
- 2018-04-02 US US15/942,957 patent/US20180226510A1/en not_active Abandoned
- 2018-06-11 JP JP2018111356A patent/JP6401416B2/ja active Active
-
2019
- 2019-07-08 JP JP2019126962A patent/JP6938572B2/ja active Active
-
2021
- 2021-06-17 US US17/349,974 patent/US20210384356A1/en not_active Abandoned
- 2021-09-01 JP JP2021142093A patent/JP7401492B2/ja active Active
-
2023
- 2023-08-31 JP JP2023141271A patent/JP2023168336A/ja active Pending
- 2023-09-01 JP JP2023142056A patent/JP7483112B2/ja active Active
- 2023-10-25 US US18/383,526 patent/US20240055533A1/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237586A (ja) | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置、電子機器、半導体装置の作製方法 |
JP2008172244A (ja) | 2007-01-09 | 2008-07-24 | Korea Electronics Telecommun | 電子素子用ZnO半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ |
WO2008136505A1 (ja) | 2007-05-08 | 2008-11-13 | Idemitsu Kosan Co., Ltd. | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
JP2009016469A (ja) | 2007-07-03 | 2009-01-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2009076877A (ja) | 2007-08-30 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO2009093625A1 (ja) | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
US20100295042A1 (en) | 2008-01-23 | 2010-11-25 | Idemitsu Kosan Co., Ltd. | Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7483112B2 (ja) | 表示装置 | |
JP7490850B2 (ja) | 表示装置 | |
JP6607990B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7483112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |