TWI555169B - 驅動電路結構及其製作方法 - Google Patents
驅動電路結構及其製作方法 Download PDFInfo
- Publication number
- TWI555169B TWI555169B TW103141427A TW103141427A TWI555169B TW I555169 B TWI555169 B TW I555169B TW 103141427 A TW103141427 A TW 103141427A TW 103141427 A TW103141427 A TW 103141427A TW I555169 B TWI555169 B TW I555169B
- Authority
- TW
- Taiwan
- Prior art keywords
- thin film
- insulating layer
- film transistor
- semiconductor channel
- gate
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Description
本發明是有關於一種電路結構及其製作方法,且特別是有關於一種驅動電路結構及其製作方法。
在驅動電路結構中,往往使用多個電晶體來實現所需要的訊號傳遞模式。因此,電晶體的操作信賴性往往是驅動電路結構的重要考量。一般來說,為了達到特定的訊號傳遞模式,驅動電路結構中具有許多個電晶體,且不同電晶體可能採用不同或是相同的模式來驅動。舉例而言,有些電晶體採用長期施加正偏壓的模式驅動而有些電晶體採用長期施加負偏壓的模式驅動。因此,將所有電晶體採用統一規格與條件的製作可能導致某些驅動模式下電晶體的表現良好但另一種驅動模式下的電晶體表現不佳。因此,驅動電路結構仍有改良的空間。
本發明提供一種驅動電路結構,具有良好操作信賴性。
本發明提供一種驅動電路結構的製作方法,製作出具有良好操作信賴性的驅動電路結構而不需增加過多成本。
本發明的驅動電路結構,配置於一基板上,並包括一第一薄膜電晶體、一第二薄膜電晶體、一第一絕緣層及一第二絕緣層。第一薄膜電晶體具有一第一半導體通道區。第二薄膜電晶體具有一第二半導體通道區。第一絕緣層覆蓋第一薄膜電晶體,並具有一開口。開口的面積暴露出第二薄膜電晶體的第二半導體通道區的面積。第二絕緣層配置於第一絕緣層上,覆蓋第二薄膜電晶體,並填充開口的面積而覆蓋第二半導體通道區的面積。
本發明的一種驅動電路結構的製作方法,包括:製作一第一薄膜電晶體以及一第二薄膜電晶體於一基板上,其中第一薄膜電晶體具有一第一半導體通道區,而第二薄膜電晶體具有一第二半導體通道區;以及依序形成一第一絕緣層與一第二絕緣層於基板上。第一絕緣層覆蓋第一薄膜電晶體,第一絕緣層具有一開口,開口的面積暴露出第二薄膜電晶體的第二半導體通道區的面積,並且第二絕緣層配置於第一絕緣層上,覆蓋第二薄膜電晶體,並填充開口的面積而覆蓋第二半導體通道區的面積。
基於上述,本發明實施例的驅動電路結構以不同模式進行操作的薄膜電晶體可同樣地具有良好驅動信賴性。
為讓本揭露的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
1、2、3‧‧‧發光元件
10‧‧‧基板
100、200、300、400、500‧‧‧驅動電路結構
110、410、510、310‧‧‧第一薄膜電晶體
110C、120C、310C、320C、410C、420C、510C、520C‧‧‧半導體通道層
110CH、120CH、310CH、320CH‧‧‧導體通道區
110D、120D、410D、420D、510D、520D‧‧‧汲極
110G、120G、410G、420G、510G1、510G2、520G1、520G2‧‧‧閘極
110S、120S、410S、420S、510S、520S‧‧‧源極
120、320、420、520‧‧‧第二薄膜電晶體
130、430、530‧‧‧第一絕緣層
130A、430A、530A‧‧‧開口
140、440、540‧‧‧第二絕緣層
150、450、550‧‧‧掃描線
160、460、560‧‧‧資料線
170、470、570‧‧‧電源線
180、480、580‧‧‧電容結構
182、184‧‧‧端
190、490、590‧‧‧有機發光元件
192‧‧‧電極
GI、GI1、GI2‧‧‧閘絕緣層
IL‧‧‧層間絕緣層
IS1、IS2‧‧‧蝕刻阻擋圖案
S1‧‧‧第一側
S2‧‧‧第二側
TH1、TH2、V1、V2、V3‧‧‧接觸窗
圖1A至圖1C說明本發明一實施例的驅動電路結構的製作方法。
圖2為本發明一實施例的驅動電路結構所應用的發光元件的上視示意圖。
圖3為本發明另一實施例的驅動電路結構的剖面示意圖。
圖4為本發明又一實施例的驅動電路結構的剖面示意圖。
圖5A至圖5C說明本發明一實施例的驅動電路結構的製作方法。
圖6為本發明一實施例的驅動電路結構所應用的發光元件的上視示意圖。
圖7為本發明另一實施例的驅動電路結構的剖面示意圖。
圖8為本發明一實施例的驅動電路結構所應用的發光元件的上視示意圖。
圖1A至圖1C說明本發明一實施例的驅動電路結構的製作方法。在圖1A至圖1C中,各個膜層的厚度與寬度僅是示意說明之用,並非以此為限。請先參照圖1A,製作一第一薄膜電晶體110與一第二薄膜電晶體120於一基板10上,其中第一薄膜電晶體110包括閘極110G、半導體通道層110C、源極110S與汲極
110D,且第二薄膜電晶體120包括閘極120G、半導體通道層120C、源極120S與汲極120D。
以本實施例而言,閘極110G與閘極120G皆配置於基板10的同一平面上,而且採用相同的導電層製作而成,但不以此為限。閘極110G與閘極120G上方配置有閘絕緣層GI,使得閘極110G與閘極120G位於基板10與閘絕緣層GI之間。半導體通道層110C與半導體通道層120C配置於閘絕緣層GO上。因此,閘絕緣層GI位於閘極110G與半導體通道層110C之間並且位於閘極120G與半導體通道層120C之間。換言之,閘極110G與閘極120G位於閘絕緣層GI的一第一側S1,而半導體通道層110C與半導體通道層120C位於閘絕緣層GI的一第二側S2,且第一側S1與第二側S2相對。
源極110S與汲極110D配置於半導體通道層110C上,而源極120S與汲極120D配置於半導體通道層120C上。以本實施例而言,源極110S與汲極110D覆蓋並接觸部分的半導體通道層110C,並且暴露出半導體通道區110CH。也就是說,半導體通道層110C的部分面積為半導體通道區110CH。第一薄膜電晶體110的第一閘極110G用以控制半導體通道區110CH的致能與否,源極110S與汲極110D藉由致能的半導體通道區110CH而彼此導通。源極120S與汲極120D覆蓋並接觸部分的半導體通道層120C,並且暴露出半導體通道區120CH。也就是說,半導體通道層120C的部分面積為半導體通道區120CH。第二薄膜電晶體120
的第一閘極120G用以控制半導體通道區120CH的致能與否,源極120S與汲極120D藉由致能的半導體通道區120CH而彼此導通。
就材質而言,閘極110G、閘極120G、源極110S、源極120S、汲極110D與汲極120D可以由導體材料製作而成,例如金屬、金屬氧化物、金屬氮化物或是其他非金屬導電材料。製作閘極110G、閘極120G、源極110S、源極120S、汲極110D與汲極120D所用的導電材料層可以是單一材質也可以是複合材質,並且這些構件可以採用多層導電材料堆疊而成。半導體通道層110C與半導體通道層120C可以由氧化物半導體材料製作而成。具體而言,氧化物半導體材料例如為銦鎵鋅氧化物、氧化鋅、氧化銦等。
接著,請參照圖1B,在已經形成有第一薄膜電晶體110與第二薄膜電晶體120的基板10上製作一第一絕緣層130。第一絕緣層130覆蓋第一薄膜電晶體,並且具有一開口130A,其中開口130A的面積至少暴露出第二薄膜電晶體120的半導體通道區120CH的面積。
此時,第一絕緣層130可以做為第一薄膜電晶體110的保護層。不過,第二薄膜電晶體120的半導體通道區120CH仍暴露出來。因此,請參照圖1C,於第一絕緣層130上形成一第二絕緣層140,其中第二絕緣層140覆蓋第二薄膜電晶體120而作為第二薄膜電晶體120的保護層。也就是說,第二絕緣層140覆蓋第二薄膜電晶體120,並填充了開口130A的面積而覆蓋住第一半導體通道區110CH的面積。另外,由圖1C可知,第一薄膜電晶體
110上除了覆蓋有第一絕緣層130,更覆蓋有第二絕緣層140,而第二薄膜電晶體120上僅覆蓋著第二絕緣層140,以構成驅動電路結構100。
在本實施例中,第一絕緣層130與第二絕緣層140的材質可以依據薄膜電晶體110與120預定要***作的模式來決定。舉例來說,第一薄膜電晶體110在操作過程中預計被長期施加負偏壓,而第二薄膜電晶體120在操作過程中預計被長期施加正偏壓,則第一絕緣層130為非含鋁絕緣層,且第二絕緣層140為含鋁絕緣層。另外,第一薄膜電晶體110在操作過程中預計被長期施加正偏壓,而第二薄膜電晶體120在操作過程中預計被長期施加負偏壓,則第一絕緣層130為含鋁絕緣層,且第二絕緣層130為非含鋁絕緣層。一般來說,非含鋁絕緣層可以由氧化矽層、氮化矽層、氮氧化矽層或其堆疊來構成,而含鋁絕緣層例如是由氧化鋁層、矽鋁氧化物層或其堆疊來構成。
本實施例因應第一薄膜電晶體110與第二薄膜電晶體120預定***作的方式不同,而在第一絕緣層130中設置開口130A以讓第一薄膜電晶體110與第二薄膜電晶體120的保護層由不同絕緣材料製作。如此一來,第一薄膜電晶體110與第二薄膜電晶體120兩者都可以具有理想的操作信賴性。舉例來說,在一實驗例中,以含鋁絕緣層作為薄膜電晶體的保護層。若以長期施加正偏壓的方式操作此薄膜電晶體長達8.5小時,此薄膜電晶體的饋通電壓偏移約為0.29福特,而若以長期施加負偏壓的方式操作此薄膜
電晶體長達8.5小時,此薄膜電晶體的饋通電壓偏移約為1.41福特。因此,含鋁絕緣層作為薄膜電晶體的保護層,則薄膜電晶體在正偏壓下操作較為穩定。在另一實驗例中,以非含鋁絕緣層作為薄膜電晶體的保護層。若以長期施加正偏壓的方式操作此薄膜電晶體長達8.5小時,此薄膜電晶體的饋通電壓偏移約為0.9福特,而若以長期施加負偏壓的方式操作此薄膜電晶體長達8.5小時,此薄膜電晶體的饋通電壓偏移約為0.22福特。因此,非含鋁絕緣層作為薄膜電晶體的保護層,則薄膜電晶體在負偏壓下操作較為穩定。因此,本實施例藉由第一絕緣層130與第二絕緣層140的結構設計使得第一薄膜電晶體110與第二薄膜電晶體120都可以具有良好的操作信賴性。
驅動電路結構100可以應用於多種領域中。以下將以驅動電路結構100應用於有機發光元件的驅動電路為例進行說明,但不以此為限。圖2為本發明一實施例的驅動電路結構所應用的發光元件的上視示意圖。請參照圖2,發光元件1包括第一薄膜電晶體110、第二薄膜電晶體120、第一絕緣層130、第二絕緣層140、一掃描線150、一資料線160、一電源線170以及一電容結構180以驅動一有機發光元件190。第一薄膜電晶體110連接於掃描線150與資料線160,第二薄膜電晶體120連接於電源線170與有機發光元件190,其中掃描線150用以致能第一薄膜電晶體110使資料線160傳遞的一開關訊號藉由致能的第一薄膜電晶體110傳遞至第二薄膜電晶體120;並且第二薄膜電晶體120藉由資料線160
的開關訊號而致能,使電源線170的一電源訊號藉由致能的第二薄膜電晶體120傳遞至有機發光元件190。電容結構180的一端182連接於第一薄膜電晶體110與第二薄膜電晶體120之間,而電容結構180的另一端184連接於第二薄膜電晶體120與有機發光元件190之間。發光元件1在此為雙電晶體一電容(2T1C)的架構,但有機發光元件190的驅動電路並不以此為限。
具體來說,第一薄膜電晶體110中,閘極110G連接至掃描線150,源極110S連接至資料線160,而汲極110D連接至第二薄膜電晶體120的閘極120G與電容結構180的一端182,其中由第一薄膜電晶體110的汲極110D可以藉由接觸窗V1連接至第二薄膜電晶體120的閘極120G。第二薄膜電晶體120的源極120S連接於電源線170,而汲極120D則連接於有機發光元件190的電極192以及電容結構180的另一端184,其中有機發光元件190為有機發光二極體時,電極192可以是陰極或是陽極。
在本實施例中,有機發光元件190的電極192由閘極110G、閘極120G、源極110S、源極120S、汲極110D與汲極120D之外的另一導體層所構成,其中電極192可以製作於圖1C的第二絕緣層140之上。因此,電極1920藉由接觸窗V2連接至汲極120D。另外,電容結構180的一端182可與源極110S、120S與汲極110D、120D由相同膜層製作而成,而電容結構180的另一端184可與閘極110G、120G由相同膜層製作而成,因此端182與端184可以藉由圖1C中的閘絕緣層GI分隔。同時,端184可以藉
由接觸窗V3連接於汲極110D。
由圖1C與圖2可知,開口130A暴露出半導體通道區120CH的結構使得第一薄膜電晶體110與第二薄膜電晶體120由不同材質的第一絕緣層130與第二絕緣層140所覆蓋。因此,第一薄膜電晶體110與第二薄膜電晶體120在驅動有機發光元件190時,雖採用不同模式操作,都可以具有理想的操作信賴性。不過,在其他實施例中,第一絕緣層130的開口130A所暴露的薄膜電晶體也可以選擇為連接於掃描線與資料線的電晶體,而本發明不以此為限。
圖3為本發明另一實施例的驅動電路結構的剖面示意圖。請參照圖3,驅動電路結構200大致相似於圖1C的驅動電路100,其中兩實施例中以相同的標號來表示相同的構件,且相同的構件將不再贅述。具體來說,驅動電路結構200除了驅動電路結構100的所有構件外更包括蝕刻阻擋圖案IS1與IS2,其中蝕刻阻擋圖案IS1位於半導體通道區110C與第一絕緣層130之間,而蝕刻阻擋圖案IS2位於半導體通道區120CH與第二絕緣層140之間。蝕刻阻擋圖案IS1與IS2的材質包括氧化矽、氮化矽、氮氧化矽或其組合。
在本實施例中,製作源極110S、120S、汲極110D、120D、第一絕緣層130與第二絕緣層140的過程當中,半導體通道區110CH與120CH都可以受到良好的保護。以第一絕緣層130的製作而言,形成第一絕緣層130的的方法包括先形成一絕緣材料層
(未繪示)於基板10上以覆蓋第一薄膜電晶體110、第二薄膜電晶體120、蝕刻阻擋圖案IS1與蝕刻阻擋圖案IS2。接著,圖案化絕緣材料層(未繪示)以形成具有開口130A的第一絕緣層130。由於蝕刻阻擋圖案IS2覆蓋住半導體通道區120CH,絕緣材料層與圖案化絕緣材料層所用的蝕刻劑都不會接觸或是影響到半導體通道區110CH與120CH。因此,半導體通道區110CH與120CH可以維持原本的品質,不受損壞。
圖4為本發明又一實施例的驅動電路結構的剖面示意圖。請參照圖4,驅動電路結構300大致相似於圖1C的驅動電路100,其中兩實施例中以相同的標號來表示相同的構件,且相同的構件將不再贅述。具體來說,驅動電路結構300具有的構件相同於驅動電路結構100的所有構件,但是驅動電路結構300的第一薄膜電晶體310與第二薄膜電晶體320中,半導體通道層310C配置於源極110S與汲極110D上方,且半導體通道層320C配置於源極120S與汲極120D上方。半導體通道層310C的上表面定義出半導體通道區310CH且半導體通道層320C的上表面定義出半導體通道區320CH。也就是說,在本實施例中,源極110S的一部份與汲極110D的一部份位於閘絕緣層GI與半導體通道層310C之間,且源極120S的一部份與汲極120D的一部份位於閘絕緣層GI與半導體通道層320C之間。另外,開口130A暴露出半導體通道層320C的整個上表面,即半導體通道區320CH。
上述實施例中,各個電晶體都是底閘型架構,即閘極位
於半導體通島層與基板之間,但不須以此為限。舉例來說,圖5A至圖5C說明本發明一實施例的驅動電路結構的製作方法。在圖5A至圖5C中,各個膜層的厚度與寬度僅是示意說明之用,並非以此為限。請先參照圖5A,基板10上依序製作半導體通道層410C、420C、閘絕緣層GI1、GI2以及閘極410G、420G。半導體通道層410C、閘絕緣層GI1以及閘極410G依序堆疊於基板10上,且閘絕緣層GI1位於閘極410G與半導體通道層410C之間。同樣地,半導體通道層420C、閘絕緣層GI2以及閘極420G依序堆疊於基板10上,且閘絕緣層GI2位於閘極420G與半導體通道層420C之間。閘極410G、420G是由導電材料製作而成,閘絕緣層GI1、GI2由絕緣材料製作而成,而半導體通道層410C、420C由氧化物半導體材料製作而成。
接著,請參照圖5B,於基板10上形成第一絕緣層430,且第一絕緣層430具有一開口430A以暴露出半導體通道層420C。此時,閘極420G也被開口430A暴露出來。然後,請參照圖5C,在第一絕緣層430上形成第二絕緣層440、源極410S、420S與汲極410D、420D以構成驅動電路結構400。在此,閘極420G接觸第二絕緣層440並被第二絕緣層440完全覆蓋住。閘極410G與第二絕緣層440之間則夾有第一絕緣層430。源極410S與汲極410D皆貫穿第一絕緣層430與第二絕緣層440以連接至半導體通道層410C。源極420S與汲極420D則貫穿第二絕緣層440以連接至半導體通道層420C。
在本實施例中,閘極410G、半導體通道層410C、源極410S與汲極410D構成第一薄膜電晶體410,而閘極420G、半導體通道層420C、源極420S與汲極420D構成第二薄膜電晶體420。第一絕緣層430在此作為第一薄膜電晶體410的保護層而第二絕緣層440作為第二薄膜電晶體420的保護層,其中第一絕緣層410與第二絕緣層420的材質可以依據第一薄膜電晶體410與第二薄膜電晶體420的操作模式而決定。
具體來說,第一薄膜電晶體410在操作過程中預計被長期施加負偏壓,而第二薄膜電晶體420在操作過程中預計被長期施加正偏壓,則第一絕緣層430為非含鋁絕緣層,且第二絕緣層430為含鋁絕緣層。另外,第一薄膜電晶體410在操作過程中預計被長期施加正偏壓,而第二薄膜電晶體420在操作過程中預計被長期施加負偏壓,則第一絕緣層430為含鋁絕緣層,且第二絕緣層430為非含鋁絕緣層。一般來說,非含鋁絕緣層可以由氧化矽層、氮化矽層、氮氧化矽層或其堆疊來構成,而含鋁絕緣層例如是由氧化鋁層、矽鋁氧化物層或其堆疊來構成。如此一來,第一薄膜電晶體410與第二薄膜電晶體420兩者都可以具有理想的操作信賴性。
驅動電路結構400可以應用於多種領域中。以下將以驅動電路結構400應用於有機發光元件的驅動電路為例進行說明,但不以此為限。圖6為本發明一實施例的驅動電路結構所應用的發光元件的上視示意圖。請參照圖5C與圖6,發光元件2包括第
一薄膜電晶體410、第二薄膜電晶體420、第一絕緣層430、第二絕緣層440、一掃描線450、一資料線460、一電源線470以及一電容結構480以驅動一有機發光元件490。第一薄膜電晶體410連接於掃描線450與資料線460,第二薄膜電晶體420連接於電源線470與有機發光元件490,其中掃描線450用以致能第一薄膜電晶體410使資料線460傳遞的一開關訊號藉由致能的第一薄膜電晶體410傳遞至第二薄膜電晶體420;並且第二薄膜電晶體420藉由資料線460的開關訊號而致能,使電源線470的一電源訊號藉由致能的第二薄膜電晶體420傳遞至有機發光元件490。發光元件2在此為雙電晶體一電容(2T1C)的架構,但有機發光元件490的驅動電路並不以此為限。在其他實施例中,第一絕緣層430的開口430A所暴露的薄膜電晶體也可以選擇為連接於掃描線與資料線的電晶體,而本發明不以此為限。
以上實施例皆以單閘極的薄膜電晶體進行說明,但本發明不以此為限。圖7為本發明另一實施例的驅動電路結構的剖面示意圖。請參照圖7,驅動電路500包括第一薄膜電晶體510、第二薄膜電晶體520、層間絕緣層IL、蝕刻阻擋圖案IS1、蝕刻阻擋圖案IS2、第一絕緣層530以及第二絕緣層540,其中第一薄膜電晶體510與第二薄膜電晶體520都是雙閘極薄膜電晶體。
具體而言,第一薄膜電晶體510包括閘極510G1、閘極510G2、半導體通道層510C、源極510S與汲極510D。閘極510G1配置於基板10上並且閘極510G1被閘絕緣層GI覆蓋。半導體通
道層510C配置於閘絕緣層GI上,使閘極510G與半導體通道層510C位於閘絕緣層GI的相對兩側。蝕刻阻擋圖案IS1配置於半導體通道層510C上,而源極510S與汲極510D配置於半導體通道層510C上,其中蝕刻阻擋圖案IS1的一部份位於源極510S與半導體通道層510C之間,另一部分位於汲極510D與半導體通道層510C之間,以保護半導體通道層510C不在源極510S與汲極510D的圖案化過程受到損傷。層間絕緣層IL覆蓋半導體通道層510C、源極510S與汲極510D,而閘極510G2配置於層間絕緣層IL上。在此,閘極510G2藉由接觸窗TH1連接至閘極510G1,且接觸窗TH1貫穿層間絕緣層IL與閘絕緣層GI。
相似地,第二薄膜電晶體520包括閘極520G1、閘極520G2、半導體通道層520C、源極520S與汲極520D。閘極520G1配置於基板10上並且閘極520G1被閘絕緣層GI覆蓋。半導體通道層520C配置於閘絕緣層GI上,使閘極520G與半導體通道層520C位於閘絕緣層GI的相對兩側。蝕刻阻擋圖案IS2配置於半導體通道層520C上,而源極520S與汲極520D配置於半導體通道層520C上,其中蝕刻阻擋圖案IS2的一部份位於源極520S與半導體通道層520C之間,另一部分位於汲極520D與半導體通道層520C之間,以保護半導體通道層520C不在源極520S與汲極520D的圖案化過程受到損傷。層間絕緣層IL覆蓋半導體通道層520C、源極520S與汲極520D,而閘極520G2配置於層間絕緣層IL上。在此,閘極520G2藉由接觸窗TH2連接至閘極520G1,且
接觸窗TH2貫穿層間絕緣層IL與閘絕緣層GI。
另外,第一絕緣層530覆蓋第一薄膜電晶體510以作為第一薄膜電晶體510的保護層並且具有一開口530A,其中開口530A至少暴露出第二薄膜電晶體520中半導體通道層520C的面積。第二絕緣層540則配置於第一絕於層530上,填充開口530A的面積,因此第二絕緣層540在此作為第二薄膜電晶體520的保護層。
在第一絕緣層530具有開口530A使第一薄膜電晶體510與第二薄膜電晶體520受到不同材質的保護層保護,則驅動電路結構500中第一薄膜電晶體510與第二薄膜電晶體520可以採用不同模式操作而保有理想的操作信賴性。第一薄膜電晶體510在操作過程中預計被長期施加負偏壓,而第二薄膜電晶體520在操作過程中預計被長期施加正偏壓,則第一絕緣層530為非含鋁絕緣層,且第二絕緣層530為含鋁絕緣層。另外,第一薄膜電晶體510在操作過程中預計被長期施加正偏壓,而第二薄膜電晶體520在操作過程中預計被長期施加負偏壓,則第一絕緣層530為含鋁絕緣層,且第二絕緣層430為非含鋁絕緣層。一般來說,非含鋁絕緣層可以由氧化矽層、氮化矽層、氮氧化矽層或其堆疊來構成,而含鋁絕緣層例如是由氧化鋁層、矽鋁氧化物層或其堆疊來構成。
驅動電路結構500可以應用於多種領域中。以下將以驅動電路結構500應用於有機發光元件的驅動電路為例進行說明,但不以此為限。圖8為本發明一實施例的驅動電路結構所應用的
發光元件的上視示意圖。請參照圖7與圖8,發光元件3包括第一薄膜電晶體510、第二薄膜電晶體520、第一絕緣層530、第二絕緣層540、一掃描線550、一資料線560、一電源線570以及一電容結構580以驅動一有機發光元件590。第一薄膜電晶體510連接於掃描線550與資料線560,第二薄膜電晶體520連接於電源線570與有機發光元件590,其中掃描線550用以致能第一薄膜電晶體510使資料線560傳遞的一開關訊號藉由致能的第一薄膜電晶體510傳遞至第二薄膜電晶體520;並且第二薄膜電晶體520藉由資料線560的開關訊號而致能,使電源線570的一電源訊號藉由致能的第二薄膜電晶體520傳遞至有機發光元件590。發光元件3在此為雙電晶體一電容(2T1C)的架構,但有機發光元件590的驅動電路並不以此為限。由圖7與圖8可知,第一絕緣層530的開口530A將第二薄膜電晶體520的面積都暴露出來以讓第二絕緣層540作為第二薄膜電晶體520的保護層。如此一來,第一薄膜電晶體510與第二薄膜電晶體520要以不同模式操作時,可以選用不同材料製作第一絕緣層530與第二絕緣層540,以讓第一薄膜電晶體510與第二薄膜電晶體520都具有良好的操作信賴性。不過,在其他實施例中,第一絕緣層530的開口530A所暴露的薄膜電晶體也可以選擇為連接於掃描線與資料線的電晶體,而本發明不以此為限。
綜上所述,本發明實施例的驅動電路結構中,不同操作模式的薄膜電晶體採用不同材質的保護層加以保護。因此,驅動
電路結構可以具有理想的操作信賴性。
10‧‧‧基板
100‧‧‧驅動電路結構
110‧‧‧第一薄膜電晶體
110C、120C‧‧‧半導體通道層
110CH、120CH‧‧‧半導體通道區
110D、120D‧‧‧汲極
110G、120G‧‧‧閘極
110S、120S‧‧‧源極
120‧‧‧第二薄膜電晶體
130‧‧‧第一絕緣層
130A‧‧‧開口
140‧‧‧第二絕緣層
GI‧‧‧閘絕緣層
S1‧‧‧第一側
S2‧‧‧第二側
Claims (10)
- 一種驅動電路結構,配置於一基板上,並包括:一第一薄膜電晶體,具有一第一半導體通道區;一第二薄膜電晶體,具有一第二半導體通道區;一第一絕緣層,覆蓋該第一薄膜電晶體,並具有一開口,該開口的面積暴露出該第二薄膜電晶體的該第二半導體通道區的面積;以及一第二絕緣層,配置於該第一絕緣層上,覆蓋該第二薄膜電晶體,並填充該開口的該面積而覆蓋該第二半導體通道區的面積。
- 如申請專利範圍第1項所述之驅動電路結構,其中該第二絕緣層全面覆蓋該第一薄膜電晶體與該第二薄膜電晶體。
- 如申請專利範圍第1項所述之驅動電路結構,其中該第一絕緣層與該第二絕緣層的其中一者為含鋁絕緣層,另一者則否。
- 如申請專利範圍第3項所述之驅動電路結構,其中該第一絕緣層為該含鋁絕緣層且該第一薄膜電晶體用以施加正偏壓,而該第二薄膜電晶體用以施加負偏壓。
- 如申請專利範圍第3項所述之驅動電路結構,其中該第二絕緣層為該含鋁絕緣層且該第一薄膜電晶體用以施加負偏壓,而該第二薄膜電晶體用以施加正偏壓。
- 如申請專利範圍第1項所述之驅動電路結構,更包括一第一蝕刻阻擋圖案與一第二蝕刻阻擋圖案,該第一蝕刻阻擋圖案位於該第一半導體通道區與該第一絕緣層之間,而該第二蝕刻阻擋 圖案位於該第二半導體通道區與該第二絕緣層之間。
- 如申請專利範圍第1項所述之驅動電路結構,其中該第一薄膜電晶體包括一第一閘極、一第一源極、一第一汲極與一第一半導體通道層,該第一半導體通道層的部分面積為該第一半導體通道區,該第一閘極用以控制該第一半導體通道區的致能與否,該第一源極與該第一汲極藉由致能的該第一半導體通道區而彼此導通;並且該第二薄膜電晶體包括一第二閘極、一第二源極、一第二汲極與一第二半導體通道層,該第二半導體通道層的部分面積為該第二半導體通道區,該第二閘極用以控制該第二半導體通道區的致能與否,該第二源極與該第二汲極藉由致能的該第二半導體通道區而彼此導通。
- 如申請專利範圍第7項所述之驅動電路結構,更包括一閘絕緣層,該第一閘極與該第二閘極位於該閘絕緣層的一第一側,而該第一半導體通道層與該第二半導體通道層位於該閘絕緣層的一第二側,且該第一側與該第二側相對。
- 一種驅動電路結構的製作方法,包括:製作一第一薄膜電晶體以及一第二薄膜電晶體於一基板上,其中該第一薄膜電晶體具有一第一半導體通道區,而該第二薄膜電晶體具有一第二半導體通道區;以及依序形成一第一絕緣層與一第二絕緣層於該基板上,該第一絕緣層覆蓋該第一薄膜電晶體,並具有一開口,該開口的面積暴露出該第二薄膜電晶體的該第二半導體通道區的面積,並且該第 二絕緣層配置於該第一絕緣層上,覆蓋該第二薄膜電晶體,並填充該開口的該面積而覆蓋該第二半導體通道區的面積。
- 如申請專利範圍第9項所述之驅動電路結構的製作方法,更包括在形成該第一絕緣層與該第二絕緣層之前,先形成一第一蝕刻阻擋圖案與一第二蝕刻阻擋圖案於該第一半導體通道區以及該第二半導體通道區上。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103141427A TWI555169B (zh) | 2014-11-28 | 2014-11-28 | 驅動電路結構及其製作方法 |
CN201510011210.5A CN104538406B (zh) | 2014-11-28 | 2015-01-09 | 驱动电路结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103141427A TWI555169B (zh) | 2014-11-28 | 2014-11-28 | 驅動電路結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201620114A TW201620114A (zh) | 2016-06-01 |
TWI555169B true TWI555169B (zh) | 2016-10-21 |
Family
ID=52853909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103141427A TWI555169B (zh) | 2014-11-28 | 2014-11-28 | 驅動電路結構及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104538406B (zh) |
TW (1) | TWI555169B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200616231A (en) * | 2004-07-27 | 2006-05-16 | Samsung Electronics Co Ltd | Thin film transistor array panel and manufacturing method thereof |
TW200709431A (en) * | 2005-08-17 | 2007-03-01 | Au Optronics Corp | Thin film transistor and manufacturing method thereof |
WO2011033936A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101692327A (zh) * | 2009-11-02 | 2010-04-07 | 友达光电股份有限公司 | 具有控制电路保护功能的平面显示装置 |
TWI500161B (zh) * | 2011-06-02 | 2015-09-11 | Au Optronics Corp | 混合式薄膜電晶體及其製造方法以及顯示面板 |
-
2014
- 2014-11-28 TW TW103141427A patent/TWI555169B/zh not_active IP Right Cessation
-
2015
- 2015-01-09 CN CN201510011210.5A patent/CN104538406B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200616231A (en) * | 2004-07-27 | 2006-05-16 | Samsung Electronics Co Ltd | Thin film transistor array panel and manufacturing method thereof |
TW200709431A (en) * | 2005-08-17 | 2007-03-01 | Au Optronics Corp | Thin film transistor and manufacturing method thereof |
WO2011033936A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
Also Published As
Publication number | Publication date |
---|---|
CN104538406A (zh) | 2015-04-22 |
TW201620114A (zh) | 2016-06-01 |
CN104538406B (zh) | 2017-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224383B2 (en) | Organic light-emitting display apparatus including pixel defining layer having first and second inclination portions and method of manufacturing the same | |
US10797124B2 (en) | Organic light emitting display substrate and manufacturing method thereof | |
US9818969B2 (en) | Organic light emitting diode display device and method of manufacturing the same | |
KR102248641B1 (ko) | 유기전계 발광소자 | |
KR102151235B1 (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
US10734461B2 (en) | Thin film transistor array panel and organic light emitting diode display including the same | |
US20170194401A1 (en) | Thin film transistor for display device and organic light emitting diode display device including the same | |
US20110108831A1 (en) | Organic light emitting display device and method of manufacturing the same | |
KR20230124858A (ko) | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는표시 장치 | |
TWI569421B (zh) | 畫素結構及其製作方法 | |
JP6740015B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2020142881A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法和显示装置 | |
US9281322B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
CN111146229A (zh) | 显示装置 | |
US20210202812A1 (en) | Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element | |
KR102595921B1 (ko) | 표시장치 및 표시장치 제조방법 | |
US20210202569A1 (en) | Display Apparatus Having a Substrate Hole and Method for Forming the Same | |
KR20160053383A (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
CN109817816B (zh) | 显示面板及制造方法 | |
KR20140109153A (ko) | 유기전계 발광 표시 장치 및 이의 제조 방법 | |
TWI555169B (zh) | 驅動電路結構及其製作方法 | |
KR102211967B1 (ko) | 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 | |
KR102567323B1 (ko) | 차광 패턴을 포함하는 디스플레이 장치 | |
US20210036197A1 (en) | Display apparatus having a substrate hole | |
US11075354B2 (en) | Display panel and method for manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |