JP7335732B2 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP7335732B2
JP7335732B2 JP2019119568A JP2019119568A JP7335732B2 JP 7335732 B2 JP7335732 B2 JP 7335732B2 JP 2019119568 A JP2019119568 A JP 2019119568A JP 2019119568 A JP2019119568 A JP 2019119568A JP 7335732 B2 JP7335732 B2 JP 7335732B2
Authority
JP
Japan
Prior art keywords
pad
component
wiring board
printed wiring
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019119568A
Other languages
English (en)
Other versions
JP2021005671A (ja
Inventor
良 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Trim Co Ltd
Original Assignee
Nihon Trim Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Trim Co Ltd filed Critical Nihon Trim Co Ltd
Priority to JP2019119568A priority Critical patent/JP7335732B2/ja
Publication of JP2021005671A publication Critical patent/JP2021005671A/ja
Application granted granted Critical
Publication of JP7335732B2 publication Critical patent/JP7335732B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、各種の電子部品が実装されるプリント配線基板に関する。
従来、実装される部品の大きさに応じて、パッドを覆うレジスト膜を変更する技術が知られている(例えば、特許文献1参照)。
特開2002-335071号公報
しかしながら、上記特許文献1に開示されている技術においても、実装される部品の大きさの変更に伴いレジスト膜を再設計する必要があるため、その設計変更に伴うコストと時間が必要とされていた。
本発明は、以上のような実状に鑑み案出されたもので、実装される部品の大きさが変更されても、導電パターン及びレジスト膜を変更することなく対応できるプリント配線基板を提供することを主たる目的としている。
本発明は、絶縁材料によって形成された基材と、前記基材の表面に導電材料によって形成された導電パターンとを含むプリント配線基板であって、前記導電パターンは、第1部品の電極を接続するための第1パッドと、前記第1部品に代えて、前記第1部品の前記電極とは位置が異なる第2部品の電極を接続するために、前記第1パッドの近くに配置されている第2パッドと、前記第1パッドと前記第2パッドとを接続する接続部とを備え、前記接続部の表面の少なくとも一部にレジスト膜が形成されている。
本発明に係る前記プリント配線基板において、前記第1部品は、第1電極間距離に配された一対の電極を有し、前記第2部品は、前記第1電極間距離とは異なる第2電極間距離に配された一対の電極を有し、前記第1パッドは、前記第1部品の前記一対の電極を接続するために一対設けられ、前記第2パッドは、前記第2部品の少なくとも一つの前記電極を接続するために設けられる、ことが望ましい。
本発明に係る前記プリント配線基板において、前記第1パッドの面積は、前記第2パッドの面積よりも小さい、ことが望ましい。
本発明に係る前記プリント配線基板において、前記第1パッドの表面及び前記第2パッドの表面には、はんだ層が形成されている、ことが望ましい。
本発明に係る前記プリント配線基板において、前記第1パッドと前記第2パッドとの間には、両者を部分的に分離する分離部が形成されている、ことが望ましい。
本発明に係る前記プリント配線基板において、前記分離部は、前記基材の厚さ方向から視て三日月状に形成されている、ことが望ましい。
本発明に係る前記プリント配線基板において、前記レジスト膜は、前記分離部から露出する前記基材の表面にも形成されている、ことが望ましい。
本発明に係る前記プリント配線基板において、前記第2パッドは、前記一対の第1パッドのそれぞれの近くに配置されている一対のものからなる、ことが望ましい。
本発明に係る前記プリント配線基板において、前記一対の第2パッドは、前記一対の第1パッドが並ぶ方向の両側に配されている、ことが望ましい。
本発明の前記プリント配線基板は、前記第1パッドの近くに前記第2パッドが配置される。前記第1パッドと前記第2パッドとは、接続部によって接続されている。これにより、実装される前記部品の大きさが変更されても、導電パターン及び前記レジスト膜を変更することなく対応可能となる。また、前記接続部の表面に前記レジスト膜が形成されているので、第1部品又は第2部品を実装後、リフロー工程を経てはんだ付けを行う際にも、前記第1パッドと前記第2パッドとの間でのはんだの流動が抑制され、部品の姿勢が適正に維持される。従って、いわゆる「チップ立ち」不良を抑制しつつ適正なはんだ付けを行うことが可能となる。
本発明のプリント配線基板の概略構成を示す斜視図である。 図1のプリント配線基板の平面図である。 第1部品又は第2部品が載置される前のプリント配線基板の斜視図である。 第1部品が実装されたプリント配線基板の断面図である。 第2部品が実装されたプリント配線基板の断面図である。 上記プリント配線基板の変形例の概略構成を示す斜視図である。
以下、本発明の実施の一形態が図面に基づき説明される。
図1、2は、本実施形態のプリント配線基板1の構成を示している。
プリント配線基板1は、絶縁材料によって形成された基材2と、基材2の表面(プリント配線基板1の部品実装面)に導電材料によって形成された導電パターン3とを含んでいる。
図2に示されるように、本プリント配線基板1は、電極の位置が異なる第1部品100及び第2部品200が実装可能となるように構成されている。図2では、第1部品100は実線にて、第2部品200は二点鎖線の仮想線にて描かれている。第1部品100と第2部品200とは、互いに大きさが異なる部品であるが、同じ大きさで電極の位置及び大きさが異なる部品であってもよい。
本プリント配線基板1には、第1部品100又は第2部品200が択一的に実装される。すなわち、第1部品100に代えて第2部品200が実装されてもよく、第2部品200に代えて第1部品100が実装されてもよい。
第1部品100は、一対の電極101を含んでいる。第2部品200は、一対の電極201を含んでいる。第1部品100と第2部品200とは、電極間距離が異なっており、本実施形態では、第1部品100の第1電極間距離L1は、第2部品200の第2電極間距離L2よりも小さい。また、第1部品100の電極101は、第2部品200の電極201よりも小さい。なお、第1部品100と第2部品200とは、大小関係が逆であってもよい。すなわち、第1部品100の第1電極間距離L1は、第2部品200の第2電極間距離L2よりも大きくてもよく、第1部品100の電極101は、第2部品200の電極201よりも大きくてもよい。
第1部品100及び第2部品200の具体例としては、例えば、セラミックコンデンサが挙げられる。この場合、第1部品100及び第2部品200の電気容量等の仕様は同一であるが、第1部品100は、第2部品200に対して小型化が図られている。
導電パターン3は、一対の第1パッド4と一対の第2パッド6と、接続部8とを含んでいる。
第1パッド4は、第1部品100の電極101を導電パターン3に接続するために設けられている。導電パターン3の一方側の第1パッド4aは、第1部品100の一方側の電極101aに対応する位置に形成され、導電パターン3の他方側の第1パッド4bは、第1部品100の他方側の電極101bに対応する位置に形成されている。これにより、第1部品100がプリント配線基板1に実装されたとき、電極101aは第1パッド4aと接続され、電極101bは第1パッド4bと接続される。
第2パッド6は、第2部品200の電極201を導電パターン3に接続するために設けられている。導電パターン3の一方側の第2パッド6aは、第2部品200の一方側の電極201aに対応する位置に形成され、導電パターン3の他方側の第2パッド6bは、第2部品200の他方側の電極201bに対応する位置に形成されている。これにより、第2部品200がプリント配線基板1に実装されたとき、電極201aは第2パッド6aと接続され、電極201bは第2パッド6bと接続される。
本実施形態では、一方側の第2パッド6aは、第1パッド4aの近く(すなわち、隣り合う位置)に配置されている。同様に、他方側の第2パッド6bは、第1パッド4bの近くに配置されている。
接続部8は、第1パッド4aと第2パッド6aとの間に設けられ、第1パッド4aと第2パッド6aとを電気的に接続する。これにより、第1パッド4aから接続部8を経て第2パッド6aに至る一連の導電パターン3が形成される。
接続部8は、第1パッド4bと第2パッド6bとの間にも設けられ、第1パッド4bと第2パッド6bとを電気的に接続する。これにより、第1パッド4bから接続部8を経て第2パッド6bに至る一連の導電パターン3が形成される。
本プリント配線基板1では、一対の第2パッド6a、6bは、一対の第1パッド4a、4bが並ぶ方向の両側に配されている。このような配置により、容易にプリント配線基板1の小型化を図ることが可能となる。また、接続部8が容易に簡素化される。
導電パターン3は、第2パッド6(第2パッド6a及び第2パッド6b)から延出されたライン9を含んでいる。ライン9は、第2パッド6と他のパッド(図示せず)を接続する。これにより、第1部品100又は第2部品200と他の部品(図示せず)とが接続される。
第1パッド4と第2パッド6とは、接続部8によって接続されているので、ライン9は、第1パッド4a及び第1パッド4bから延出されていてもよい。また、一方側のライン9は第2パッド6a(又は第1パッド4a)から延出され、他方側のライン9は第1パッド4b(又は第2パッド6b)から延出されていてもよい。
基材2及びライン9の表面には、レジスト膜10が形成されている。図1、2等において、レジスト膜10は、ドットパターンのハッチングによって描かれている。レジスト膜10は、絶縁材料によって形成され、基材2及びライン9を保護する。
本プリント配線基板1では、レジスト膜10は、第1パッド4及び第2パッド6を除く領域に形成されている。第1パッド4及び第2パッド6の表面には、レジスト膜10が形成されることなく、導電パターン3を構成する導電材料が露出している。
一方、レジスト膜10は、接続部8の表面にも形成されている。接続部8の表面を被覆するレジスト膜10は、プリント配線基板1の表面で第1パッド4と第2パッド6とを絶縁・分離し、後述する溶融はんだの第1パッド4と第2パッド6との間の流動を抑制する。
レジスト膜10は、接続部8の表面全体に形成されるのが望ましい。しかしながら、レジスト膜10は、接続部8の表面の少なくとも一部に形成されていればよい。一部であっても、接続部8の表面にレジスト膜10が形成されていることにより、溶融はんだの流動が抑制される。
図3は、第1部品100又は第2部品200が実装される直前のプリント配線基板1を示している。第1部品100又は第2部品200の実装にあたって、第1パッド4及び第2パッド6の表面にはクリーム状のはんだペーストが塗布され、はんだ層20が形成される。はんだペーストの塗布の際には、基板の表面が適宜マスキングされる。そして、はんだ層20の表面に電極101又は201が位置するように第1部品100又は第2部品200が載置され、プリント配線基板1はリフロー工程に供される。
本プリント配線基板1では、接続部8及び分離部11にもはんだ層20が形成されていてもよい。接続部8及び分離部11に形成されたはんだ層20は、リフロー工程で溶融し、第1パッド4及び第2パッド6に流動する。
図4、5は、リフロー工程を経て、第1部品100又は第2部品200の実装が完了したプリント配線基板1(プリント回路基板)を示している。はんだ層20は、リフロー工程において溶融し、その後硬化する。一様な高さで形成されていたはんだ層20は(図3参照)、溶融時の表面張力によって図4、5に示される断面形状のはんだ21へと変形する。
図4は、第1部品100が実装されたプリント配線基板1の第1パッド4a、4bが並ぶ方向の断面図である。第1部品100がプリント配線基板1に実装される場合には、第1パッド4a、4bの表面に形成されたはんだ21を介して、第1部品100の電極101aが第1パッド4aと接続され、第1部品100の電極101bが第1パッド4bと接続される。
図5は、第2部品200が実装されたプリント配線基板1の第2パッド6a、6bが並ぶ方向の断面図である。第1部品100に代えて第2部品200がプリント配線基板1に実装される場合には、第2パッド6a、6bの表面に形成されたはんだ21を介して、第2部品200の電極201aが第2パッド6aと接続され、第2部品200の電極201bが第2パッド6bと接続される。
このように、本プリント配線基板1では、実装される部品が第1部品100から第2部品200又は第2部品200から第1部品100へと変更されても、導電パターン3及びレジスト膜10を変更することなく対応可能となる。従って、導電パターン3及びレジスト膜10の再設計が不要となり、その設計変更に伴うコストと時間が削減されうる。
また、図4に示されるように、接続部8の表面にレジスト膜10が形成されているので、第1部品100をプリント配線基板1に載置した後リフロー工程を経てはんだ付けを行う際にも、第2パッド6の表面から第1パッド4の表面に溶融したはんだ21が流れ込むことが抑制され、第1部品100の姿勢が適正に維持される。従って、プリント配線基板1に対して第1部品100が起立するいわゆる「チップ立ち」不良を抑制しつつ適正なはんだ付けを行うことが可能となる。
また、図5に示されるように、接続部8の表面にレジスト膜10が形成されているので、第2部品200をプリント配線基板1に載置した後リフロー工程を経てはんだ付けを行う際にも、溶融したはんだ21が第1パッド4と第2パッド6との間を流動することが抑制される。
本発明は、一方側の第1パッド4a及び第2パッド6aのみが接続部8によって接続されている形態にも適用可能である。この場合、例えば、他方側の第1パッド4b及び第2パッド6bは、単一のパッドにて共用されていてもよい。また、本発明は、3以上の電極を有する部品にも、適用可能である。
第1パッド4の面積は、第2パッド6の面積よりも小さい、のが望ましい。これにより、電極201よりも小さいサイズの電極101を有する第1部品100を実装する際に、第1パッド4の表面に電極101のサイズに応じたはんだ層20が形成され、適量のはんだ21によって、第1部品100の姿勢を適正に維持しながら、はんだ付けを適正に行うことが可能となる。
一方、電極101よりも大きいサイズの電極201を有する第2部品200を実装する際に、第2パッド6の表面に電極201のサイズに応じたはんだ層20が形成され、適量のはんだ21によって、電極201と第2パッド6との間で良好な接続が容易に得られる。
第1パッド4と第2パッド6との間には、両者を部分的に分離する分離部11が形成されている、のが望ましい。分離部11は、プリント配線基板1の部品実装面に導電パターン3を形成する際のエッチング工程で、第1パッド4と第2パッド6との間の領域の導電材料を除去することにより、形成される。分離部11によって、第1パッド4と第2パッド6とが分離されることにより、溶融したはんだ21が第1パッド4と第2パッド6との間を流動することが抑制される。
分離部11は、基材2の厚さ方向から視た平面視で三日月状に形成されている、のが望ましい。上記形状の分離部11にて分離される第1パッド4及び第2パッド6により、電極101又は電極201の周囲に溶融したはんだ21が回りやすくなり、電極101と第1パッド4との間又は電極201と第2パッド6との間で良好な接続が容易に得られる。
レジスト膜10は、分離部11から露出する基材2の表面にも形成されている、のが望ましい。レジスト膜10によって、溶融したはんだ21が第1パッド4と第2パッド6との間を流動することがより一層抑制される。
図6は、プリント配線基板1の変形例であるプリント配線基板1Aの斜視図である。プリント配線基板1Aは、第1パッド4と第2パッド6とを分離する分離部11(図1参照)が存在しない点で、プリント配線基板1とは異なる。プリント配線基板1Aのうち、以下で説明されてない部分については、上述したプリント配線基板1の構成が採用されうる。
プリント配線基板1Aでは、プリント配線基板1の分離部11に相当する領域に拡張された接続部8Aによって、第1パッド4及び第2パッド6は、分離されることなく、一連一体に形成されている。上記拡張された接続部8Aの表面には、レジスト膜10が形成されている。
本プリント配線基板1Aにあっても、実装される部品が第1部品100から第2部品200又は第2部品200から第1部品100へと変更されても、導電パターン3及びレジスト膜10を変更することなく対応可能となる。従って、導電パターン3及びレジスト膜10の再設計が不要となり、その設計変更に伴うコストと時間が削減されうる。
また、拡張された接続部8Aの表面にレジスト膜10が形成されているので、第1部品100又は第2部品200をプリント配線基板1に載置した後リフロー工程を経てはんだ付けを行う際にも、第2パッド6の表面から第1パッド4の表面に溶融したはんだ21(図4、5参照)が流れ込むことが抑制され、第1部品100の姿勢を適正に維持しながら、はんだ付けを行うことが可能となる。
(実施例)
図1に示される導電パターン3を含むプリント配線基板1が製造され、第1部品100として1012個のセラミックコンデンサ(サイズ:0603)が実装され、リフロー工程に供された。その結果、チップ立ち等の不良は確認されなかった。また、比較例として、接続部8の表面のレジスト膜10及び分離部11が設けられていないプリント配線基板が製造され、220個の上記セラミックコンデンサが実装され、リフロー工程に供された。その結果、チップ立ち不良27件を含む30件の不良が確認された。
以上、本発明のプリント配線基板1等が詳細に説明されたが、本発明は上記の具体的な実施形態に限定されることなく種々の態様に変更して実施される。すなわち、プリント配線基板1は、少なくとも、絶縁材料によって形成された基材2と、基材2の表面に導電材料によって形成された導電パターン3とを含むプリント配線基板1であって、導電パターン3は、第1部品100の電極101を接続するための第1パッド4と、第1部品100に代えて、第1部品100の電極101とは位置が異なる第2部品200の電極201を接続するために、第1パッド4の近くに配置されている第2パッド6と、第1パッド4と第2パッド6とを接続する接続部8とを備え、接続部8の表面の少なくとも一部にはレジスト膜10が形成されていればよい。
また、第1パッド4、第2パッド6及び接続部8は、図1等に示される形態に限られない。例えば、プリント配線基板1では、一つの第1パッド4の両端に一対の接続部8が形成されているが、図4、5の断面上に接続部8が位置するように形成されていてもよい。この場合、一つの第1パッド4の端縁に一つの接続部8が形成されていてもよい。
また、第3部品を実装するための第3パットが、プリント配線基板1に設けられていてもよい。第3パッドは、例えば、第2部品200よりも電極間距離が大きい第3部品を実装するために設けられる。この場合、第3パットは、例えば、第2パッド6の近くに設けられる。また、第3パッドは、第1部品100よりも電極間距離が小さい第3部品を実装するために設けられていてもよい。この場合、第3パットは、例えば、第1パッド4の近くに設けられる。
1 プリント配線基板
2 基材
3 導電パターン
4 第1パッド
6 第2パッド
8 接続部
10 レジスト膜
11 分離部
20 はんだ層
100 第1部品
101 電極
200 第2部品
201 電極
L1 第1電極間距離
L2 第2電極間距離

Claims (9)

  1. 絶縁材料によって形成された基材と、前記基材の表面に導電材料によって形成された導電パターンとを含むプリント配線基板であって、
    前記導電パターンは、
    第1部品の電極を接続するための第1パッドと、
    前記第1部品に代えて、前記第1部品の前記電極とは位置が異なる第2部品の電極を接続するために、前記第1パッドの近くに配置されている第2パッドと、
    前記第1パッドと前記第2パッドとを接続する接続部とを備え、
    前記接続部の表面の少なくとも一部にレジスト膜が形成され
    前記接続部は、前記第1パッドの両端に対をなして形成されている、
    プリント配線基板。
  2. 前記第1部品は、第1電極間距離に配された一対の電極を有し、
    前記第2部品は、前記第1電極間距離とは異なる第2電極間距離に配された一対の電極を有し、
    前記第1パッドは、前記第1部品の前記一対の電極を接続するために一対設けられ、
    前記第2パッドは、前記第2部品の少なくとも一つの前記電極を接続するために設けられる、請求項1記載のプリント配線基板。
  3. 前記第1パッドの面積は、前記第2パッドの面積よりも小さい、請求項1又は2に記載のプリント配線基板。
  4. 前記第1パッドの表面及び前記第2パッドの表面には、はんだ層が形成されている、請求項1ないし3のいずれかに記載のプリント配線基板。
  5. 前記第1パッドと前記第2パッドとの間には、両者を部分的に分離する分離部が形成されている、請求項1ないし4のいずれかに記載のプリント配線基板。
  6. 前記分離部は、前記基材の厚さ方向から視た平面視で三日月状に形成されている、請求項5記載のプリント配線基板。
  7. 前記レジスト膜は、前記分離部から露出する前記基材の表面にも形成されている、請求項5又は6に記載のプリント配線基板。
  8. 前記第2パッドは、前記一対の第1パッドのそれぞれの近くに配置されている一対のものからなる、請求項2記載のプリント配線基板。
  9. 前記一対の第2パッドは、前記一対の第1パッドが並ぶ方向の両側に配されている、請求項8記載のプリント配線基板。
JP2019119568A 2019-06-27 2019-06-27 プリント配線基板 Active JP7335732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019119568A JP7335732B2 (ja) 2019-06-27 2019-06-27 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019119568A JP7335732B2 (ja) 2019-06-27 2019-06-27 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2021005671A JP2021005671A (ja) 2021-01-14
JP7335732B2 true JP7335732B2 (ja) 2023-08-30

Family

ID=74097283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019119568A Active JP7335732B2 (ja) 2019-06-27 2019-06-27 プリント配線基板

Country Status (1)

Country Link
JP (1) JP7335732B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7401266B2 (ja) 2018-12-27 2023-12-19 東京エレクトロン株式会社 基板載置台、及び、基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243814A (ja) 2002-02-21 2003-08-29 Hitachi Ltd チップ部品の実装用ランド
JP2016066719A (ja) 2014-09-25 2016-04-28 株式会社デンソー 配線基板
JP2016157918A (ja) 2015-02-25 2016-09-01 日亜化学工業株式会社 実装基板及びこれを用いた電子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918123A (ja) * 1995-06-27 1997-01-17 Sony Corp プリント基板と電子部品の実装方法及び実装構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243814A (ja) 2002-02-21 2003-08-29 Hitachi Ltd チップ部品の実装用ランド
JP2016066719A (ja) 2014-09-25 2016-04-28 株式会社デンソー 配線基板
JP2016157918A (ja) 2015-02-25 2016-09-01 日亜化学工業株式会社 実装基板及びこれを用いた電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7401266B2 (ja) 2018-12-27 2023-12-19 東京エレクトロン株式会社 基板載置台、及び、基板処理装置

Also Published As

Publication number Publication date
JP2021005671A (ja) 2021-01-14

Similar Documents

Publication Publication Date Title
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
US11013117B2 (en) Electronic device with built in fuse
US7660132B2 (en) Covered multilayer module
JP7335732B2 (ja) プリント配線基板
US11096285B2 (en) Electronic circuit substrate
JP4536515B2 (ja) 集積回路を接続するための基板
JP7456977B2 (ja) フレキシブルプリント配線板
JPH04188886A (ja) プリント配線板
US20150062852A1 (en) Semiconductor packages having passive components and methods for fabricating the same
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
KR102191249B1 (ko) 칩 저항 소자 어셈블리
JP7351302B2 (ja) 表面実装部品用のランド
WO2021177016A1 (ja) 回路構成体及び回路構成体の製造方法
JP2004207287A (ja) はんだ付け用ランド、プリント配線基板
KR102553123B1 (ko) 칩의 손상이 방지된 연성인쇄회로기판
JP2001144399A (ja) 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法
JP7322456B2 (ja) 電子部品搭載基板
WO2024023980A1 (ja) 部品実装基板
JP2008130941A (ja) 基板実装方法
WO2023209902A1 (ja) 部品実装基板
JP2022122467A (ja) プリント配線板
US9929067B2 (en) Ceramic package, method of manufacturing the same, electronic component, and module
JPH05121868A (ja) プリント基板に対する電子部品の半田付け実装方法
JP2024039752A (ja) 半導体装置
JPH06350243A (ja) 印刷配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230818

R150 Certificate of patent or registration of utility model

Ref document number: 7335732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150