JP7322456B2 - 電子部品搭載基板 - Google Patents

電子部品搭載基板 Download PDF

Info

Publication number
JP7322456B2
JP7322456B2 JP2019063104A JP2019063104A JP7322456B2 JP 7322456 B2 JP7322456 B2 JP 7322456B2 JP 2019063104 A JP2019063104 A JP 2019063104A JP 2019063104 A JP2019063104 A JP 2019063104A JP 7322456 B2 JP7322456 B2 JP 7322456B2
Authority
JP
Japan
Prior art keywords
terminal electrode
electronic component
mounting
shape
conductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019063104A
Other languages
English (en)
Other versions
JP2020161782A (ja
Inventor
修一 滝澤
広宣 佐藤
勉 安井
純 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019063104A priority Critical patent/JP7322456B2/ja
Publication of JP2020161782A publication Critical patent/JP2020161782A/ja
Application granted granted Critical
Publication of JP7322456B2 publication Critical patent/JP7322456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は電子部品に関し、特に、ハンダや導体ペーストを介して基板に搭載される電子部品に関する。また、本発明は、このような電子部品が搭載された電子部品搭載基板に関する。
近年、回路基板に搭載される電子部品のモジュール化が進んでいる。このため、ある電子部品は、例えばモジュール化する際の表面実装プロセスにおいてリフローが行われるだけでなく、モジュール化された後、回路基板に搭載する際の表面実装プロセスにおいてもリフローが行われる。このように、モジュール化が進むと、同じ電子部品に対して2回又はそれ以上のリフローが行われるため、ハンダなどを用いた接合部の接合強度が低下するおそれがあった。
ハンダ接合の接合強度を高める方法としては、特許文献1に記載されているように、フラックスに熱硬化性樹脂組成物を添加する方法や、特許文献2に記載されているように、特殊組成のハンダを使う方法が挙げられる。
特開2012-84845号公報 特表2016-500578号公報
しかしながら、特許文献1に記載された方法では、複数回のリフローを行うと熱硬化性樹脂組成物が変質し、接合強度が低下してしまう。また、特許文献2に記載された方法では、特殊組成のハンダを使用するため、製造コストが増加するという問題があった。
したがって、本発明は、製造コストの増大を抑制しつつ、複数回のリフローを行っても高い接合強度を確保することが可能な端子電極を備えた電子部品を提供することを目的とする。また、本発明は、このような電子部品が搭載された電子部品搭載基板を提供することを目的とする。
本発明による電子部品は、実装面を有する本体部と、実装面から突出して設けられ、実装面と平行な主面と側面を有する平板状の端子電極とを備え、端子電極は、実装面に近づくにつれて径が縮小する部分を有しており、これにより、側面の少なくとも一部がオーバーハング形状を有することを特徴とする。
本発明によれば、端子電極の側面の少なくとも一部がオーバーハング形状を有していることから、この部分にハンダなどの接続導体材料を回り込ませることによって、複数回のリフローを行った場合であっても、高い接合強度を確保することが可能となる。
本発明による電子部品は、端子電極の主面上に設けられ、端子電極よりも融点の低い接続導体材料をさらに備えていても構わない。これによれば、電子部品を回路基板に搭載した後、リフローすることによって、接続導体材料を側面に回り込ませることが可能となる。つまり、リフロー前の状態では、接続導体材料が端子電極の主面にのみ存在し、リフロー後、オーバーハング形状を有する端子電極の側面を接続導体材料が覆うものであっても構わない。
本発明による電子部品搭載基板は、ランドパターンを有する基板と、基板に搭載された上記の電子部品とを備え、ランドパターンと端子電極は、接続導体材料を介して接続されていることを特徴とする。本発明によれば、接続導体材料を介した基板と電子部品の接合強度を高めることが可能となる。
本発明において、ランドパターンと端子電極の間に位置する接続導体材料の厚さは、30μm以下であっても構わない。接続導体材料の厚さが30μm以下まで薄くなると、接続導体材料による応力吸収能力が低下し、接続導体材料にクラックやデラミネーションが生じやすくなるが、接続導体材料が端子電極のオーバーハング部分を覆っていれば、クラックやデラミネーションの発生を抑制することが可能となる。
このように、本発明によれば、複数回のリフローを行った場合であっても、接続導体材料を介した基板と電子部品の接合強度を十分に確保することが可能となる。しかも、特殊組成のハンダを使用する必要もないため、製造コストの増加も抑制される。
図1は、本発明の好ましい実施形態による電子部品1の構造を示す図であり、(a)は略平面図、(b)は(a)に示すA-A線に沿った略断面図である。 図2は、図1(b)に示す領域Bの拡大図である。 図3は、基板3に電子部品1が搭載されてなる電子部品搭載基板2の模式図な断面図である。 図4は、図3に示す領域Cの拡大図である。 図5は、端子電極20に接続導体材料5を形成した状態を示す模式図な断面図である。 図6は、ポジ型のフォトレジスト31Pに対して露光を行う状態を説明するための模式図である。 図7は、現像後のフォトレジスト31P/31Nの形状を示す模式図である。 図8は、ネガ型のフォトレジスト31Nに対して露光を行う状態を説明するための模式図である。 図9は、円形の端子電極20を示す略平面図である。 図10は、一部の側面22aのみがオーバーハング形状を有する端子電極20の略平面図である。 図11は、第1の変形例による端子電極20の形状を説明するための断面図である。 図12は、ポジ型のフォトレジスト31Pに対して露光を行う状態を説明するための模式図である。 図13は、現像後のフォトレジスト31P/31Nの形状を示す模式図である。 図14は、ネガ型のフォトレジスト31Nに対して露光を行う状態を説明するための模式図である。 図15は、第2の変形例による端子電極20の形状を説明するための断面図である。 図16は、現像後のフォトレジスト31P/31Nの形状を示す模式図である。 図17は、第3の変形例による端子電極20の形状を説明するための断面図である。 図18は、ネガ型のフォトレジスト31Nに対して露光を行う状態を説明するための模式図である。 図19は、現像後のフォトレジスト31Nの形状を示す模式図である。 図20は、第4の変形例による端子電極20の形状を説明するための断面図である。 図21は、第5の変形例による端子電極20の形状を説明するための断面図である。 図22は、電子部品1と電子部品1Aを接続導体材料5によって接続した例を示す模式図な断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の好ましい実施形態による電子部品1の構造を示す図であり、(a)は略平面図、(b)は(a)に示すA-A線に沿った略断面図である。
本実施形態による電子部品1は表面実装型のチップ部品であり、図1に示すように、本体部10と、本体部10の実装面10aに設けられた端子電極20とを備えている。電子部品1の種類については特に限定されず、キャパシタ、インダクタ、抵抗、フィルタなどの受動回路部品であっても構わないし、トランジスタや半導体ICなどの能動回路部品であっても構わない。さらには、複数の受動回路部品と複数の能動回路部品が集積されたモジュール部品であっても構わないし、配線層が形成された配線基板であっても構わない。
図1に示す例では、ニッケル(Ni)などからなる基板11と、基板11上に設けられたキャパシタなどからなる機能層12と、機能層を覆う絶縁層13によって本体部10が構成されている。そして、絶縁層13の表面が実装面10aを構成し、実装面10aに端子電極20が設けられている。端子電極20は、絶縁層13を貫通して設けられた接続部14を介して機能層12に接続されている。端子電極20は、実装面10aから突出して設けられた平板状の電極であり、実装面10aと平行な主面21と側面22を有している。
図2は、図1(b)に示す領域Bの拡大図である。
図2に示すように、端子電極20の主面21は実装面10aと平行であるのに対し、端子電極20の側面22は実装面10aに対して垂直ではなく、実装面10aと側面22が成す角度θが90°未満である逆テーパー形状を有している。つまり、端子電極20の側面22がオーバーハング形状を有しており、実装面10aに近づくにつれて端子電極20の径が縮小する。角度θは、後述する効果を十分に得るためには80°未満であることが好ましく、60°未満であることがより好ましい。但し、角度θが小さすぎると、端子電極20の形状が不安定になるとともに、端子電極20の形成が困難となることから、30°以上であることが好ましく、45°以上であることがより好ましい。尚、側面22が完全な平坦面ではなく、ある曲率を持った曲面である場合、角度θは一義的には決まらず、所定の範囲を持った値となる。また、オーバーハング量W、つまり、側面22の実装面10a側における端部と、側面22の主面21側における端部の平面距離は、0.5μm以上、30μm以下であることが好ましく、1μm以上、15μm以下であることがより好ましい。また、端子電極20の厚みについては、0.5μm以上、32μm以下であることが好ましく、1μm以上、25μm以下であることがより好ましい。端子電極20の平面サイズについては、一辺の長さが0.01mm以上、4.5mm以下であることが好ましく、0.05mm以上、3.2mm以下であることがより好ましい。
図3は、基板3に電子部品1が搭載されてなる電子部品搭載基板2の模式図な断面図である。
図3に示すように、基板3はランドパターン4を有しており、電子部品1の端子電極20がランドパターン4と向かい合うよう、基板3に搭載される。端子電極20とランドパターン4の接続は、ハンダや導体ペーストなど、端子電極20やランドパターン4よりも融点の低い接続導体材料5を介して行われる。図3に示す例では、電子部品1の端子電極20よりも基板3のランドパターン4の方が平面サイズが大きい。このため、電子部品1の端子電極20についてはほぼ全表面が接続導体材料5で覆われるのに対し、基板3のランドパターン4については、その主面の一部が接続導体材料5で覆われることなく露出している。ランドパターン4の側面についても、接続導体材料5で覆われることなく露出している。
図4は、図3に示す領域Cの拡大図である。
図4に示すように、基板3に電子部品1が搭載されると、ハンダや導体ペーストなどの接続導体材料5は、端子電極20の主面21のみならず、オーバーハング形状を有する側面22も覆う。これにより、例えば電子部品1に水平方向の外力が加わり、その結果、端子電極20の主面21と接続導体材料5の界面で剥離が生じたとしても、この剥離が主面21と側面22の境界となる鋭角な角部23によって止まり、それ以上剥離が進行しにくくなる。ここで、ランドパターン4と端子電極20の間に位置する接続導体材料5の厚さが十分に厚い場合には、電子部品1に水平方向の外力が加わったとしても、厚みの大きい接続導体材料5によってある程度応力を吸収することができる。しかしながら、ランドパターン4と端子電極20の間に位置する接続導体材料が薄く、特に30μm以下まで薄い場合には、接続導体材料5による応力吸収能力が低下し、接続導体材料5にクラックやデラミネーションが生じやすくなる。特に、接続導体材料5が鉛フリーハンダである場合、リフローを複数回繰り返すと、端子電極20又はランドパターン4を構成する銅(Cu)などの金属と鉛フリーハンダからなる合金が成長し、クラックやデラミネーションが生じやすくなる。また、接続導体材料5が導電ペーストである場合も、ガラス転移点を超える温度のリフローを複数回繰り返すと、接着力が低下する。しかしながら、本実施形態においては、接続導体材料5が端子電極20の主面21のみならず、オーバーハング形状を有する側面22をも覆っていることから、クラックやデラミネーションの発生を抑制することが可能となる。
基板3に電子部品1を搭載する際には、図5に示すように、電子部品1の端子電極20側に接続導体材料5をあらかじめ形成しておき、この状態で電子部品1を基板3に搭載した後、リフローを行えば良い。端子電極20に接続導体材料5を形成する方法としては、銅(Cu)などからなる端子電極20の表面に防錆用のプリフラックス処理を行った後、例えば、鉛フリーハンダからなるハンダボールを端子電極20に搭載し、リフローすることによって、接続導体材料5を端子電極20の主面21に広げればよい。端子電極20の表面には、あらかじめニッケル(Ni)メッキや金(Au)メッキを施しておいても構わない。また、この時点では、接続導体材料5が端子電極20の側面22に回り込んでいなくても構わない。
上述した形状を有する端子電極20の形成方法については特に限定されないが、図6に示すように、電子部品1の本体部10にポジ型のフォトレジスト31Pを形成し、マスク32を介して光33を照射することによって、フォトレジスト31Pを図7に示す形状にパターニングする。露光時においては、光33の強度を弱めに設定することによって、深さ方向に露光幅が徐々に狭くなるよう調整すれば、図7に示すように、深さ方向に幅が狭くなる開口部31aを形成することができる。そして、電解メッキによって開口部31aに端子電極20を形成すれば、側面22がオーバーハング形状を有する端子電極20を形成することが可能となる。
或いは、図8に示すように、電子部品1の本体部10にネガ型のフォトレジスト31Nを形成し、マスク32を介して光33を照射することによって、フォトレジスト31Nを図7に示す形状にパターニングする。露光時においては、光33の強度を強めに設定することによって、深さ方向に露光幅が徐々に広くなるよう調整すれば、図7に示すように、深さ方向に幅が狭くなる開口部31aを形成することができる。そして、電解メッキによって開口部31aに端子電極20を形成すれば、側面22がオーバーハング形状を有する端子電極20を形成することが可能となる。
端子電極20の平面形状については特に限定されず、図1(a)に示すように矩形であっても構わないし、図9に示すように円形であっても構わない。また、端子電極20の側面22の全てがオーバーハング形状を有している必要はなく、少なくとも一部の側面がオーバーハング形状を有していれば足りる。例えば、図10に示す端子電極20は、対向する2つの側面22aがオーバーハング形状を有している一方、残りの側面22bについてはオーバーハング形状を有しておらず、ほぼ垂直面である。この場合であっても、接続導体材料5をオーバーハング部分に回り込ませれば、クラックやデラミネーションの発生を抑制することが可能となる。
図11は、第1の変形例による端子電極20の形状を説明するための断面図である。
図11に示すように、第1の変形例による端子電極20は、側面22が全て傾斜しているのではなく、実装面10a側に位置する傾斜面22Aと、主面21側に位置する垂直面22Bを有している点において、図2に示した端子電極20の形状と相違している。端子電極20がこのような形状を有している場合であっても、上記実施形態と同様の効果を得ることができる。
図11の形状を有する端子電極20の形成方法については特に限定されないが、図12に示すように、電子部品1の本体部10にポジ型のフォトレジスト31Pを形成し、マスク32を介して光33を照射することによって、フォトレジスト31Pを図13に示す形状にパターニングする。現像時においては、現像条件を弱めに設定することによって、開口部31aの底部にフォトレジスト31Pを残存させれば、深さ方向に途中から幅が狭くなる開口部31aを形成することができる。そして、電解メッキによって開口部31aに端子電極20を形成すれば、傾斜面22Aと垂直面22Bからなる側面22を有する端子電極20を形成することが可能となる。
或いは、図14に示すように、電子部品1の本体部10にネガ型のフォトレジスト31Nを形成し、マスク32を介して光33を照射することによって、フォトレジスト31Nを図13に示す形状にパターニングしても構わない。この場合も、現像条件を弱めに設定することによって、深さ方向に途中から幅が狭くなる開口部31aを形成することができる。
図15は、第2の変形例による端子電極20の形状を説明するための断面図である。
図15に示すように、第2の変形例による端子電極20は、実装面10aに近づくにつれて端子電極20の径が縮小する部分と、実装面10aに近づくにつれて端子電極20の径が拡大する部分を有している。つまり、側面22は、実装面10aに近づくにつれて端子電極20の径が縮小する部分に対応する傾斜面22Aと、実装面10aに近づくにつれて端子電極20の径が拡大する部分に対応する傾斜面22Cによって構成される。図15に示す例では、傾斜面22Aが主面21側に位置し、傾斜面22Cが実装面10a側に位置している。端子電極20がこのような形状を有している場合であっても、上記実施形態と同様の効果を得ることができる。
図15に示す形状の端子電極20を形成するためには、図6を用いて説明したように、ポジ型のフォトレジスト31Pを形成した状態で光33の強度を強めに設定するか、或いは、図8を用いて説明したように、ネガ型のフォトレジスト31Nを形成した状態で光33の強度を弱めに設定した後、現像条件を弱めに調整することによって、開口部31aの形状を図16に示す形状とする。そして、電解メッキによって開口部31aに端子電極20を形成すれば、図15に示す形状の端子電極20を形成することが可能となる。
図17は、第3の変形例による端子電極20の形状を説明するための断面図である。
図17に示すように、第3の変形例による端子電極20は、傾斜面22Aと傾斜面22Cの位置が逆である点において、図15に示す第2の変形例と相違している。端子電極20がこのような形状を有している場合であっても、上記実施形態と同様の効果を得ることができる。
図17に示す形状の端子電極20を形成するためには、図18に示すように、ネガ型のフォトレジスト31Nを形成した状態で光33の強度を弱めに設定した後、現像条件を弱めに調整することによって、開口部31aの形状を図19に示す形状とする。そして、電解メッキによって開口部31aに端子電極20を形成すれば、図17に示す形状の端子電極20を形成することが可能となる。
図20は、第4の変形例による端子電極20の形状を説明するための断面図である。
図20に示すように、第4の変形例による端子電極20は、ある厚さ位置で端子電極20の径が変化する形状を有している。側面22は、主面21側に位置し、径の大きい部分に対応する垂直面22Bと、実装面10a側に位置し、径の小さい部分に対応する垂直面22Bと、垂直面22Bと垂直面22Bを繋ぐ水平面22Dからなる。端子電極20がこのような形状を有している場合であっても、上記実施形態と同様の効果を得ることができる。このような形状を有する端子電極20は、フォトレジストを用いた露光を2段階で行うことによって得ることができる。
図21は、第5の変形例による端子電極20の形状を説明するための断面図である。
図21に示すように、第5の変形例による端子電極20は、実装面10aからの距離にかかわらず径が一定である部分と、実装面10aに近づくにつれて端子電極20の径が縮小する部分を有している。側面22は、径が一定である部分に対応する垂直面22Bと、径が縮小する部分に対応する傾斜面22Aと、垂直面22Bと傾斜面22Aを繋ぐ水平面22Eからなる。端子電極20がこのような形状を有している場合であっても、上記実施形態と同様の効果を得ることができる。このような形状を有する端子電極20ついても、フォトレジストを用いた露光を2段階で行うことによって得ることができる。
本実施形態において、電子部品1が搭載される基板が単なる回路基板である必要はなく、図22に示すように、別の電子部品1Aであっても構わない。別の電子部品1Aは、キャパシタ、インダクタ、抵抗、フィルタなどの受動回路部品であっても構わないし、トランジスタや半導体ICなどの能動回路部品であっても構わない。さらには、複数の受動回路部品と複数の能動回路部品が集積されたモジュール部品であっても構わないし、配線層が形成された配線基板であっても構わない。
別の電子部品1Aが備える端子電極20は、電子部品1の端子電極20と同様の形状を有していても構わない。これによれば、電子部品1の端子電極20のオーバーハング部分と電子部品1Aの端子電極20のオーバーハング部分の両方が接続導体材料5で覆われることから、電子部品1と電子部品1Aの接合強度をより高めることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
厚さ1mmの評価用有機基板に、図1及び図2に示す構造を有する薄膜キャパシタを実装することによって、実施例1のサンプルAを20個作製した。薄膜キャパシタの平面サイズは1.6mm×0.8mmであり、厚さは0.8mmである。薄膜キャパシタに設けられた端子電極の平面サイズは、0.4mm×0.7mmである。また、逆テーパー形状を有する端子電極の側面は、完全な平坦面ではなく湾曲しており、その角度θは30°~70°の範囲である。実装後におけるハンダの高さは、20μmに制御した。
端子電極の側面が垂直である他は、上記のサンプルAと同じ構造を有する比較例1のサンプルB1を20個作製した。
端子電極の側面の角度θが110°~150°である順テーパー形状を有している他は、上記のサンプルAと同じ構造を有する比較例2のサンプルB2を20個作製した。
これらのサンプルA,B1,B2に対して250℃で8回リフローを行った後、重さ130gのアルミ筐体へボルトで固定し、170cmの高さから、x方向、-x方向、y方向、-y方向、z方向、-z方向へそれぞれ50回ずつ合計300回、コンクリート面へ自由落下させた。本試験の自由落下の衝撃荷重は、3000G相当と見積もられる。
その後、電気接続のオープン故障チェックを行ったところ、実施例1のサンプルAを20個とも故障がないことが確認された。これに対し、比較例1のサンプルB1では20個あたり1個の故障が認められ、比較例2のサンプルB2では20個あたり3個の故障が認められた。
1,1A 電子部品
2 電子部品搭載基板
3 基板
4 ランドパターン
5 接続導体材料
10 本体部
10a 実装面
11 基板
12 機能層
13 絶縁層
14 接続部
20 端子電極
21 主面
22,22a,22b 側面
22A 傾斜面
22B 垂直面
22B 垂直面
22B 垂直面
22C 傾斜面
22D 水平面
22E 水平面
23 角部
31N フォトレジスト(ネガ型)
31P フォトレジスト(ポジ型)
31a 開口部
32 マスク
33 光

Claims (5)

  1. 主面及び側面を有する平板状のランドパターンを有する基板と、
    前記基板に搭載された電子部品と、を備え、
    前記電子部品は、
    実装面を有する本体部と、
    前記実装面から突出して設けられ、前記実装面と平行な主面と側面を有する平板状の端子電極と、を備え、
    前記端子電極よりも前記ランドパターンの方が平面サイズが大きく、
    前記ランドパターンと前記端子電極は、前記ランドパターンの前記主面と前記端子電極の前記主面の間に位置し、前記端子電極よりも融点の低い接続導体材料を介して接続されており、
    前記端子電極は、前記実装面に近づくにつれて径が縮小する部分を有しており、これにより、前記端子電極の前記側面の少なくとも一部がオーバーハング形状を有し、
    前記接続導体材料は、前記ランドパターンの前記側面を覆うことなく、オーバーハング形状を有する前記端子電極の前記側面を覆っていることを特徴とする電子部品搭載基板。
  2. 前記ランドパターンの前記主面の一部は、前記接続導体材料で覆われることなく露出していることを特徴とする請求項1に記載の電子部品搭載基板。
  3. 前記端子電極の前記側面は、前記実装面側に位置する傾斜面と、前記主面側に位置する垂直面を有し、前記傾斜面がオーバーハング形状を有していることを特徴とする請求項1又は2に記載の電子部品搭載基板。
  4. 前記端子電極の前記側面は、前記実装面側に位置し、前記実装面に近づくにつれて前記端子電極の径が縮小する第1の傾斜面と、前記主面側に位置し、前記実装面に近づくにつれて前記端子電極の径が拡大する第2の傾斜面と含むことを特徴とする請求項1又は2に記載の電子部品搭載基板。
  5. 前記ランドパターンと前記端子電極の間に位置する前記接続導体材料の厚さは30μm以下であることを特徴とする請求項1乃至4のいずれか一項に記載の電子部品搭載基板。
JP2019063104A 2019-03-28 2019-03-28 電子部品搭載基板 Active JP7322456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019063104A JP7322456B2 (ja) 2019-03-28 2019-03-28 電子部品搭載基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019063104A JP7322456B2 (ja) 2019-03-28 2019-03-28 電子部品搭載基板

Publications (2)

Publication Number Publication Date
JP2020161782A JP2020161782A (ja) 2020-10-01
JP7322456B2 true JP7322456B2 (ja) 2023-08-08

Family

ID=72643698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019063104A Active JP7322456B2 (ja) 2019-03-28 2019-03-28 電子部品搭載基板

Country Status (1)

Country Link
JP (1) JP7322456B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179364A (ja) 2013-03-13 2014-09-25 Ps4 Luxco S A R L 半導体チップ及びこれを備える半導体装置
JP2015149459A (ja) 2014-02-10 2015-08-20 新光電気工業株式会社 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179364A (ja) 2013-03-13 2014-09-25 Ps4 Luxco S A R L 半導体チップ及びこれを備える半導体装置
JP2015149459A (ja) 2014-02-10 2015-08-20 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020161782A (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
US20090188706A1 (en) Interconnection element for electric circuits
US20070114674A1 (en) Hybrid solder pad
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
EP1593450A1 (en) Electronic device with surface mount components having stand-off space free of solder mask under the component - method for manfacturing the same
JP2009105139A (ja) 配線基板及びその製造方法と半導体装置
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP3143441B2 (ja) 表面実装回路デバイス用のハンダバンプ入力/出力パッド
JP7322456B2 (ja) 電子部品搭載基板
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
CN204481016U (zh) 集成电路封装基板
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
US8344265B2 (en) Electronic component
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2003249746A (ja) プリント基板
US8604356B1 (en) Electronic assembly having increased standoff height
WO2022249408A1 (ja) 半田接続方法
EP1777999A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP7187008B2 (ja) 電子部品パッケージ
JP2007019150A (ja) プリント配線板およびプリント回路板
JP2009081153A (ja) 半導体装置及び半導体装置を実装した回路装置
JPH03132092A (ja) 印刷配線基板
JP2003318359A (ja) 配線板および実装配線板
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230710

R150 Certificate of patent or registration of utility model

Ref document number: 7322456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150