WO2021177016A1 - 回路構成体及び回路構成体の製造方法 - Google Patents

回路構成体及び回路構成体の製造方法 Download PDF

Info

Publication number
WO2021177016A1
WO2021177016A1 PCT/JP2021/005587 JP2021005587W WO2021177016A1 WO 2021177016 A1 WO2021177016 A1 WO 2021177016A1 JP 2021005587 W JP2021005587 W JP 2021005587W WO 2021177016 A1 WO2021177016 A1 WO 2021177016A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminals
connector
soldered
solder
substrate
Prior art date
Application number
PCT/JP2021/005587
Other languages
English (en)
French (fr)
Inventor
万規夫 西塚
Original Assignee
住友電装株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電装株式会社 filed Critical 住友電装株式会社
Publication of WO2021177016A1 publication Critical patent/WO2021177016A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Definitions

  • This specification discloses a circuit structure and a technique relating to a method for manufacturing the circuit structure.
  • the connector is mounted on the printed circuit board by reflow soldering the terminals of the connector to the land of the wiring pattern on the surface of the insulating member.
  • the plurality of terminals of the connector extend from the housing and are arranged along the longitudinal direction of the housing.
  • the technique described in the present specification has been completed based on the above circumstances, and provides a circuit configuration capable of suppressing soldering defects while increasing the mounting density of electronic components.
  • the purpose is to do.
  • the circuit configuration described in the present specification includes a substrate having a conductive path, a plurality of connector terminals, and a housing for holding the plurality of connector terminals side by side, and the plurality of connector terminals are said to be conductive.
  • a connector to be soldered to the path and a first electronic component having a plurality of terminals soldered to the conductive path are provided, and the conductive path of the substrate is soldered to each terminal of the first electronic component.
  • the plurality of first soldering portions are provided, and the plurality of first soldering portions are arranged side by side along the arrangement direction of the plurality of connector terminals.
  • the method for manufacturing a circuit configuration described in the present specification is a plurality of regions having different thicknesses in a stepped shape on a substrate having a plurality of soldered portions to which a connector terminal and terminals of a plurality of first electronic components are soldered.
  • the removal step of removing the mask superimposed on the substrate from the substrate, and heating the paste-like solder with the connector terminals and the terminals of the first electronic component placed on the plurality of soldering portions.
  • a method of manufacturing a circuit board for mounting the connector terminal and the terminal of the first electronic component wherein each of the terminals of the first electronic component is attached to the plurality of soldered portions. While being soldered, they are arranged side by side along the arrangement direction of the plurality of connector terminals.
  • FIG. 1 is a plan view showing a circuit configuration.
  • FIG. 2 is a plan view showing the substrate.
  • FIG. 3 is a cross-sectional view taken along the line AA of FIG.
  • FIG. 4 is a plan view showing a state in which the mask is superimposed on the substrate.
  • FIG. 5 is a cross-sectional view taken along the line CC of FIG.
  • FIG. 6 is a diagram illustrating a step of painting the paste-like solder arranged on the mask with a squeegee.
  • FIG. 7 is a cross-sectional view showing a state in which the solder through holes of the mask are filled with paste-like solder.
  • FIG. 8 is a cross-sectional view showing a substrate with the mask removed.
  • FIG. 9 is a cross-sectional view showing a state in which paste-like solder is applied onto the pair of first soldered portions at the position BB in FIG.
  • FIG. 10 is a cross-sectional view showing a state in which paste-like solder is applied onto a pair of soldering portions arranged in the front-rear direction as a comparative example with respect to FIG.
  • the circuit configuration of the present disclosure includes a substrate having a conductive path, a plurality of connector terminals, and a housing for holding the plurality of connector terminals side by side, and the plurality of connector terminals are the conductive paths.
  • a connector soldered to the connector and a first electronic component having a plurality of terminals soldered to the conductive path are provided, and the conductive paths of the substrate are arranged along the arrangement direction of the plurality of connector terminals. It is provided with a plurality of first soldering portions that are arranged and to which the terminals of the first electronic component are soldered.
  • a plurality of terminals of the first electronic component can be soldered to a plurality of first soldering portions arranged side by side along the arrangement direction of the plurality of connector terminals, so that a circuit configuration can be obtained. It is possible to increase the mounting density of electronic components on the body. Further, at the time of manufacturing, the paste-like solder used for soldering the connector terminals is laminated on the paste-like solders of the plurality of first soldering portions, and the height of the paste-like solder on the first soldering portions is increased.
  • a plurality of regions having different thicknesses are formed in a stepped manner on a substrate having a plurality of soldered portions to which a connector terminal and terminals of a plurality of first electronic components are soldered.
  • the paste-like solder is heated with the connector terminal and the terminal of the first electronic component placed on the plurality of soldering portions in a removing step of removing the mask superimposed on the substrate from the substrate.
  • a second electronic component having a plurality of terminals soldered to the conductive path and having an occupied area on the substrate larger than that of the first electronic component is provided, and the conductive path of the substrate is the second electronic component.
  • Each of the terminals of the electronic component is provided with a plurality of second soldering portions to which the terminals are soldered, and the plurality of second soldering portions are arranged at positions farther from the connector than the plurality of first soldering portions. ing.
  • a plurality of third soldering portions arranged side by side along the side surface of the housing, and a third electronic component having a plurality of terminals soldered to each of the third soldering portions are provided.
  • the paste-like solder used when soldering the connector terminals is laminated on the paste-like solders of the plurality of third soldering portions, and the height of the paste-like solder on the third soldering portions is increased. Even if it becomes high, the height (amount) of the paste-like solder on the plurality of third soldering portions is obtained by laminating the paste-like solder on each of the plurality of third soldering portions to the same extent. It is possible to suppress the variation of the soldering.
  • the first electronic component includes any one of a resistor, a capacitor and a varistor.
  • the first soldering portion is provided on the plate surface of the substrate.
  • the circuit configuration 10 of the present embodiment can be mounted on a vehicle such as an electric vehicle or a hybrid vehicle, for example.
  • the circuit configuration 10 can be arranged in any direction, but in the following, the X direction of FIG. 1 will be described as the left side, the Y direction as the front side, and the Z direction as the upper side.
  • the circuit configuration 10 includes a substrate 11, a connector 20 surface-mounted on the substrate 11, and first to third electronic components 31 to 33 surface-mounted on the substrate 11.
  • a printed circuit board in which a conductive path 13 made of a copper foil or the like is formed on an insulating plate by a printed wiring technique is used.
  • the board 11 has a connector mounting area 12A arranged on the front end side on which the connector 20 is mounted, a main component mounting area 12B which is separated from the connector mounting area 12A by a predetermined dimension or more, and a connector in the vicinity of the connector 20. It has a sub-component mounting area 12C arranged around the mounting area 12A.
  • the main component mounting area 12B is arranged on the rear side of the board 11, and a large number of second electronic components 32 are mounted.
  • the sub-component mounting area 12C is provided in a region of the board 11 adjacent to the rear side and the side side of the connector mounting area 12A (connector 20), and is provided with a plurality of first electronic components 31 and a plurality of third electrons.
  • the component 33 is mounted.
  • the conductive path 13 is provided on one side or both sides of the substrate 11, and a plurality of soldering portions 14 to 17 as lands (pads) to be soldered are formed.
  • a plurality of soldering portions 14 to 17 are provided on the mounting surfaces of the electronic components 31 to 33 on the substrate 11, and each soldering portion 14 to 17 is formed into, for example, a rectangular region.
  • the plurality of soldering portions 14 to 17 include a plurality of first soldering portions 14 to which the terminals 35 of the first electronic component 31 are soldered, and a plurality of second soldering portions to which the terminals 35 of the second electronic component 32 are soldered. It includes a soldering portion 15, a plurality of third soldering portions 16 to which the terminals 35 of the third electronic component 33 are soldered, and a plurality of fourth soldering portions 17 to which the connector terminals 22 are soldered.
  • a plurality of first soldering portions 14 are provided along the back surface of the connector 20 in the auxiliary component mounting area 12C.
  • a pair of first soldering portions 14 are provided on both the left and right sides of the connector 20. It is provided in.
  • the plurality of second soldering portions 15 are provided in the main component mounting area 12B, which is wider than the sub component mounting area 12C.
  • the plurality of third soldering portions 16 are provided along the side surface of the connector 20 in the sub-component mounting area 12C.
  • the plurality of fourth soldering portions 17 are provided in the connector mounting area 12A, and are provided side by side in the left-right direction according to the position of the connector terminal 22.
  • the connector 20 includes a housing 21 and a plurality of connector terminals 22 fixed to the housing 21, and is fixed to the front end portion of the substrate 11.
  • the housing 21 is made of synthetic resin and has a hood portion that opens like a hood and a back wall portion that closes the hood portion.
  • a plurality of connector terminals 22 are provided in press-fitting holes formed through the back wall portion. It is press-fitted and fixed.
  • the plurality of connector terminals 22 are provided side by side in the left-right direction, and both are bent in a crank shape and extend to the rear of the housing 21.
  • the rear end side of each connector terminal 22 extends rearward along the upper surface 11A (plate surface) of the substrate 11.
  • each connector terminal 22 is electrically connected to the conductive path 13 of the substrate 11.
  • the connector terminal 22 is thinner and longer than the terminals 35 of the electronic components 31 to 33, the terminal 35 is likely to float when soldered. Therefore, with respect to the fourth soldering portion 17, the thickness dimension of the solder S to be overlapped on the fourth soldering portion 17 (thickness of the paste-like solder SP to be applied) is compared with the other soldering portions 14 to 16. Dimensions) have been increased.
  • Each of the first electronic component 31 and each third electronic component 33 is, for example, a chip resistor, a small capacitor such as a ceramic capacitor, a varistor, or the like, and is a terminal extending outward from the component body 34 (see FIG. 9) and the component body 34. 35 (see FIG. 9), and as shown in FIG. 1, the occupied area (area projected on the substrate 11) of each of the electronic components 31 and 33 on the substrate 11 is smaller than that of the second electronic component 32.
  • Each second electronic component 32 is a FET (Field effect transistor), a coil, a large capacitor, a microcomputer, etc., and the occupied area on the substrate 11 (the area projected from the direction perpendicular to the plate surface of the substrate 11) is (. It is larger than the first electronic component 31 and the third electronic component 33).
  • a method of manufacturing the circuit configuration 10 will be described. First, a substrate 11 (FIG. 2) on which the conductive path 13 and the plurality of soldered portions 14 to 17 are formed is prepared. (Mask process) Next, as shown in FIG. 5, a masking step of superimposing the mask 40 on the substrate 11 is performed.
  • the mask 40 is made of a plate-shaped metal, and as shown in FIGS. 4 and 5, a thick portion having a large thickness dimension in a region corresponding to the fourth soldering portion 17 (and the connector 20). It has a 41 and a thin portion 42 having a thickness dimension smaller than that of the thick portion 41 on the outside of the thick portion 41.
  • a step portion 43 whose height dimension changes in a step shape.
  • a plurality of solder through holes 41A, 42A, and 42B are formed through the mask 40 at positions corresponding to the soldering portions 14 to 17.
  • the plurality of solder through holes 41A, 42A, 42B have shallow holes 42A, 42B penetrating the thin portion 42, and deep holes 41A penetrating the thick portion 41 and penetrating deeper than the shallow holes 42A, 42B.
  • the shallow holes 42A and 42B have a first shallow hole 42A arranged along the step portion 43 in the vicinity of the step portion 43 and a second shallow hole 42B arranged at a position away from the step portion 43.
  • the paste-like solder SP is superposed on the mask 40.
  • the solder SP is superposed on the thick portion 41, but the solder SP is also superposed on the thin portion 42.
  • the columnar squeegee 50 is rotated on the thick portion 41 (the substrate 11), and the paste-like solder SP is moved while being crushed (for example, moved in the direction of arrow A1 in FIG. 6).
  • the solder through hole 41A is filled with the paste-like solder SP.
  • the solder SP is filled in the solder through holes 42A and 42B by rotating the squeegee 50 on the thin-walled portion 42 (board 11).
  • the solder SP is applied to the soldered portions 14 to 17 of the substrate 11 as shown in FIG.
  • the solder SP2 overlaps the solder SP filled in the first shallow hole 42A near the step portion 43, and the height of the solder SP on the soldered portion 14 is higher than that of the upper surface 40A of the mask 40.
  • the terminals 35 of the electronic components 31 to 33 are placed on the paste-like solder SPs stacked on the soldering portions 14 to 17. Then, for example, by passing the substrate 11 through a reflow furnace and heating it, the paste-like solder SP is put into a molten state. After that, the solder S solidifies, so that the terminals 35 and the connector terminals 22 of the electronic components 31 to 33 are soldered to the corresponding soldering portions 14 to 17. As a result, the circuit configuration 10 (FIG. 1) is formed.
  • the arrangement direction of the pair of soldering portions P1 and P2 soldered to the pair of terminals 35 of one electronic component 31 to 33 When is in the front-rear direction, there is a difference in the amount of solder SP adhering to the soldering portions P1 and P2 arranged in the front-rear direction (see FIG. 10), and soldering defects such as floating of the terminal 35 occur. I am concerned.
  • the arrangement direction of the pair of soldering portions 14, 14 soldered to the pair of terminals 35 of one electronic component 31 is in the left-right direction (in the arrangement direction of the plurality of terminals 35).
  • the circuit configuration 10 is housed in the case 60 (see FIG. 1) and mounted on the vehicle as an electrical connection box.
  • the terminals 35 of the first electronic component 31 can be soldered to the plurality of first soldering portions 14 arranged side by side along the arrangement direction of the plurality of connector terminals 22.
  • the mounting density of the electronic components 31 to 33 in the circuit configuration 10 can be increased.
  • the paste-like solder SP for soldering the connector terminal 22 is laminated on the paste-like solder SPs of the plurality of first soldering portions 14, and the paste on the first soldering portion 14 is laminated.
  • the plurality of first soldering portions 14 are arranged side by side along the arrangement direction of the plurality of connector terminals 22, the plurality of first soldering portions 14 are arranged side by side.
  • the paste-like solder SPs By stacking the paste-like solder SPs on each of the 14s to the same extent, it is possible to suppress variations in the height (amount) of the paste-like solder SPs on the plurality of first soldering portions 14. As a result, it is possible to suppress soldering defects such as floating of the terminals 35 due to different heights (amounts) of the solder S adhering to the plurality of terminals 35 of the electronic components 31 to 33.
  • the connector 20, the first electronic component 31 and the second electronic component 32 are surface-mounted on the substrate 11, but the present invention is not limited to this.
  • a through hole may be formed through the substrate 11, and the connector terminal 22 and the terminals 35 of the electronic components 31 to 33 may be inserted through the through hole and soldered.
  • the configuration may not include the third electronic component 33.
  • the pair of first soldered portions 14, 14 were arranged at the same positions in the front-rear direction on the substrate 11, but the amount of solder SP applied to the pair of first soldered portions 14, 14 was large. The positions may be displaced in the front-rear direction to the extent that they do not differ significantly.
  • the pair of third soldering portions 16 and 16 are also arranged at the same positions in the left-right direction on the substrate 11, but the amount of solder SP applied to the pair of soldering portions 16 and 16 is large. The positions may be displaced in the left-right direction to the extent that they do not differ significantly.
  • the terminals 35 of the first to third electronic components 31 to 33 may include an electrode portion of the electronic component (the terminal may be an electrode portion).
  • Circuit configuration 11 Board 12A: Connector mounting area 12B: Main component mounting area 12C: Sub component mounting area 13: Conductive path 14: First soldering section 15: Second soldering section 16: Third soldering section 17: 4th soldering part 20: Connector 21: Housing 22: Connector terminal 31: 1st electronic component 32: 2nd electronic component 33: 3rd electronic component 34: Component body 35: Terminal 40: Mask 40A: Top surface 41: Thick part 41A: Deep hole (solder through hole) 42: Thin wall portion 42A: First shallow hole (solder through hole) 42B: Second shallow hole (solder through hole) 43: Step 50: Squeegee 60: Case S: Solder SP: Paste-like solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

回路構成体は、導電路を有する基板と、複数のコネクタ端子と前記複数のコネクタ端子を並べた状態で保持するハウジングとを有し、前記複数のコネクタ端子が前記導電路に半田付けされるコネクタと、前記導電路に半田付けされる複数の端子を有する第１電子部品と、を備え、前記基板の導電路は、前記第１電子部品の各前記端子が半田付けされる複数の第１半田付け部を備え、前記複数の第１半田付け部は、前記複数のコネクタ端子の並び方向に沿って並んで配されている。

Description

回路構成体及び回路構成体の製造方法
　本明細書では、回路構成体及び回路構成体の製造方法に関する技術を開示する。
　従来、基板に電子部品の端子を半田付けする技術が知られている。特開２００７－２６６１１０号公報（特許文献１）のプリント基板は、絶縁部材の表面の配線パターンのランドに、コネクタの端子がリフローはんだ付けされることにより、プリント基板にコネクタが実装されている。コネクタの複数の端子は、ハウジングから延出され、ハウジングの長手方向に沿って配列されている。
特開２００７－２６６１１０号公報
　ところで、基板に電子部品が実装されて構成される回路構成体では、基板上の電子部品の実装密度を高めて小型化することが求められている。ここで、基板に実装される電子部品をコネクタの近傍にも配置することができれば、基板上における電子部品の実装密度を高めることができるため、回路構成体の小型化が可能になると考えられる。一方、コネクタのコネクタ端子については、コネクタ端子特有の細長い形状であることによる半田付け不良を抑制するために、コネクタ端子については半田付けの際の半田の量を増やすことが好ましいと考えられる。しかしながら、コネクタ端子の半田の量を増やす場合には、コネクタ端子の近傍の電子部品に半田の影響が及ぶことによる半田付け不良が懸念される。
　本明細書に記載された技術は、上記のような事情に基づいて完成されたものであって、電子部品の実装密度を高めつつ、半田付け不良を抑制することが可能な回路構成体を提供することを目的とする。
　本明細書に記載された回路構成体は、導電路を有する基板と、複数のコネクタ端子と前記複数のコネクタ端子を並べた状態で保持するハウジングとを有し、前記複数のコネクタ端子が前記導電路に半田付けされるコネクタと、前記導電路に半田付けされる複数の端子を有する第１電子部品と、を備え、前記基板の導電路は、前記第１電子部品の各前記端子が半田付けされる複数の第１半田付け部を備え、前記複数の第１半田付け部は、前記複数のコネクタ端子の並び方向に沿って並んで配されている。
　本明細書に記載された回路構成体の製造方法は、コネクタ端子及び複数の第１電子部品の端子が半田付けされる複数の半田付け部を有する基板に、段差状に厚みの異なる複数の領域を有し、各前記領域に半田通し孔が貫通形成されたマスクを重ねるマスク工程と、前記マスク上に配したペースト状の半田を前記半田通し孔に通して半田を基板上に転写する転写工程と、前記基板に重ねられた前記マスクを前記基板から除去する除去工程と、前記複数の半田付け部に前記コネクタ端子及び前記第１電子部品の端子を載せた状態で前記ペースト状の半田を加熱し、前記コネクタ端子及び前記第１電子部品の端子を実装する実装工程と、を行う回路構成体の製造方法であって、前記複数の半田付け部は、前記第１電子部品の各前記端子が半田付けされるとともに、前記複数のコネクタ端子の並び方向に沿って並んで配されている。
　本明細書に記載された技術によれば、回路構成体における電子部品の実装密度を高めつつ、半田付け不良を抑制することが可能になる。
図１は、回路構成体を示す平面図である。 図２は、基板を示す平面図である。 図３は、図２のＡ－Ａ断面図である。 図４は、基板にマスクが重ねられた状態を示す平面図である。 図５は、図４のＣ－Ｃ断面図である。 図６は、マスク上に配されたペースト状の半田をスキージで塗り潰す工程を説明する図である。 図７は、マスクの半田通し孔にペースト状の半田が充填された状態を示す断面図である。 図８は、マスクを取り外した状態の基板を示す断面図である。 図９は、図２のＢ－Ｂの位置において、一対の第１半田付け部上にペースト状の半田が塗布された状態を示す断面図である。 図１０は、図９に対する比較例としての前後方向に並んだ一対の半田付け部上にペースト状の半田が塗布された状態を示す断面図である。
［本開示の実施形態の説明］
　最初に本開示の実施態様を列記して説明する。
（１）本開示の回路構成体は、導電路を有する基板と、複数のコネクタ端子と前記複数のコネクタ端子を並べた状態で保持するハウジングとを有し、前記複数のコネクタ端子が前記導電路に半田付けされるコネクタと、前記導電路に半田付けされる複数の端子を有する第１電子部品と、を備え、前記基板の導電路は、前記複数のコネクタ端子の並び方向に沿って並んで配され、前記第１電子部品の各前記端子が半田付けされる複数の第１半田付け部を備える。
　上記構成によれば、複数のコネクタ端子の並び方向に沿って並んで配された複数の第１半田付け部に対して第１電子部品の複数の端子を半田付けすることができるため、回路構成体における電子部品の実装密度を高めることができる。また、仮に、製造時において、コネクタ端子を半田付けする際のペースト状の半田が複数の第１半田付け部のペースト状の半田に積層されて第１半田付け部上のペースト状の半田の高さが高くなる場合であっても、複数の第１半田付け部が複数のコネクタ端子の並び方向に沿って並んで配されるため、複数の第１半田付け部のそれぞれにペースト状の半田が同程度積層されることにより、複数の第１半田付け部上のペースト状の半田の高さ（量）のばらつきを抑制することができる。これにより、電子部品の複数の端子に付着する半田の高さ（量）が異なることによる端子の浮き等の半田付け不良を抑制することができる。よって、電子部品の実装密度を高めつつ、半田付け不良を抑制することが可能になる。
（２）本開示の回路構成体の製造方法は、コネクタ端子及び複数の第１電子部品の端子が半田付けされる複数の半田付け部を有する基板に、段差状に厚みの異なる複数の領域を有し、各前記領域に半田通し孔が貫通形成されたマスクを重ねるマスク工程と、前記マスク上に配したペースト状の半田を前記半田通し孔に通して半田を基板上に転写する転写工程と、前記基板に重ねられた前記マスクを前記基板から除去する除去工程と、前記複数の半田付け部に前記コネクタ端子及び前記第１電子部品の端子を載せた状態で前記ペースト状の半田を加熱して半田付けする実装工程と、を行う回路構成体の製造方法であって、前記複数の半田付け部は、前記第１電子部品の各前記端子が半田付けされるとともに、前記複数のコネクタ端子の並び方向に沿って並んで配されている。
（３）前記導電路に半田付けされる複数の端子を有し、前記基板上の占有面積が前記第１電子部品よりも大きい第２電子部品を備え、前記基板の導電路は、前記第２電子部品の各前記端子が半田付けされる複数の第２半田付け部を備え、前記複数の第２半田付け部は、前記複数の第１半田付け部よりも前記コネクタから離れた位置に配されている。
　このようにすれば、第２電子部品よりも専有面積が小さい第１電子部品をコネクタ側に配置することができるため、コネクタ側の空きスペースを有効に利用することができる。
（４）前記ハウジングの側面に沿って並んで配される複数の第３半田付け部と、各前記第３半田付け部に半田付けされる複数の端子を有する第３電子部品と、を備える。
　このようにすれば、コネクタ端子を半田付けする際のペースト状の半田が複数の第３半田付け部のペースト状の半田に積層されて第３半田付け部上のペースト状の半田の高さが高くなる場合であっても、複数の第３半田付け部のそれぞれにペースト状の半田が同程度積層されることにより、複数の第３半田付け部上のペースト状の半田の高さ（量）のばらつきを抑制することができる。
（５）前記第１電子部品は、抵抗、コンデンサ及びバリスタのいずれか一つを含む。
（６）前記第１半田付け部は、前記基板の板面に設けられている。
　このようにすれば、基板に対して第１電子部品が表面実装されるために端子の浮きが生じやすい構成において、端子の浮きを抑制することができる。
［本開示の実施形態の詳細］
　本開示の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
＜実施形態＞
　本実施形態について図１～図１０を参照しつつ説明する。
　本実施形態の回路構成体１０は、例えば、電気自動車やハイブリッド自動車等の車両に搭載することができる。回路構成体１０は任意の向きで配置することができるが、以下では、図１のＸ方向を左方、Ｙ方向を前方、Ｚ方向を上方として説明する。
　回路構成体１０は、図１に示すように、基板１１と、基板１１に表面実装されるコネクタ２０と、基板１１に表面実装される第１～第３電子部品３１～３３と、を備える。基板１１は、図２に示すように、絶縁板に銅箔等からなる導電路１３がプリント配線技術により形成されたプリント基板が用いられている。この基板１１は、前端部側に配されてコネクタ２０が実装されるコネクタ実装領域１２Ａと、コネクタ実装領域１２Ａに対して所定寸法以上離れた主部品実装領域１２Ｂと、コネクタ２０の近傍において、コネクタ実装領域１２Ａの周りに配される副部品実装領域１２Ｃと、を有する。
　主部品実装領域１２Ｂは、基板１１の後方側に配され、多数の第２電子部品３２が実装される。副部品実装領域１２Ｃは、基板１１のうち、コネクタ実装領域１２Ａ（コネクタ２０）の後方側、及び、側方側に隣接する領域に設けられ、複数の第１電子部品３１及び複数の第３電子部品３３が実装される。
　導電路１３は、基板１１の片面又は両面に設けられており、半田付けされるランド（パッド）としての複数の半田付け部１４～１７が形成されている。複数の半田付け部１４～１７は、基板１１における電子部品３１～３３の実装面に設けられており、各半田付け部１４～１７は、例えば長方形状の領域とされる。複数の半田付け部１４～１７は、第１電子部品３１の端子３５が半田付けされる複数の第１半田付け部１４と、第２電子部品３２の端子３５が半田付けされる複数の第２半田付け部１５と、第３電子部品３３の端子３５が半田付けされる複数の第３半田付け部１６と、コネクタ端子２２が半田付けされる複数の第４半田付け部１７と、を備える。
　複数の第１半田付け部１４は、副部品実装領域１２Ｃにおいてコネクタ２０の背面に沿うように設けられており、本実施形態では、コネクタ２０に対して一対の第１半田付け部１４が左右両側に設けられている。複数の第２半田付け部１５は、副部品実装領域１２Ｃよりも広い主部品実装領域１２Ｂに設けられている。複数の第３半田付け部１６は、副部品実装領域１２Ｃにおいてコネクタ２０の側面に沿うように設けられている。複数の第４半田付け部１７は、コネクタ実装領域１２Ａに設けられ、コネクタ端子２２の位置に応じて左右方向に並んで設けられている。
　コネクタ２０は、図１に示すように、ハウジング２１と、ハウジング２１に固定される複数のコネクタ端子２２とを備え、基板１１の前端部に固定されている。ハウジング２１は、合成樹脂製であって、フード状に開口するフード部と、フード部を閉鎖する奥壁部とを有し、奥壁部に貫通形成された圧入穴に複数のコネクタ端子２２が圧入されて固定されている。複数のコネクタ端子２２は、左右方向に並んで設けられており、共にクランク状に屈曲した形状でハウジング２１の後方に延びている。各コネクタ端子２２の後端側は、基板１１の上面１１Ａ（板面）に沿って後方に延びている。各コネクタ端子２２が対応する第４半田付け部１７に半田付けされることにより、各コネクタ端子２２が基板１１の導電路１３に電気的に接続される。ここで、コネクタ端子２２については、電子部品３１～３３の端子３５と比較して、細くて長いため、半田付けをした際に端子３５が浮きやすい。そのため、第４半田付け部１７については、他の半田付け部１４～１６と比較して、第４半田付け部１７上に重ねられる半田Ｓの厚み寸法（塗布されるペースト状の半田ＳＰの厚み寸法）が大きくされている。
　各第１電子部品３１及び各第３電子部品３３は、例えば、チップ抵抗、セラミックコンデンサ等の小さいコンデンサ、バリスタ等とされ、部品本体３４（図９参照）と部品本体３４の外方に延びる端子３５（図９参照）とを有し、図１に示すように、各電子部品３１，３３の基板１１上における占有面積（基板１１に投影される面積）が第２電子部品３２よりも小さくなっている。各第２電子部品３２は、ＦＥＴ（Field effect transistor）、コイル、大きいコンデンサ、マイコン等とされ、基板１１上における占有面積（基板１１の板面に対して垂直方向から投影される面積）が（第１電子部品３１及び第３電子部品３３よりも）大きくなっている。
　回路構成体１０の製造方法について説明する。
　まず、導電路１３及び複数の半田付け部１４～１７が形成された基板１１（図２）を用意する。
（マスク工程）
　次に、図５に示すように、基板１１に対してマスク４０を重ねるマスク工程を行う。ここで、マスク４０は、板状の金属製からなり、図４，図５に示すように、第４半田付け部１７（及びコネクタ２０）に対応する領域の厚み寸法が大きくされた厚肉部４１と、厚肉部４１の外側において、厚肉部４１よりも厚み寸法が小さくされた薄肉部４２とを有する。厚肉部４１と薄肉部４２との間は、段差状に高さ寸法が変わる段差部４３とされている。マスク４０には、各半田付け部１４～１７に対応する位置に、複数の半田通し孔４１Ａ，４２Ａ，４２Ｂが貫通形成されている。複数の半田通し孔４１Ａ，４２Ａ，４２Ｂは、薄肉部４２を貫通する浅孔４２Ａ，４２Ｂと、厚肉部４１を貫通し、浅孔４２Ａ，４２Ｂよりも深く貫通する深孔４１Ａとを有する。浅孔４２Ａ，４２Ｂは、段差部４３の近傍において段差部４３に沿って配される第１浅孔４２Ａと、段差部４３から離れた位置に配される第２浅孔４２Ｂと、を有する。
　（転写工程）
　次に、図６に示すように、ペースト状の半田ＳＰをマスク４０上に重ねる。なお、図６では、厚肉部４１に半田ＳＰが重ねられているが、薄肉部４２についても半田ＳＰが重ねられる。そして、円柱状のスキージ５０を厚肉部４１（基板１１）上で回転させ、ペースト状の半田ＳＰを押し潰しつつ移動（例えば図６の矢印Ａ１の方向に移動）する。これにより、厚肉部４１については、半田通し孔４１Ａにペースト状の半田ＳＰが充填される。なお、薄肉部４２についても同様にスキージ５０を薄肉部４２（基板１１）上で回転させることで半田通し孔４２Ａ，４２Ｂに半田ＳＰが充填される。半田ＳＰが半田通し孔４１Ａ，４２Ａ，４２Ｂに充填されることにより、図７に示すように、基板１１の各半田付け部１４～１７に半田ＳＰが塗布される。ここで、スキージ５０を回転させて半田ＳＰを押し潰した際に、マスク４０における薄肉部４２と段差部４３の間には、その立ち上がる形状により、ペースト状の半田ＳＰが窪みに入り込みやすい（図７のＳＰ１）。そのため、段差部４３の近傍の第１浅孔４２Ａに充填された半田ＳＰの上方に半田ＳＰ２が重なり、半田付け部１４上については、半田ＳＰの高さがマスク４０の上面４０Ａよりも高くなりやすい。
　（除去工程）
　次に、基板１１に重ねられたマスク４０を基板１１から除去する。マスク４０（及び図７のＳＰ１）が除去されると（図８）、基板１１の半田付け部１４～１７の上に、ペースト状の半田ＳＰが重ねられた状態で残される。
（実装工程）
　各半田付け部１４～１７に重ねられたペースト状の半田ＳＰの上に、電子部品３１～３３の端子３５を載置する。そして、例えば、基板１１をリフロー炉に通して加熱することにより、ペースト状の半田ＳＰが溶融状態となる。その後、半田Ｓが固化することにより、電子部品３１～３３の端子３５やコネクタ端子２２が対応する各半田付け部１４～１７に半田付けされた状態となる。これにより、回路構成体１０（図１）が形成される。
　ここで、例えば、図１０の比較例に示すように、コネクタ端子２２の近傍において、一つの電子部品３１～３３の一対の端子３５に半田付けされる一対の半田付け部Ｐ１，Ｐ２の並び方向が前後方向である場合には、この前後方向に並んだ半田付け部Ｐ１，Ｐ２に付着する半田ＳＰの量に差異（図１０参照）が生じ、端子３５の浮き等の半田付け不良の発生が懸念される。これに対して、本実施形態によれば、一つの電子部品３１の一対の端子３５に半田付けされる一対の半田付け部１４，１４の並び方向が左右方向（複数の端子３５の並び方向に沿う方向）であるため、一対の半田付け部１４，１４に対して、ほぼ同じ量（高さ）のペースト状の半田ＳＰが付着する（図９）。これにより、一対の半田付け部１４，１４と一対の端子３５とを接続する半田ＳＰの量（高さ）をほぼ同じ量（高さ）とすることができるため、半田ＳＰの量が異なることによる端子３５の浮き等の半田付け不良の発生を抑制することができる。
　そして、回路構成体１０は、ケース６０（図１参照）に収容され、電気接続箱として車両に搭載される。
　本実施形態によれば、以下の作用・効果を奏する。
　上記実施形態によれば、複数のコネクタ端子２２の並び方向に沿って並んで配された複数の第１半田付け部１４に対して第１電子部品３１の端子３５を半田付けすることができるため、回路構成体１０における電子部品３１～３３の実装密度を高めることができる。また、仮に、製造時において、コネクタ端子２２を半田付けする際のペースト状の半田ＳＰが複数の第１半田付け部１４のペースト状の半田ＳＰに積層されて第１半田付け部１４上のペースト状の半田ＳＰの高さが高くなる場合であっても、複数の第１半田付け部１４が複数のコネクタ端子２２の並び方向に沿って並んで配されるため、複数の第１半田付け部１４のそれぞれにペースト状の半田ＳＰが同程度積層されることにより、複数の第１半田付け部１４上のペースト状の半田ＳＰの高さ（量）のばらつきを抑制することができる。これにより、電子部品３１～３３の複数の端子３５に付着する半田Ｓの高さ（量）が異なることによる端子３５の浮き等の半田付け不良を抑制することができる。
　＜他の実施形態＞
　本明細書に記載された技術は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本明細書に記載された技術の技術的範囲に含まれる。
（１）上記実施形態では、コネクタ２０、第１電子部品３１及び第２電子部品３２は、基板１１に表面実装されるものとしたが、これに限られない。例えば、基板１１にスルーホールを貫通形成し、コネクタ端子２２や電子部品３１～３３の端子３５をスルーホールに挿通して半田付けするようにしてもよい。
（２）第３電子部品３３を備える構成としたが、第３電子部品３３を備えない構成としてもよい。
（３）一対の第１半田付け部１４，１４は、基板１１上において前後方向に同じ位置に配されていたが、一対の第１半田付け部１４，１４に塗布される半田ＳＰの量が大きく異ならない程度に前後方向に位置ずれしていてもよい。また、一対の第３半田付け部１６，１６についても同様に、基板１１上において左右方向に同じ位置に配されていたが、一対の半田付け部１６，１６に塗布される半田ＳＰの量が大きく異ならない程度に左右方向に位置ずれしていてもよい。
（４）第１～第３電子部品３１～３３の端子３５は、電子部品の電極部を含めてもよい（端子は電極部としてもよい）。
１０：　回路構成体
１１：　基板
１２Ａ：　コネクタ実装領域
１２Ｂ：　主部品実装領域
１２Ｃ：　副部品実装領域
１３：　導電路
１４：　第１半田付け部
１５：　第２半田付け部
１６：　第３半田付け部
１７：　第４半田付け部
２０：　コネクタ
２１：　ハウジング
２２：　コネクタ端子
３１：　第１電子部品
３２：　第２電子部品
３３：　第３電子部品
３４：　部品本体
３５：　端子
４０：　マスク
４０Ａ：　上面
４１：　厚肉部
４１Ａ：　深孔（半田通し孔）
４２：　薄肉部
４２Ａ：　第１浅孔（半田通し孔）
４２Ｂ：　第２浅孔（半田通し孔）
４３：　段差部
５０：　スキージ
６０：　ケース
Ｓ：　半田
ＳＰ：　ペースト状の半田

Claims (6)

  1. 　導電路を有する基板と、
    　複数のコネクタ端子と前記複数のコネクタ端子を並べた状態で保持するハウジングとを有し、前記複数のコネクタ端子が前記導電路に半田付けされるコネクタと、
    　前記導電路に半田付けされる複数の端子を有する第１電子部品と、を備え、
    　前記基板の導電路は、前記第１電子部品の各前記端子が半田付けされる複数の第１半田付け部を備え、
    　前記複数の第１半田付け部は、前記複数のコネクタ端子の並び方向に沿って並んで配されている、回路構成体。
  2. 　前記導電路に半田付けされる複数の端子を有し、前記基板上の占有面積が前記第１電子部品よりも大きい第２電子部品を備え、
    　前記基板の導電路は、前記第２電子部品の各前記端子が半田付けされる複数の第２半田付け部を備え、前記複数の第２半田付け部は、前記複数の第１半田付け部よりも前記コネクタから離れた位置に配されている、請求項１に記載の回路構成体。
  3. 　前記ハウジングの側面に沿って並んで配される複数の第３半田付け部と、各前記第３半田付け部に半田付けされる複数の端子を有する第３電子部品と、を備える請求項１又は請求項２に記載の回路構成体。
  4. 　前記第１電子部品は、抵抗、コンデンサ及びバリスタのいずれか一つを含む、請求項１から請求項３のいずれか一項に記載の回路構成体。
  5. 　前記第１半田付け部は、前記基板の板面に設けられている請求項１から請求項４のいずれか一項に記載の回路構成体。
  6. 　コネクタ端子及び複数の第１電子部品の端子が半田付けされる複数の半田付け部を有する基板に、段差状に厚みの異なる複数の領域を有し、各前記領域に半田通し孔が貫通形成されたマスクを重ねるマスク工程と、
    　前記マスク上に配したペースト状の半田を前記半田通し孔に通して半田を基板上に転写する転写工程と、
    　前記基板に重ねられた前記マスクを前記基板から除去する除去工程と、
    　前記複数の半田付け部に前記コネクタ端子及び前記第１電子部品の前記端子を載せた状態で前記ペースト状の半田を加熱して半田付けする実装工程と、を行う回路構成体の製造方法であって、
    　前記複数の半田付け部は、前記第１電子部品の各前記端子が半田付けされるとともに、前記複数のコネクタ端子の並び方向に沿って並んで配されている、回路構成体の製造方法。
PCT/JP2021/005587 2020-03-06 2021-02-16 回路構成体及び回路構成体の製造方法 WO2021177016A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020038394A JP7402415B2 (ja) 2020-03-06 2020-03-06 回路構成体の製造方法
JP2020-038394 2020-03-06

Publications (1)

Publication Number Publication Date
WO2021177016A1 true WO2021177016A1 (ja) 2021-09-10

Family

ID=77612611

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005587 WO2021177016A1 (ja) 2020-03-06 2021-02-16 回路構成体及び回路構成体の製造方法

Country Status (2)

Country Link
JP (1) JP7402415B2 (ja)
WO (1) WO2021177016A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168516A (ja) * 1999-12-13 2001-06-22 Oki Comtec Ltd 電子部品の半田付け方法及び半田付け装置
JP2008103618A (ja) * 2006-10-20 2008-05-01 Mitsuba Corp 回路基板
JP2011060479A (ja) * 2009-09-08 2011-03-24 Yazaki Corp コネクタの基板表面実装構造
JP2018206850A (ja) * 2017-05-31 2018-12-27 住友電装株式会社 基板実装部品付きプリント基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6036513B2 (ja) * 2013-04-19 2016-11-30 株式会社デンソー 車両用電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168516A (ja) * 1999-12-13 2001-06-22 Oki Comtec Ltd 電子部品の半田付け方法及び半田付け装置
JP2008103618A (ja) * 2006-10-20 2008-05-01 Mitsuba Corp 回路基板
JP2011060479A (ja) * 2009-09-08 2011-03-24 Yazaki Corp コネクタの基板表面実装構造
JP2018206850A (ja) * 2017-05-31 2018-12-27 住友電装株式会社 基板実装部品付きプリント基板の製造方法

Also Published As

Publication number Publication date
JP7402415B2 (ja) 2023-12-21
JP2021141224A (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
JP6318638B2 (ja) プリント配線板および情報処理装置
JP2009054846A (ja) プリント配線基板及び電子装置製造方法
JP4854770B2 (ja) プリント基板ユニット及び電子機器
US20070017699A1 (en) Circuit board
JP2014504019A (ja) 絶縁された金属基板を有するプリント回路板
WO2021177016A1 (ja) 回路構成体及び回路構成体の製造方法
JP5869282B2 (ja) 電気コネクタ
JP6323622B2 (ja) 部品実装基板
JP7335732B2 (ja) プリント配線基板
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
JP4840182B2 (ja) 電子装置
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JPH0219635B2 (ja)
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
CN113475170A (zh) 包括共用焊盘和位于空腔中的组件的电子板
JP2004207287A (ja) はんだ付け用ランド、プリント配線基板
JP2005032931A (ja) 回路基板、回路基板の製造方法及び電子回路装置
JP2007250815A (ja) フレキシブルプリント基板及びそれを用いた電子部品実装回路
CN219626637U (zh) 电路模块
JP5110067B2 (ja) 電子部品及び電子機器、並びに電子部品の実装構造
JP3906563B2 (ja) 表面実装モジュール
JP2008130941A (ja) 基板実装方法
JP2007194462A (ja) チップ部品の実装構造および方法
JP2501678Y2 (ja) 回路基板装置
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21764011

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21764011

Country of ref document: EP

Kind code of ref document: A1