JP2008130941A - 基板実装方法 - Google Patents
基板実装方法 Download PDFInfo
- Publication number
- JP2008130941A JP2008130941A JP2006316294A JP2006316294A JP2008130941A JP 2008130941 A JP2008130941 A JP 2008130941A JP 2006316294 A JP2006316294 A JP 2006316294A JP 2006316294 A JP2006316294 A JP 2006316294A JP 2008130941 A JP2008130941 A JP 2008130941A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- substrate
- recess
- wiring pattern
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】凹部を備える基板を利用して大型部品の実装と他の面実装部品の実装を同じ工程で行い、半田付け箇所のより高い信頼性を確保する基板実装方法を提供する。
【解決手段】孔部に凸部を備えており、凹部と対応する凸部の側壁面と孔部の側壁面とが連続平面上にあるメタルマスクを多層基板にセットするステップと、メタルマスクをセットした多層基板にクリーム半田を印刷するときに、多層基板の配線パターンに印刷するとともに、凹部の側壁面から底面部に沿って形成される配線パターンにもクリーム半田を印刷するステップと、メタルマスクを多層基板から取り外すステップと、多層基板に面実装部品を搭載するときに、凹部に搭載する面実装部品もともに実装するステップと、面実装部品を搭載した多層基板をリフローするステップとを行う基板実装方法である。
【選択図】 図1
【解決手段】孔部に凸部を備えており、凹部と対応する凸部の側壁面と孔部の側壁面とが連続平面上にあるメタルマスクを多層基板にセットするステップと、メタルマスクをセットした多層基板にクリーム半田を印刷するときに、多層基板の配線パターンに印刷するとともに、凹部の側壁面から底面部に沿って形成される配線パターンにもクリーム半田を印刷するステップと、メタルマスクを多層基板から取り外すステップと、多層基板に面実装部品を搭載するときに、凹部に搭載する面実装部品もともに実装するステップと、面実装部品を搭載した多層基板をリフローするステップとを行う基板実装方法である。
【選択図】 図1
Description
本発明は、プリント配線基板への部品実装技術に関する。
近年、プリント配線板(以下基板)実装分野において、抵抗器、セラミックコンデンサなどの中・小型表面実装部品の更なる小型化(微細化)が進んでいるが、トランス、大容量コンデンサなどの大型部品の中・小型化はそれほど進んでいない。そのため、一度に実装する部品サイズ差が拡大し、部品実装の難易度が高くなってきている。
従来、図3のA(工程1)に示すように、面実装部品35(コンデンサ)、36(ICチップ:BGAパッケージ)、37(抵抗素子など)を同一基板31(多層基板)の配線パターン32(信号線、電源ライン、グランドライン)に半田付けする際、まずクリーム半田印刷法でクリーム半田を印刷した後、面実装部品35〜37を実装する。この時、半田印刷に使用するメタルマスクの厚みは、微細部品の実装品質最優先で選定し、薄めのものを使用するため、大型部品の電極部には、半田量が不足ぎみとなる。そのため、図3B(工程2)に示すように後工程でより高い信頼性を確保するため半田ごて38などにより半田39を半田33にさらに追加している。
このように工程2では大型部品35に対して何度も熱を加えてしまうため部品の品質を保つことが困難になるとともに、追加半田付け工程が必要であるという問題がある。
また、従来方法の工程2では、半田ごて38が届く個所(隣接部品が密集していない個所)にしか追加半田ができない。また、そのような個所に半田付けできたとしても、イモ半田、ブリッジなどの品質不良発生の懸念が残る。
また、従来方法の工程2では、半田ごて38が届く個所(隣接部品が密集していない個所)にしか追加半田ができない。また、そのような個所に半田付けできたとしても、イモ半田、ブリッジなどの品質不良発生の懸念が残る。
特許文献1は、搭載用基板とこの搭載用基板の1つの主面に形成された複数の凹部と、この複数の凹部の各々の底面に設けられた複数のパッドと、この複数のパッドの各々に設けられた半田と、それぞれが電極を有し複数の凹部に対応して設けられ、電極が対応する凹部のパッドと半田により接続された複数の電子部品とを含み、複数の凹部の各々は対応する電子部品を搭載するために必要な半田量に応じた深さを有する構造である。このような構造により、複数の電子部品の各々に応じて所望の量の半田を供給することができる電子部品の実装構造、搭載用基板および電子部品の実装方法を提案されている。また、搭載用基板の側面に設けられるコネクタの選択の幅が狭まらない電子部品の実装構造、搭載用基板および電子部品の実装方法も提案されている。
特許文献2では、基板上に厚みの異なる導電性厚膜を形成して裏面に凸部を持つメタルマスクによってクリーム半田を印刷する。すると厚膜の薄い部分には厚く、厚膜の厚い部分には薄くクリーム半田が印刷される。厚膜の厚さを制御することにより電子部品ごとに最適量のクリーム半田を供給できるので高品質な実装が可能となる。タンタルコンデンサ等の従来部品と0.3mmピッチQFP部品とを一括印刷,一括リフローによって高品質に実装することができるプリント基板及びこの基板に半田印刷するメタルマスクを提案されている。
しかしながら、上記特許文献1〜2では複数の電子部品の各々に所望の量の半田を供給することができる実装構造が開示されているが、大型部品を基板に実装することが考慮されていない。また、特許文献1〜2のように配線された電極に大型部品を実装することは従来のような半田ごてなどによる半田付けをしないため機械的な接合強度を保つことが困難である。特に凹部を有する基板の場合に、凹部に大型部品を実装してより高い信頼性を確保することができないという問題がある。
特開平11−145578号公報
特開平06−196850号公報
本発明は上記のような実情に鑑みてなされたものであり、凹部を備える基板を利用して大型部品の実装と他の面実装部品の実装を同じ工程で行い、半田付け箇所のより高い信頼性を確保する基板実装方法を提供することを目的とする。
本発明の態様のひとつである凹部を備える多層基板に面実装部品を実装する基板実装方法であって、孔部に凸部を備えたメタルマスクの前記凸部と多層基板の前記凹部とを嵌合するステップと、前記メタルマスクをセットした前記多層基板にクリーム半田を印刷するときに、前記多層基板の配線パターンに印刷するとともに、前記凹部の側壁面から底面部に沿って形成される配線パターンにもクリーム半田を印刷するステップと、前記メタルマスクを前記多層基板から取り外すステップと、前記多層基板に面実装部品を搭載するときに、前記凹部に搭載する面実装部品もともに実装するステップと、前記面実装部品を搭載した前記多層基板をリフローするステップと、を行うことを特徴とする。
好ましくは、前記凹部の側壁面から底部に沿って形成される配線パターンの面積を調整することでクリーム半田の印刷量を制御し、前記面実装部品と前記多層基板との接合強度を最適にする。
好ましくは、前記凹部の配線パターンは前記多層基板の前記凹部の側壁面を経て底面部にいたるように形成してもよい。
本発明によれば、大型部品を実装する際に、クリーム半田印刷のみよる半田付けが可能になり、後工程での強度確保目的の追加半田工程をなくすことができる。また、より高い信頼性が確保できる基板実装方法を提供することができる。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
(原理説明)
図1のAは多層基板1(プリント配線板)の配線パターン3、4(信号線、電源ライン、グランドラインなど)にクリーム半田5、6を、後述するメタルマスクを用いて印刷したことを示す図である。
(原理説明)
図1のAは多層基板1(プリント配線板)の配線パターン3、4(信号線、電源ライン、グランドラインなど)にクリーム半田5、6を、後述するメタルマスクを用いて印刷したことを示す図である。
多層基板1は凹凸基板であり、多層基板1の部品面(表面)または半田面(裏面)に図1のA、Bに示すような凹部2を配設した構造である。多層基板1の部品面または半田面には配線パターン3、4が配線されている。なお、凹部2は片面だけでなく両面にあってもよい。
凹部2には配線パターン4が配設されている。図1のA、Bでは凹部2の底面と側壁面に配線パターン4があることを示しており、同図ではL形状で示されている。クリーム半田6は、凹部2に設けられた配線パターン4に印刷される。ここで、クリーム半田6は配線パターン4に沿うように印刷される。なお、配線パターン4は多層基板1の表面に伸びていてもよい。
クリーム半田5は、多層基板1の部品面(表面)または半田面(裏面)の表面に配線されている配線パターン3に印刷される。ここで、クリーム半田5、6は一工程で配線パターン3、4に印刷する。
次に、多層基板1に面実装部品8、9、10を搭載してリフローする。図1のBでは、面実装部品9はICチップ(BGAパッケージ)などであり、面実装部品10は抵抗素子などの部品である。これらの部品は配線パターン3上のクリーム半田5上の位置に搭載される。
面実装部品8は大型の部品である。例えば、図1のBでは大容量のコンデンサ8を用いているが、コイル、トランスなどでもよく、他の面実装部9、10などと比べると形状が大きく、部品の電極と配線パターン4を接合すときに半田を多く必要とするような部品である。または、部品の自重が重いような部品である。
また、基板に実装する面実装部品が密集していて半田ごてを使用して追加半田ができないような部品実装状態に配置される部品である。
図1のBに示す大容量のコンデンサ8を凹部2に搭載し、凹部2の側壁面と底面に沿うように設けられた配線パターン4に半田で接合する場合、接合強度を増すために面実装部品の重さと形状などを考慮して配線パターン4の面積と半田量を決める。
図1のBに示す大容量のコンデンサ8を凹部2に搭載し、凹部2の側壁面と底面に沿うように設けられた配線パターン4に半田で接合する場合、接合強度を増すために面実装部品の重さと形状などを考慮して配線パターン4の面積と半田量を決める。
本発明では、配線パターン3に面実装部品を接合するだけの半田付けでなく、凹部2の側壁面の配線パターン4を利用することで配線パターン4の底面部だけのときに比べて接合強度が増す。つまり、側壁面を使うことで半田印刷するための十分な面積を確保することができるようになる。
また、一度でクリーム半田5、6を印刷することができるため、大型部品への追加半田をしなくてよくなる。よって、追加半田をしないで確実に接合できるため、より高い信頼性を確保することができる。
(実施例1)
図2は面実装部品に大型部品ある場合でも、半田付け(リフロー工程)を一回で行う面実装部品の実装方法を示すフロー図である。
図2は面実装部品に大型部品ある場合でも、半田付け(リフロー工程)を一回で行う面実装部品の実装方法を示すフロー図である。
ステップS1ではAに示すように、メタルマスク21を凹部2を備える多層基板1にセットする。また、凹部2には配線パターン4が配設されている。凹部2の底面と側壁面に配線パターン4がL形状に形成されている。なお、配線パターン4は多層基板1の表面に伸びていてもよい。
ここで、メタルマスク21は、凸部22を備えており多層基板1の凹部2に挿入される構造となっている。
また、メタルマスク21は通常の面実装部品を印刷する際に必要な構造として孔部23を備えている。また、凸部22の側壁面は、孔部23の側壁面と凸部22の側壁面と連続平面上にある。
また、メタルマスク21は通常の面実装部品を印刷する際に必要な構造として孔部23を備えている。また、凸部22の側壁面は、孔部23の側壁面と凸部22の側壁面と連続平面上にある。
ステップS2ではクリーム半田5、6を印刷する。多層基板1にセットしたメタルマスク21にクリーム半田を印刷して、Bの状態を形成する。クリーム半田6は、凹部2に設けられた配線パターン4に印刷される。ここで、クリーム半田6は配線パターン4に沿うように印刷される。
また、凹部2の側壁面から底部に沿って形成される配線パターン4の面積を調整することでクリーム半田6の印刷量を制御し、面実装部品8と多層基板1との接合強度を最適にする。
例えば、配線パターン4と面実装部品8の電極を半田で接合する際に、配線パターン4の面積を大きくすれば半田を多く配線パターン4上に塗布できるため、大型部品を実装する場合に接合強度が増すことになる。
ステップS3ではCに示すようにメタルマスク21を取り外す。
ステップS4ではDに示すように面実装部品8、10を搭載する。実施例1で説明したように大型部品である面実装部品8(コンデンサなど)を他の面実装部品と同じ工程で行う。大型の面実装部品8は凹部2に挿入するように搭載する。
ステップS4ではDに示すように面実装部品8、10を搭載する。実施例1で説明したように大型部品である面実装部品8(コンデンサなど)を他の面実装部品と同じ工程で行う。大型の面実装部品8は凹部2に挿入するように搭載する。
ステップS5ではEに示すようにリフローして半田付けをし、全ての面実装部品の半田付けを完了する。
このようにすることで、大型部品を実装する際に、クリーム半田印刷のみよる半田付けが可能になり、後工程での強度確保目的の追加半田工程をなくすことができる。
このようにすることで、大型部品を実装する際に、クリーム半田印刷のみよる半田付けが可能になり、後工程での強度確保目的の追加半田工程をなくすことができる。
また、より高い信頼性が確保できる基板実装方法を提供することができる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 多層基板、2 凹部、3、4 配線パターン、5、6 クリーム半田、
7 中間層の配線パターン、8、大型の面実装部品、9、10 面実装部品、
21 メタルマスク、22 凸部、23 孔部、
31 多層基板、32 配線パターン、33 半田、34 中間層の配線パターン
35 大型の面実装部品、36、37 面実装部品、38 半田ごて
7 中間層の配線パターン、8、大型の面実装部品、9、10 面実装部品、
21 メタルマスク、22 凸部、23 孔部、
31 多層基板、32 配線パターン、33 半田、34 中間層の配線パターン
35 大型の面実装部品、36、37 面実装部品、38 半田ごて
Claims (3)
- 凹部を備える多層基板に面実装部品を実装する基板実装方法であって、
孔部に凸部を備えたメタルマスクの前記凸部と多層基板の前記凹部とを嵌合するステップと、
前記メタルマスクをセットした前記多層基板にクリーム半田を印刷するときに、前記多層基板の配線パターンに印刷するとともに、前記凹部の側壁面から底面部に沿って形成される配線パターンにもクリーム半田を印刷するステップと、
前記メタルマスクを前記多層基板から取り外すステップと、
前記多層基板に面実装部品を搭載するときに、前記凹部に搭載する面実装部品もともに実装するステップと、
前記面実装部品を搭載した前記多層基板をリフローするステップと、
を行うことを特徴とする基板実装方法。 - 前記凹部の側壁面から底部に沿って形成される配線パターンの面積を調整することでクリーム半田の印刷量を制御し、前記面実装部品と前記多層基板との接合強度を最適にすることを特徴とする請求項1に記載の基板実装方法。
- 前記凹部の配線パターンは前記多層基板の前記凹部の側壁面を経て底面部にいたるように形成されることを特徴とする請求項1に記載の基板実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006316294A JP2008130941A (ja) | 2006-11-22 | 2006-11-22 | 基板実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006316294A JP2008130941A (ja) | 2006-11-22 | 2006-11-22 | 基板実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008130941A true JP2008130941A (ja) | 2008-06-05 |
Family
ID=39556451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006316294A Withdrawn JP2008130941A (ja) | 2006-11-22 | 2006-11-22 | 基板実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008130941A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177591A (ja) * | 2009-01-30 | 2010-08-12 | Furukawa Electric Co Ltd:The | 並列伝送モジュール |
JP2021511675A (ja) * | 2018-01-30 | 2021-05-06 | 維沃移動通信有限公司Vivo Mobile Communication Co., Ltd. | プリント回路基板、プリント回路基板の作製方法及びモバイル端末 |
-
2006
- 2006-11-22 JP JP2006316294A patent/JP2008130941A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177591A (ja) * | 2009-01-30 | 2010-08-12 | Furukawa Electric Co Ltd:The | 並列伝送モジュール |
JP2021511675A (ja) * | 2018-01-30 | 2021-05-06 | 維沃移動通信有限公司Vivo Mobile Communication Co., Ltd. | プリント回路基板、プリント回路基板の作製方法及びモバイル端末 |
US11490520B2 (en) | 2018-01-30 | 2022-11-01 | Vivo Mobile Communication Co., Ltd. | Printed circuit board, method of manufacturing the same, and mobile terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5958479B2 (ja) | 電子部品の実装構造体 | |
JP6318638B2 (ja) | プリント配線板および情報処理装置 | |
JP2007165460A (ja) | 部品内蔵型モジュール及びカメラモジュール | |
JP2006060141A (ja) | 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法 | |
JP2013073989A (ja) | 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板 | |
JP2008130941A (ja) | 基板実装方法 | |
JP2011029623A (ja) | 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法 | |
JP2005203616A (ja) | チップ部品実装構造及びチップ部品実装方法 | |
JP2010098021A (ja) | 部品内蔵配線基板および部品内蔵配線基板の製造方法 | |
JP2008066344A (ja) | 多層基板と金属接合材料の印刷方法 | |
JP7335732B2 (ja) | プリント配線基板 | |
JP2009032865A (ja) | 電子装置及び電子装置の製造方法 | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
JP2005026456A (ja) | プリント配線板、電子部品実装方法および電子機器 | |
JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
JP2004327605A (ja) | プリント基板の接続構造 | |
JP7351302B2 (ja) | 表面実装部品用のランド | |
JP2007258654A (ja) | 回路基板のランド接続方法及び回路基板 | |
JP2011135111A (ja) | プリント配線板のフレームグランド形成方法 | |
JP6507861B2 (ja) | 回路基板装置及びその製造方法並びに回路基板 | |
JP6990830B2 (ja) | プリント基板及びプリント基板の製造方法 | |
JP2007194462A (ja) | チップ部品の実装構造および方法 | |
JP2008159637A (ja) | 基板実装方法 | |
JP2004200226A (ja) | リード付き部品の実装構造およびその実装方法 | |
JP2009267117A (ja) | 半導体装置、基板、及び半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100202 |