JP2022122467A

JP2022122467A - プリント配線板

Info

Publication number: JP2022122467A
Application number: JP2021019714A
Authority: JP
Inventors: 祐司岡本; Yuji Okamoto
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2021-02-10
Filing date: 2021-02-10
Publication date: 2022-08-23

Abstract

【課題】リフロー時にはんだ流れ等の製造不良を防止しながら種々のサイズの部品で使用できる異サイズ部品搭載可能パッドを備えるプリント配線板を提供する。【解決手段】基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板は、一対の配線パターンのそれぞれに接続され、第１の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第１のパッドと、一対の第１のパッドのそれぞれに接続され各々が一対の第１のパッドのそれぞれの対向する側に部分的に直接的に重なる重なり部分を有し、重なり部分を含み第２の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第２のパッドと、を有する。【選択図】図１

Description

本発明は、電子部品であるチップ部品（以下、単に部品ともいう）が表面実装されるプリント配線板（以下、単に基板ともいう）に関する。

表面実装（SMT:Surface Mounting Technology）において、例えば、基板表面の一対の部品用パッドやランドにそれぞれ予めはんだペーストを介してチップ部品の両端の一対の電極をセットしておき、後に加熱しはんだペーストを溶融してはんだ付けする（以下、リフローともいう）。

従来の基板において、リフローされる部品の小型化の過渡期に、部品の価格、入手性を考慮して同一或いは類似の機能、特性でサイズ、形状の異なる複数の部品を、基板変更や基板面積を増加させずとも、搭載可能とする異サイズ部品搭載可能パッドが望まれている。例えば、特許文献１～特許文献３に異サイズ部品搭載可能パッドが記載されている。

特開平５－１０２６４８号公報（図１、段落００１１、段落００１４）特開２００３－２４３８１４号公報（図１、段落００１５）特開２０００－１２４５７７号公報（図１、段落００１６、図２、段落００２０～段落００２４）

しかしながら、前述の従来技術にはそれぞれ以下のような課題があった。

特許文献１の図１に示される実施例において、図示されたソルダーレジストが設けられた半田流れ防止部７が共用パッド６のパッド３ａ、４ａを完全に分離していない故に、パッド３ａ、４ａの間で半田流れを防止できない。段落００１４中の説明のコ字形の半田流れ防止部７で流れを防止した場合でも、根本的にパッド３ｂの面積とパッド３ａを含む共用パッド６の面積差が大きいがために両者に熱容量差分が生じるため、リフロー時の半田溶融のアンバランスでチップ立ちの懸念がある。

特許文献２の図１に示される第１の実施形態において、段落００１５に記載されているように、実装用ランド５Ａを、サイズの異なる表面実装型チップ部品２Ａ（サイズ大）及び２Ｂ（サイズ小）をプリント基板１上にはんだ付け接続できるように、凸型に形成しているが、大部品用ランドと小部品用ランドが区切られることなく一体なため、実装用ランド５Ａの全面にはんだを塗布すると、はんだ過多によるはんだボール等の製造不良の懸念がある。特に、小部品搭載時はその影響が顕著である。それを防止しようとして部品サイズに合わせた量のはんだを塗布すると、リフロー時には実装用ランド５Ａの全面に流れてしまうため接続不良やチップ立ちの懸念がある。

特許文献３の図１に示される第１の実施形態において、段落００１６に記載されているように、大形のパッド１Ａの中のソルダーレジスト３の内側に小形のパッド２Ａが形成されているがために、大形のパッド１Ａが過大となり、リフロー時にはんだ過多によるはんだボール等の製造不良の懸念がある。

特許文献３の図２に示される第２の実施形態において、段落００２０、段落００２１、段落００２４に記載されているように、基板表面に逆台形状で形成された凹部５ａの基材の斜面に形成された略Ｚ字状のパッド１Ｂは、その下端部１ｂと一体で形成されることによって、段落００２２に記載されているように、小形の電子部品７をパターン１Ｂの下端部１ｂにてはんだ付けすること、段落００２３に記載されているように、大形の電子部品６をパターン１Ｂの上端にてはんだ付けすること、としているが、略Ｚ字状のパッド１Ｂは上端と下端が斜面部分で繋がっているため、リフロー時にはんだ流れによる接続不良やチップ立ちの懸念がある。

本発明は、以上の従来技術の問題点に鑑みなされたものであり、リフロー時にはんだ流れ等の製造不良を防止しながらも、種々のサイズの部品で使用できる異サイズ部品搭載可能パッドを備えるプリント配線板を提供することを目的とする。

本発明のプリント配線板は、基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、前記一対の配線パターンのそれぞれに接続され、第１の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第１のパッドと、前記一対の第１のパッドのそれぞれに接続され各々が前記一対の第１のパッドのそれぞれの対向する側に部分的に直接的に重なる重なり部分を有し、前記重なり部分を含み第２の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第２のパッドと、
を有することを特徴とする。

本発明のプリント配線板は、基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、前記一対の配線パターンのそれぞれに接続され、第１の電子部品がはんだ付けされる、互いに離れた一対の第１のパッドと、前記一対の第１のパッドのそれぞれに接続され各々が前記一対の第１のパッドのそれぞれの対向する側に部分的に間接的に重なる重なり部分を有し、第２の電子部品がはんだ付けされる、互いに離れた一対の第２のパッドと、を有し、前記第２のパッドのそれぞれは、前記一対の第１のパッドの有る基板表面から内部に形成された凹部の底に配置され、バイアホールによってそれぞれ前記一対の第１のパッドに接続されることを特徴とする。

本発明によれば、リフロー時にはんだ流れ等の製造不良を防止しつつ、基板上に、様々な異サイズ部品搭載可能パッドを提供することができる。

本発明の実施例１における、表面に互いに離れた少なくとも一対の配線パターンにそれぞれ接続された一対の異サイズ部品共用パッドを有する部分の基板の模式的部分平面図である。図１における異サイズ部品共用パッドの内の一対の大部品用パッド部分を強調して示す基板の模式的部分平面図である。図１における異サイズ部品共用パッドの内の一対の小部品用パッド部分を強調して示す基板の模式的部分平面図である。本発明の実施例１に係る基板の個々の異サイズ部品共用パッドの１つを拡大して示す模式的部分拡大平面図である。本発明の実施例１の一対の異サイズ部品共用パッドに大部品を実装する様子を示す基板の模式的部分平面図である。本発明の実施例１の一対の異サイズ部品共用パッドに小部品を実装する様子を示す基板の模式的部分平面図である。本発明の実施例２の基板の複数層での一対の異サイズ部品共用パッドを示す基板の模式的部分断面図である。本発明の実施例２の複数層での一対の異サイズ部品共用パッドに小部品を実装する様子を示す基板の模式的部分断面図である。本発明の実施例２の複数層での一対の異サイズ部品共用パッドに大部品を実装する様子を示す基板の模式的部分断面図である。

以下、図面を参照しつつ本発明による実施例の基板について詳細に説明する。なお、本発明は以下の実施例に限定されるものではない。また、実施例において、実質的に同一の機能及び構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

以下の実施例では、基板として１層の導体配線パターンを有する構成の単層基板（片面基板あるいは両面基板）を例として説明するが、複数の導体配線パターンが積層された多層基板についても本発明は適用できる。単層基板は、そのコアを構成する基材は絶縁性平板で構成され、例えば、ガラスコンポジット基板、ガラスエポキシ基板、ガラスポリイミド基板、セラミック基板が用いられ得る。また、多層基板として例えばビルドアップ基板は、コア基材（芯となる板）の表面及び裏面に、それぞれ１層以上の配線層を形成し構成される。層間絶縁体の材質としてエポキシ樹脂やポリイミド等が用いられる。導体配線パターンは、導電性材料で形成可能であるが、一般的には例えば銅によって形成される。単層基板及び多層基板の表面は絶縁性材料からなる絶縁性表面として形成されている。

（構成の説明）
図１は、本発明の実施例１の基板ＰＷＢであって、表面に互いに離れた少なくとも一対の配線パターンＷＰにそれぞれ接続された一対の異サイズ部品共用パッドＰＤを有する部分の基板ＰＷＢの模式的部分平面図である。図示する異サイズ部品を搭載可能な一対の異サイズ部品共用パッドＰＤのそれぞれは、基板ＰＷＢ上の回路を構成する部品（図示せず）との接続のための一対の配線パターンＷＰのそれぞれに接続されている。部品には、具体的にはインダクタ、キャパシタ等の受動部品と、ダイオード、トランジスタ、ＩＣ等の能動部品が挙げられる。

この一対の異サイズ部品共用パッドＰＤのそれぞれは、図２に示す一対の大部品用パッドＬＰＤ（第１のパッド）と図３に示す一対の小部品用パッドＳＰＤ（第２のパッド）とを重ねた形状となっている。図２は異サイズ部品共用パッドの内の一対の大部品用パッド部分を強調して示し、図３は異サイズ部品共用パッドの内の一対の小部品用パッド部分を強調して示している。

ここで、一対の大部品用パッドＬＰＤのそれぞれは口の字形の外周領域を大型ソルダーレジストダムＬＳＲで囲われている。また、一対の小部品用パッドＳＰＤのそれぞれは口の字形の外周領域を小型ソルダーレジストダムＳＳＲで囲われている。一対の大部品用パッドＬＰＤの間の距離Ｄ１が一対の小部品用パッドＳＰＤの間の距離Ｄ２より長い。

一対の異サイズ部品共用パッドＰＤのそれぞれの全体のソルダーレジストＳＲは、凸形の外周領域のみではなく、小型ソルダーレジストダムＳＳＲ、大型ソルダーレジストダムＬＳＲの同等の口の字形のソルダーレジストも重ねた形状（重なり部分ＩＰを共用し介在させた形状）となっている。

すなわち、本実施例において、図２に示すように、互いに離れた一対の大部品用パッドＬＰＤは、一対の配線パターンＷＰのそれぞれに接続され、大部品ＬＣ（第１の電子部品）がはんだ付けされる部分の外周領域が大型ソルダーレジストダムＬＳＲで覆われている。そして、図３示すように、互いに離れた一対の小部品用パッドＳＰＤ（第２のパッド）は、一対の大部品用パッドＬＰＤのそれぞれに接続され各々が一対の大部品用パッドＬＰＤのそれぞれの対向する側に部分的に直接的に重なる重なり部分ＩＰを有する。小部品ＳＣ（第２の電子部品）がはんだ付けされる重なり部分ＩＰを含む部分の外周領域は、小型ソルダーレジストダムＳＳＲで覆われている。

また、図４は本発明の実施例１に係る基板の個々の異サイズ部品共用パッドの１つを拡大して示す模式的部分拡大平面図である。図４に示すように、個々の異サイズ部品共用パッドＰＤを拡大して示すと、重なり部分ＩＰの各々は、大部品用パッドＬＰＤの各々の大型ソルダーレジストダムＬＳＲの一部ＬＳＲａと小部品用パッドＳＰＤの各々の小型ソルダーレジストダムＳＳＲの一部ＳＳＲａで囲まれている。そして、大部品用パッドＬＰＤの各々の大型ソルダーレジストダムＬＳＲの一部ＬＳＲａと小部品用パッドＳＰＤの各々の小型ソルダーレジストダムＳＳＲの一部ＳＳＲａは、それぞれ小部品用パッドＳＰＤと大部品用パッドＬＰＤの上に形成される。換言すれば、各大部品用パッドＬＰＤは重なり部分ＩＰを含む大型ソルダーレジストダムＬＳＲで画定され、各小部品用パッドＳＰＤは重なり部分ＩＰを含む小型ソルダーレジストダムＳＳＲで画定される。

よって、重なり部分ＩＰを囲む大型ソルダーレジストダムＬＳＲの一部ＬＳＲａと小型ソルダーレジストダムＳＳＲの一部ＳＳＲａにより、はんだペーストが大部品用パッドＬＰＤの各々のみ又は重なり部分ＩＰを含む小部品用パッドＳＰＤの各々のみに付与されることができるようになる。

（動作の説明）
図５は一対の異サイズ部品共用パッドＰＤに大部品ＬＣを実装する様子を示す基板ＰＷＢの模式的部分平面図である。

大部品ＬＣを実装する際は先ず、一対の大部品用パッドＬＰＤにはんだを塗布する。図５に示したソルダーレジストダムに囲まれた重なり部分ＩＰを含むハッチング部のみにはんだ塗布が可能となる。はんだ塗布後に大部品ＬＣを一対の大部品用パッドＬＰＤに搭載、リフローにてはんだ付け実装する。

図６は一対の異サイズ部品共用パッドＰＤに小部品ＳＣを実装する様子を示す基板ＰＷＢの模式的部分平面図である。

小部品ＳＣを実装する際は先ず、一対の小部品用パッドＳＰＤにはんだを塗布する。図６に示したソルダーレジストダムに囲まれた重なり部分ＩＰを含むハッチング部のみにはんだ塗布が可能となる。はんだ塗布後に小部品ＳＣを一対の小部品用パッドＳＰＤに搭載、リフローにてはんだ付け実装する。なお、リフローによるはんだ付け実装は周知の技術のため、詳細な説明は省略する。

（効果の説明）
実施例１の異サイズ部品搭載可能パッドでは、複数部品用それぞれのパッドを平面上に重ねた形状としつつ、それぞれのパッド周囲をソルダーレジストで分離した形状とすることによって、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止する。

以上のように、実施例１の基板表面での一対の異サイズ部品共用パッドＰＤによれば、一対の異サイズ部品共用パッドＰＤのそれぞれは全体のソルダーレジストＳＲが、凸形の外周領域のみではなく、小型ソルダーレジストダムＳＳＲと大型ソルダーレジストダムＬＳＲの同等の口の字形を重ねた形状とされている。これにより、小部品ＳＣを実装時は小部品用パッドＳＰＤの電極と同等形状の部分のみにはんだ塗布でき、更に、大部品ＬＣを実装時は大部品用パッドＬＰＤの電極と同等形状の部分のみにはんだ塗布できる。このように、小部品ＳＣ、大部品ＬＣそれぞれに最適なパッド形状、はんだ量でのはんだ付けを可能としたことで、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止しながら、基板面積を増加させることなく、サイズの異なる部品のいずれでも実装可能となる。

（構成の説明）
図７は本実施例の基板の複数層での一対の異サイズ部品共用パッドＰＤを示す基板ＰＷＢの模式的部分断面図である。基板ＰＷＢの表層に一対の大部品用パッドＬＰＤを配置しており、一対の大部品用パッドＬＰＤからは回路を構成する他の部品との接続のための配線パターンＷＰが接続されている。一方、基板ＰＷＢの内層（内部に形成された凹部ＲＣＣの底）に一対の小部品用パッドＳＰＤを配置しており、一対の小部品用パッドＳＰＤにはそれぞれ一対の配線パターンＷＰが接続され、この内層の配線パターンＷＰと一対の大部品用パッドＬＰＤに接続された表層の配線パターンＷＰはバイアホール８で接続される。つまり、表層の一対の大部品用パッドＬＰＤと内層の一対の小部品用パッドＳＰＤは配線パターンＷＰとバイアホール８によって、並列接続されている。一対の大部品用パッドＬＰＤの間の距離Ｄ１が一対の小部品用パッドＳＰＤの間の距離Ｄ２より長い。

このように、本実施例では、互いに離れた一対の大部品用パッドＬＰＤは一対の配線パターンＷＰのそれぞれに接続され、これに大部品ＬＣがはんだ付けされ、一方、互いに離れた一対の小部品用パッドＳＰＤは一対の大部品用パッドＬＰＤのそれぞれに接続され各々が一対の大部品用パッドＬＰＤのそれぞれの対向する側に部分的に間接的に重なる平面視での重なり部分ＩＰを有し、小部品ＳＣがはんだ付けされる。

（動作の説明）
図８は複数層での一対の異サイズ部品共用パッドＰＤの一対の小部品用パッドＳＰＤに小部品ＳＣを実装する様子を示す基板ＰＷＢの模式的部分断面図である。

一対の小部品用パッドＳＰＤに小部品ＳＣを実装する際は、一対の小部品用パッドＳＰＤのみに、はんだを塗布後に小部品ＳＣを一対の小部品用パッドＳＰＤに搭載、リフローにてはんだ付け実装する。

図９は複数層での一対の異サイズ部品共用パッドＰＤの一対の大部品用パッドＬＰＤに大部品ＬＣを実装する様子を示す基板ＰＷＢの模式的部分断面図である。
一対の大部品用パッドＬＰＤに大部品ＬＣを実装する際は、一対の大部品用パッドＬＰＤのみに、はんだを塗布後に大部品ＬＣを一対の大部品用パッドＬＰＤに搭載、リフローにてはんだ付け実装する。

（効果の説明）
実施例２の異サイズ部品搭載可能パッドでは、複数部品用それぞれのパッドを基板の表層と内層に配置して、それぞれのパッド表面をつなげた形状ではなく、パッド表面を完全に分離し、バイアホールで接続することによって、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止する。

以上のように、実施例２の複数層での一対の異サイズ部品共用パッドＰＤによれば、基板ＰＷＢの表層に一対の大部品用パッドＬＰＤを配置し、基板ＰＷＢの内層に一対の小部品用パッドＳＰＤを配置し、配線パターンＷＰとバイアホール８を介して一対の大部品用パッドＬＰＤと一対の小部品用パッドＳＰＤとが並列に接続されている。これにより、一対の小部品用パッドＳＰＤのはんだ塗布面と一対の大部品用パッドＬＰＤのはんだ塗布面とは完全に分離しているため、小部品ＳＣを実装時は一対の小部品用パッドＳＰＤのみにはんだ塗布でき、更に、大部品ＬＣを実装時は一対の大部品用パッドＬＰＤのみにはんだ塗布できる。このように、小部品ＳＣ、大部品ＬＣそれぞれに最適なパッド形状、はんだ量でのはんだ付けを可能としたことで、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止しながら、基板面積を増加させることなく、サイズの異なる部品のいずれでも実装可能となる。

（変形例）
実施例１及び２では２端子の大部品と２端子の小部品の２部品としたが、これに限る物ではなく、例えば、３端子の部品と４端子の部品といった、部品端子数の増減や、部品端子数の異なる部品同士、更には２部品ではなく、３部品以上の複数部品でも同様な効果が期待できる。

８バイアホール
ＰＷＢ基板
ＰＤ異サイズ部品共用パッド
ＬＰＤ大部品用パッド
ＳＰＤ小部品用パッド
ＬＳＲ大型ソルダーレジストダム
ＳＳＲ小型ソルダーレジストダム
ＩＰ重なり部分
ＬＳＲａ大型ソルダーレジストダムの一部
ＳＳＲａ小型ソルダーレジストダムの一部

Claims

基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、
前記一対の配線パターンのそれぞれに接続され、第１の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第１のパッドと、
前記一対の第１のパッドのそれぞれに接続され各々が前記一対の第１のパッドのそれぞれの対向する側に部分的に直接的に重なる重なり部分を有し、前記重なり部分を含み第２の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第２のパッドと、
を有することを特徴とするプリント配線板。
前記重なり部分の各々は、前記第１のパッドの各々の前記ソルダーレジストダムの一部と前記第２のパッドの各々の前記ソルダーレジストダムの一部で囲まれ、
前記第１のパッドの各々の前記ソルダーレジストダムの前記一部と前記第２のパッドの各々の前記ソルダーレジストダムの前記一部は、それぞれ前記第２のパッドと前記第１のパッドの上に形成され、
はんだペーストが前記第１のパッドの各々のみ又は前記重なり部分を含む前記第２のパッドの各々のみに付与されることを特徴とする請求項１に記載のプリント配線板。
前記一対の第１のパッドの間の距離が前記一対の第２のパッドの間の距離より長いことを特徴とする請求項１又は２に記載のプリント配線板。
基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、
前記一対の配線パターンのそれぞれに接続され、第１の電子部品がはんだ付けされる、互いに離れた一対の第１のパッドと、
前記一対の第１のパッドのそれぞれに接続され各々が前記一対の第１のパッドのそれぞれの対向する側に部分的に間接的に重なる重なり部分を有し、第２の電子部品がはんだ付けされる、互いに離れた一対の第２のパッドと、
を有し、
前記第２のパッドのそれぞれは、前記一対の第１のパッドの有る基板表面から内部に形成された凹部の底に配置され、バイアホールによってそれぞれ前記一対の第１のパッドに接続されることを特徴とするプリント配線板。
前記第１のパッドの各々のみ又は前記第２のパッドの各々のみにはんだペーストが付与されることを特徴とする請求項４に記載のプリント配線板。
前記一対の第１のパッドの間の距離が前記一対の第２のパッドの間の距離より長いことを特徴とする請求項４又は５に記載のプリント配線板。