JP7325301B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7325301B2
JP7325301B2 JP2019200072A JP2019200072A JP7325301B2 JP 7325301 B2 JP7325301 B2 JP 7325301B2 JP 2019200072 A JP2019200072 A JP 2019200072A JP 2019200072 A JP2019200072 A JP 2019200072A JP 7325301 B2 JP7325301 B2 JP 7325301B2
Authority
JP
Japan
Prior art keywords
gate
insulating film
trench
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019200072A
Other languages
English (en)
Other versions
JP2021072418A (ja
JP2021072418A5 (ja
Inventor
康一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019200072A priority Critical patent/JP7325301B2/ja
Priority to US16/943,527 priority patent/US11374119B2/en
Priority to DE102020126641.3A priority patent/DE102020126641A1/de
Priority to CN202011163257.0A priority patent/CN112786691A/zh
Publication of JP2021072418A publication Critical patent/JP2021072418A/ja
Publication of JP2021072418A5 publication Critical patent/JP2021072418A5/ja
Application granted granted Critical
Publication of JP7325301B2 publication Critical patent/JP7325301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置に関し，特に、ゲート電極からのリーク電流を抑制した半導体装置に関する。
消費エネルギーの低減の観点から、汎用インバータ、ＡＣ（交流）サーボモータ等の分野で３相モータの可変速制御を行うためのパワーモジュールに、ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびダイオードが使用されている。電力損失を減らすために、ＩＧＢＴおよびダイオードにはスイッチング損失およびオン電圧が低いことが求められている。
スイッチング損失はＩＧＢＴの帰還容量（ＧＣ間容量：ゲート－コレクタ間容量）を下げることで低減することができ、例えば特許文献１の図１２には、トレンチゲートを２段構造とすることでＩＧＢＴの帰還容量を低減する技術が開示されている。
特開２０１７－１４７４３１号公報
しかしながら特許文献１に開示の技術では、ゲート電位の上部の電極とエミッタ電位の下部の電極との間からリーク電流が発生する可能性があった。
本発明は上記のような問題を解決するためになされたものであり、ゲート電極からのリーク電流を抑制できる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、第１導電型の第１の半導体層、前記第１の半導体層上の第１導電型の第２の半導体層、前記第２の半導体層上の第２導電型の第３の半導体層、および前記第３の半導体層の上層部に設けられた第１導電型の第４の半導体層を少なくとも有する半導体基板と、前記半導体基板の前記第４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する第１のゲートトレンチと、少なくとも前記第１のゲートトレンチを覆う層間絶縁膜と、前記第４の半導体層に接する第１の主電極と、前記第１の主電極とは前記半導体基板の厚み方向反対側に設けられた第２の主電極と、を備え、前記第１のゲートトレンチは、前記第２の主電極側となる下部側に設けられた第１のゲート電極と、前記第１の主電極側となる上部側に設けられた第２のゲート電極とを有して２段構造をなし、前記第１のゲート電極は、前記第１の主電極に電気的に接続され、前記第１のゲートトレンチの前記下部側の内面は第１のゲート絶縁膜によって覆われ、前記第１のゲート電極の上面および前記第１のゲートトレンチの前記上部側の側面は第２のゲート絶縁膜によって覆われ、前記第１のゲート絶縁膜の厚みが、前記第２のゲート絶縁膜の厚みより薄く、前記第２のゲート電極は、底面が前記半導体基板の厚み方向において前記第２の半導体層内に位置し、前記第１のゲート電極は、前記上面が前記第２のゲート絶縁膜を介して前記第２のゲート電極の前記底面に対向し、底部が前記第１のゲート絶縁膜を介して前記第１の半導体層と対向し、前記上面の中央に前記第２のゲート電極側に突出した凸部を有する。
本発明に係る半導体装置によれば、第１のゲート絶縁膜の厚みが、第２のゲート絶縁膜の厚みより薄いので、第１のゲート電極と第２のゲート電極との間のリーク電流を抑制できる。
本発明に係る実施の形態１の半導体装置の全体の上面構成を模式的に示す平面図である。 本発明に係る実施の形態１の半導体装置の構成を示す断面図である。 本発明に係る実施の形態１の半導体装置の部分拡大図である。 本発明に係る実施の形態１の半導体装置において帰還容量を低減できる理由を説明する図である。 本発明に係る実施の形態１の半導体装置において帰還容量を低減できる理由を説明する図である。 本発明に係る実施の形態１の半導体装置においてゲート電極をエミッタ電位に接続する構成を説明する平面図である。 本発明に係る実施の形態１の半導体装置においてゲート電極をエミッタ電位に接続する構成を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。 ゲート電極間のリーク電流経路を説明する図である。 ゲート電極間のリーク電流経路を説明する図である。 本発明に係る実施の形態２の半導体装置の構成を示す断面図である。 本発明に係る実施の形態３の半導体装置の構成を示す断面図である。 コレクタ層に張り出し部を設けることによる効果を説明する図である。 本発明に係る実施の形態４の半導体装置の構成を示す断面図である。 本発明に係る実施の形態５の半導体装置の構成を示す断面図である。 本発明に係る実施の形態６の半導体装置の全体の上面構成を模式的に示す平面図である。 本発明に係る実施の形態６の半導体装置の配線引き出し領域の構成を説明する平面図である。 本発明に係る実施の形態６の半導体装置の配線引き出し領域の構成を説明する部分断面図である。 本発明に係る実施の形態７の半導体装置の全体の上面構成を模式的に示す平面図である。 本発明に係る実施の形態７の半導体装置の配線引き出し領域の構成を説明する平面図である。 本発明に係る実施の形態７の半導体装置の配線引き出し領域の構成を説明する部分断面図である。 本発明に係る実施の形態８の半導体装置の全体の上面構成を模式的に示す平面図である。 本発明に係る実施の形態８の半導体装置の配線引き出し領域の構成を説明する平面図である。 本発明に係る実施の形態８の半導体装置の配線引き出し領域の構成を説明する部分断面図である。 本発明に係る実施の形態９の半導体装置の全体の上面構成を模式的に示す平面図である。 本発明に係る実施の形態９の半導体装置の配線引き出し領域の構成を説明する平面図である。 本発明に係る実施の形態１０の半導体装置の全体の上面構成を模式的に示す平面図である。 本発明に係る実施の形態１０の半導体装置の配線引き出し領域の構成を説明する平面図である。
＜はじめに＞
以下、添付の図面を参照しながら本発明に係る実施の形態について説明する。なお、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「側」、「底」、「表」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。また、以下において、「外側」とは半導体装置の外周に向かう方向であり、「内側」とは「外側」に対して反対の方向とする。
また、以下の記載では、不純物の導電型に関して、ｎ型を「第１導電型」、ｐ型を「第２導電型」として一般的に定義するが、その逆の定義でも構わない。
＜実施の形態１＞
＜装置構成＞
図１は、本発明に係る実施の形態１のＩＧＢＴ１００全体の上面構成を模式的に示す平面図である。図１に示すＩＧＢＴ１００は、四角形状の外形を有し、その大部分は、「ユニットセル」と呼称されるＩＧＢＴの最小単位構造（ＩＧＢＴセル）が複数配置され、主電流が流れる活性領域２３が設けられ、活性領域２３の外側は終端領域２５で囲まれている。活性領域２３には複数のゲートトレンチ３が互いに間隔を開けて並列に設けられており、ＩＧＢＴ１００はゲートトレンチ型のＩＧＢＴである。なお、複数のゲートトレンチ３は、活性領域２３を囲むゲート配線領域２４に接続され、ゲート配線領域２４は活性領域２３内のゲートパッド２１に接続される。また、複数のゲートトレンチ３は、一方端がゲート配線領域２４に接続されるが、他方端はＩＧＢＴ１００の中央部においてゲートトレンチ３の配列方向に延在するように設けられた長方形状の配線引き出し領域２２にまで延在している。なお、配線引き出し領域２２の構成については、後に説明する。
また、活性領域２３においては、ゲート配線領域２４およびゲートパッド２１の上方を除いて、層間絶縁膜を介してエミッタ電極に覆われるが、便宜的にエミッタ電極は省略している。
図２は、図１におけるＸ－Ｘ線での矢示方向断面図である。図２に示されるようにＩＧＢＴ１００は、ｐ型のコレクタ層９（第５の半導体層）、ｎ型のバッファ層８、ｎ型のドリフト層７（第１の半導体層）、ｎ型のキャリアストア層６（第２の半導体層）、ｐ型のベース層５（第３の半導体層）およびベース層５の上層部に設けられたｎ型のエミッタ層４（第４の半導体層）とで半導体基板ＢＳが構成されている。
半導体基板ＢＳのベース層５側を上側、コレクタ層９側を下側とすると、半導体基板ＢＳの上側には、エミッタ層４の最表面からエミッタ層４、ベース層５およびキャリアストア層６を厚み方向に貫通してドリフト層７内に達するゲートトレンチ３が設けられている。
ゲートトレンチ３（第１のゲートトレンチ）は、下側のゲート電極１１（第１のゲート電極）と上側のゲート電極１２（第２のゲート電極）とを有した２段構造となっており、ゲート電極１１とゲート電極１２との間はゲート絶縁膜１３１（第２のゲート絶縁膜）によって絶縁されている。
ゲートトレンチ３は、底部幅Ｗ１が開口幅Ｗ２よりも狭くなるように形成されており、ゲートトレンチ３の側面は底部に向けて幅が狭くなるテーパー面となっている。ゲートトレンチの底部幅を狭めるようにテーパーを付けることでゲート電極１１およびゲート電極１２の埋め込み性を改善することができる。なお、ゲート電極１１およびゲート電極１２の埋め込み性に問題がなければテーパーを付けることは必須ではない。
ゲートトレンチ３の下部側内面はゲート絶縁膜１３（第１のゲート絶縁膜）によって覆われており、ゲート絶縁膜１３に接するようにゲート電極１１が設けられている。
ゲート電極１１の上面およびゲートトレンチ３の上部側側面はゲート絶縁膜１３１によって覆われ、ゲート絶縁膜１３１に接するようにゲート電極１２が設けられている。
また、ゲートトレンチ３上を覆うように層間絶縁膜２が設けられ、層間絶縁膜２で覆われていないゲートトレンチ３間はコンタクト開口部ＣＨとなっており、層間絶縁膜２およびコンタクト開口部ＣＨを覆うようにエミッタ電極１（第１の主電極）が設けられている。なお、半導体基板ＢＳのエミッタ電極１が設けられた側とは厚み方向反対側の主面上にはコレクタ電極１０（第２の主電極）が設けられている。
ゲートトレンチ３においてゲート電極１２の底面はキャリアストア層６内に位置しており、ゲート電極１１の上面はゲート絶縁膜１３１を介してゲート電極１２の底面に対向し、底部はゲート絶縁膜１３を介してドリフト層７と対向している。
ゲート電極１１およびゲート電極１２は、リン（Ｐ）を添加されたドープドポリシリコンまたは金属で形成されている。ドープドポリシリコンまたは金属で形成することによりゲート電極の抵抗を小さくし、半導体チップ面内の電位のバラツキを小さくすることができる。
ここで、図２おけるゲートトレンチ３を囲む領域Ｚの部分拡大図を図３に示す。図３に示すように、ゲート電極１１のゲート絶縁膜１３の厚さＴ１は、ゲート電極１２のゲート絶縁膜１３１の厚さＴ２よりも薄くなるように形成されている。一例として、ゲート絶縁膜１３の厚さＴ１は１００～１２０ｎｍ程度、ゲート絶縁膜１３１の厚さＴ２は、１１０～１３０ｎｍ程度である。これは一例であり、ＩＧＢＴ１００の定格によりこれらの厚さは１０～５００ｎｍの範囲で変化するが、ゲート絶縁膜１３とゲート絶縁膜１３１との厚さの差は、５～２０ｎｍ程度とする。
また、ゲート電極１２はゲート電位に接続され、ゲート電極１１はエミッタ電位に接続される。ゲート電極１１によりゲート電極１２をドリフト層７からシールドすることで、帰還容量を低減できる。この理由について図４および図５を用いて説明する。
図４は、ゲートトレンチ３と同様の２段構造のゲートトレンチにおける帰還容量（Ｃｇｃ：ゲート－コレクタ間容量）を模式的に示す図であり、図５は、２段構造ではないゲートトレンチにおける帰還容量を模式的に示す図である。
図４および図５においては、ゲートトレンチのうち帰還容量（Ｃｇｃ）として機能する領域を破線で囲って示している。Ｃｇｃは、ベース層５より下側の半導体層／ゲート絶縁膜／ゲート電極で構成される。２段構造のゲートトレンチでは、下側のゲート電極１１が、エミッタ電位（Ｅ）に接続され、上側のゲート電極１２のみがゲート電位（Ｇ）に接続されているので、下側のゲート電極１１がＣｇｃとして機能しない。これによりＣｇｃを低減することができる。なお、図５に示すように、２段構造ではないゲートトレンチでは、ゲート電極１１１全体がゲート電位に接続され、ゲート電極１１１の下部がドリフト層７に対向するのでＣｇｃとして機能し、Ｃｇｃが大きくなる。
次に、ゲート電極１１をエミッタ電位に接続する構成について、図６および図７を用いて説明する。図６は、図１の平面図における配線引き出し領域２２を含む領域Ａの部分拡大図であり、図７は、図６におけるＹ－Ｙ線での矢示方向断面図である。
図６は、配線引き出し領域２２およびその周囲の活性領域２３の一部を示しており、配線引き出し領域２２においてゲートトレンチ３の端部にはコンタクトホール２６が設けられている。コンタクトホール２６は、図示されないエミッタ電極１に接続されている。
図７に示すように、ゲートトレンチ３においては、コンタクトホール２６が設けられた端部において、ゲート電極１１が層間絶縁膜２と接するように上方向に延在して設けられており、層間絶縁膜２を厚さ方向に貫通して設けられたコンタクトホール２６が接続されている。
コンタクトホール２６はエミッタ電極１に接続されるので、ゲート電極１１はエミッタ電位に接続され、電位的に安定することとなる。なお、ゲート電極１２は、ゲート絶縁膜１３１によってゲート電極１１とは電気的に分離され、ゲートトレンチ３のコンタクトホール２６が設けられた反対側の端部においてゲート配線領域２４に電気的に接続される。
このような平面構成を採ることで、ゲート電極１１の電位をエミッタ電位に固定することができ、電位的に安定させることができる。また、ＩＧＢＴ１００の中央部において配線引き出し領域２２を設けることで、配線引き出し領域２２を分散して設ける必要がない。また、配線引き出し領域２２の面積を小さくし、半導体チップサイズを小さくする効果も得られる。
＜製造方法＞
先に説明したようにゲート電極１１のゲート絶縁膜１３の厚さＴ１は、ゲート電極１２のゲート絶縁膜１３１の厚さＴ２よりも薄くなるように形成されているが、ゲート絶縁膜１３をゲート絶縁膜１３１に比べて薄くすることで、ゲート電極１２とゲート電極１１との間でのリーク電流の発生を抑制できる効果がある。以下、この効果について説明する。
まず、製造工程を順に示す部分断面図である図８～図１５を用いて、ＩＧＢＴ１００の製造方法を説明する。なお、以下では、ゲートトレンチ３の製造工程を中心に図示し説明する。
図８に示す工程において、エミッタ層４の最表面からエミッタ層４、ベース層５およびキャリアストア層６を厚み方向に貫通してドリフト層７内に達するトレンチＴＲをエッチングにより形成する。このエッチングはドライエッチングでもウエットエッチングでも良く、従来的なエッチング技術を用いて形成できるので、詳細なエッチング条件等の記載は省略するが、トレンチＴＲの側面が、底部に向けて幅が狭くなるテーパー面となるように、エッチング条件を制御しながらエッチングする。トレンチＴＲの寸法の一例としては、底部幅Ｗ１が０．８～１．０μｍ程度、開口幅Ｗ２が１．２～１．５μｍ程度、深さＤが４～６μｍ程度である。これは一例であり、ＩＧＢＴ１００の定格によりこれらの幅０．３～３．０μｍの範囲で変化し、深さは１．０～１０μｍの範囲で変化するが、テーパー角度は水平面に対して８０度程度、より望ましくは、７０～８９度とする。
次に、図９に示す工程において、例えば、熱酸化によりトレンチＴＲの内面およびエミッタ層４上に１００ｎｍ程度の厚さのゲート絶縁膜１３を形成する。なお、熱酸化に限らず、ＣＶＤ（chemical vapor deposition）法等によるシリコン酸化膜の堆積によってゲート絶縁膜１３を形成しても良い。
次に、図１０に示す工程において、例えばＣＶＤ法によりリンを添加したドープドポリシリコンまたは金属で構成される導電膜１１０をエミッタ層４上に堆積させて導電膜１１０でトレンチＴＲを埋め込む。
次に、図１１に示す工程において、エミッタ層４上の導電膜１１０をエッチングにより除去すると共に、トレンチＴＲ内の導電膜１１０を上端がキャリアストア層６内に位置する高さまで除去し、ゲート電極１１を形成する。
次に、図１２に示す工程において、ゲート電極１１より上側のゲート絶縁膜１３をエッチングにより除去する。このエッチングはドライエッチングでもウエットエッチングでも良く、従来的なエッチング技術を用いことができる。この際、ゲート電極１１の上端に隣接するゲート絶縁膜１３は、意図的なオーバエッチングにより除去され、ゲート絶縁膜１３の端面がゲート電極１１の上端よりも後退する。
次に、図１３に示す工程において、例えば、熱酸化によりトレンチＴＲの内面およびエミッタ層４上に１１０ｎｍ程度の厚さのゲート絶縁膜１３１を形成する。このゲート絶縁膜１３１は、前述のオーバエッチングにより、ゲート絶縁膜１３の端面がゲート電極１１の上端よりも後退した部分に入り込み、底面の端部が下側に窪み、中央が凸部となった形状となる。なお、ゲート絶縁膜１３１の厚さもＩＧＢＴ１００の定格により１０～５００ｎｍの範囲で変化する。
次に、図１４に示す工程において、例えばＣＶＤ法によりリンを添加したドープドポリシリコンまたは金属で構成される導電膜１２０をエミッタ層４上に堆積させて導電膜１２０でトレンチＴＲを埋め込む。
次に、図１５に示す工程において、エミッタ層４上の導電膜１２０を除去し、ゲート電極１２を形成する。このようにして形成されたゲート電極１２は、ゲート絶縁膜１３１の底面の形状に合わせて、底面に上側に突出した凸部を有する形状となる。
このゲート電極１２の底面の凸部は、ゲート絶縁膜１３をゲート絶縁膜１３１よりも薄く形成しておくことで、窪みが深くならず、また、鋭角な角部が形成されることがない。なお、図２および図３においては、便宜的にゲート電極１２の底面の凸部は図示を省略している。
次に、比較例として、ゲート絶縁膜１３をゲート絶縁膜１３１よりも厚く形成したゲートトレンチ３の製造工程を図１６～図２３を用いて説明する。なお、図８～図１５を用いて説明した工程と重複する説明は省略する。
図１６に示す工程において、エミッタ層４の最表面からエミッタ層４、ベース層５およびキャリアストア層６を厚み方向に貫通してドリフト層７内に達するトレンチＴＲをエッチングにより形成する。この工程は図８を用いて説明した工程と同じである。
次に、図１７に示す工程において、例えば、熱酸化によりトレンチＴＲの内面およびエミッタ層４上に２００ｎｍ程度の厚さのゲート絶縁膜１３を形成する。
次に、図１８に示す工程において、例えばＣＶＤ法によりリンを添加したドープドポリシリコンまたは金属で構成される導電膜１１０をエミッタ層４上に堆積させて導電膜１１０でトレンチＴＲを埋め込む。
次に、図１９に示す工程において、エミッタ層４上の導電膜１１０をエッチングにより除去すると共に、トレンチＴＲ内の導電膜１１０を上端がキャリアストア層６内に位置する高さまで除去し、ゲート電極１１を形成する。
次に、図２０に示す工程において、ゲート電極１１より上側のゲート絶縁膜１３をエッチングにより除去する。この際、ゲート電極１１の上端に隣接するゲート絶縁膜１３は、意図的なオーバエッチングにより除去され、ゲート絶縁膜１３の端面がゲート電極１１の上端よりも後退する。この場合、ゲート絶縁膜１３が厚いため、オーバエッチングによる除去量が図１２の場合よりも多くなる。
次に、図２１に示す工程において、例えば、熱酸化によりトレンチＴＲの内面およびエミッタ層４上に１１０ｎｍ程度の厚さのゲート絶縁膜１３１を形成する。このゲート絶縁膜１３１は、前述のオーバエッチングにより、ゲート絶縁膜１３の端面がゲート電極１１の上端よりも後退した部分に入り込み、底面の端部が下側に窪み、中央が凸部となった形状となるが、底面の端部の窪みが大きくなる。
次に、図２２に示す工程において、例えばＣＶＤ法によりリンを添加したドープドポリシリコンまたは金属で構成される導電膜１２０をエミッタ層４上に堆積させて導電膜１２０でトレンチＴＲを埋め込む。
次に、図２３に示す工程において、エミッタ層４上の導電膜１２０を除去し、ゲート電極１２を形成する。このようにして形成されたゲート電極１２は、ゲート絶縁膜１３１の底面の形状に合わせて、底面に上側に突出した凸部を有する形状となるが、底面の凸部は、窪みが深く広くなり、また、鋭角な角部が形成されることとなる。この結果、ゲート電極１１とゲート電極１２との対向する面積も大きくなり、かつゲート絶縁膜１３１の底面の厚さの制御も困難となることからリーク電流が大きくなる。
換言すれば、図８～図１５を用いて説明したように、ゲート絶縁膜１３の厚さを薄くすることで、オーバエッチングに起因したゲート電極１２の底面の凸部は窪みが深くならず、また、鋭角な角部が形成されず、ゲート電極１１とゲート電極１２との対向する面積が大きくならず、かつゲート絶縁膜１３１の底面の厚さの制御も容易となり、リーク電流を低減できると言える。
ここで、ゲート電極１１とゲート電極１２との間のリーク電流経路について、図２４および図２５を用いて説明する。図２４にはリーク電流経路Ｌ１としてゲート電極１１とゲート電極１２との間のゲート絶縁膜１３１を通過する経路を示しており、この部分の厚さが厚ければリークが抑制される。従って、ゲート絶縁膜１３１の厚さは、ゲート絶縁膜１３よりも厚くすることが望ましい。
図２５にはリーク電流経路Ｌ２としてゲート絶縁膜１３１の底面の端部の窪みの角部を通過する経路を示しており、この部分が鋭角にならなければリークが抑制される。この窪みを小さくするには、ゲート絶縁膜１３の厚さを薄くすれば良く、ゲート絶縁膜１３は可能な限り薄くすることが望ましい。
なお、ゲート絶縁膜１３１の厚さをゲート電極１１の上端の凸部を埋め込んでしまうほど厚くすれば、ゲート絶縁膜１３１の底面の端部に窪みが発生することがなく、リーク電流経路Ｌ２を介してのリークも、リーク電流経路Ｌ１を介してのリークも抑制できる。
以上説明したように、本実施の形態１のＩＧＢＴ１００においては、ゲート電極１１のゲート絶縁膜１３の厚みを、ゲート電極１２のゲート絶縁膜１３１よりも薄くすることで、ゲート電極１１とゲート電極１２との間のリーク電流を抑制できる。
なお、ゲート絶縁膜１３とゲート絶縁膜１３１とで厚みを変えるには、それぞれ異なる形成条件（酸化条件または堆積条件）を設定して厚みを変えても良い。例えば、酸化時間または堆積時間を変えれば、厚さを変えることができる。
同じ酸化条件または堆積条件に設定し、トレンチ内の酸化レートまたは堆積レートの差を利用して厚みを変えても良い。すなわち、トレンチの開口部側と底部側とでは、酸化ガスまたは堆積ガスの流入量が異なり、トレンチの底部側では酸化レートまたは堆積レートが開口部側よりも小さいので、同じ処理時間でも、ゲート絶縁膜１３の膜厚を薄くすることができる。
また、ＩＧＢＴ１００においては、ゲートトレンチ３を２段構造とし、ゲート電極１２の底面がキャリアストア層６内に位置し、ゲート電極１１の上面がゲート絶縁膜１３１を介してゲート電極１２の底面に対向させているので、帰還容量が低減されスイッチング損失を低減することができる。
＜実施の形態２＞
図２６は、本発明に係る実施の形態２のＩＧＢＴ２００の断面構成を示す断面図であり、図２に示したＩＧＢＴ１００の断面図に対応する断面図である。なお、図２６においては、図２を用いて説明したＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図２６に示すようにＩＧＢＴ２００においては、複数のゲートトレンチ３に加えて複数のゲートトレンチ１４（第２のゲートトレンチ）を有しており、ゲートトレンチ３とゲートトレンチ３との間に２本のゲートトレンチ１４が配置された構成となっている。なお、ゲートトレンチ３およびゲートトレンチ１４の配置はこれに限定されるものではない。
ゲートトレンチ１４は、ベース層５の最表面からベース層５およびキャリアストア層６を厚み方向に貫通してドリフト層７内に達するように設けられており、ゲートトレンチ１４の側面外方にはエミッタ層４は設けられておらず、エミッタ層４はゲートトレンチ３のみに接するように選択的に設けられている。
ゲートトレンチ３は、ゲート電極１１とゲート電極１２とを有した２段構造となっているが、ゲートトレンチ１４は、ゲート電極１５（第３のゲート電極）を有する構造であり、ゲート電極１５はエミッタ電位に接続される。
ゲートトレンチ１４の外形形状はゲートトレンチ３と同じであり、ゲートトレンチ１４の側面は底部に向けて幅が狭くなるテーパー面となっている。ゲートトレンチの底部幅を狭めるようにテーパーを付けることでゲート電極１５の埋め込み性を改善することができる。なお、ゲート電極１５の埋め込み性に問題がなければテーパーを付けることは必須ではない。
ゲートトレンチ１４の内面はゲート絶縁膜１６（第３のゲート絶縁膜）によって覆われており、ゲート絶縁膜１６に接するようにゲート電極１５が設けられている。
また、ゲートトレンチ３上およびゲートトレンチ１４上を覆うように層間絶縁膜２が設けられ、層間絶縁膜２で覆われていないゲートトレンチ１４間および、ゲートトレンチ３とゲートトレンチ１４との間はコンタクト開口部ＣＨとなっており、層間絶縁膜２およびコンタクト開口部ＣＨを覆うようにエミッタ電極１が設けられている。
ゲートトレンチ１４にはエミッタ層４が接しておらず、ゲート電極１５はエミッタ電位に接続されているので、ゲートトレンチ１４はゲートトレンチとしては機能せず、ダミーのゲートトレンチと言うことができる。
ゲート電極１５がゲート電極として機能せず、ベース層５、キャリアストア層６およびドリフト層７との間で容量成分を形成しないので、半導体チップ全体の帰還容量を低減することができる。
なお、ゲート電極１５は、リンを添加されたドープドポリシリコンまたは金属で形成されている。ドープドポリシリコンまたは金属で形成することによりゲート電極の抵抗を小さくし、半導体チップ面内の電位のバラツキを小さくすることができる。
ゲートトレンチ１４を設けた場合でも、ベース層５に形成されるチャネルの総チャネル幅がＩＧＢＴ１００と変わらないようにゲートトレンチ３の延在方向に沿ったエミッタ層４の配設間隔を設定すれば、ＩＧＢＴ２００においても、ＩＧＢＴ１００と同等の面積で同じ電流定格に設定することができる。
＜実施の形態３＞
図２７は、本発明に係る実施の形態３のＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）３００の断面構成を示す断面図である。なお、図２７においては、図２を用いて説明したＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図２７に示すようにＲＣ－ＩＧＢＴ３００においてはＩＧＢＴの形成領域であるＩＧＢＴ領域（第１の半導体素子領域）と、逆導通ダイオードの形成領域であるダイオード領域（第２の半導体素子領域）とを有し、ＩＧＢＴ領域の構成は、図２に示したＩＧＢＴ１００と同一である。一方、ダイオード領域においては、ｐ型のコレクタ層９に替えてｎ型のカソード層１８（第６の半導体層）が設けられている。また、ダイオード領域においてはエミッタ層４が設けられておらず、ベース層５の最表面からベース層５およびキャリアストア層６を厚み方向に貫通してドリフト層７内に達する複数のゲートトレンチ１７（第３のゲートトレンチ）が設けられている。
ゲートトレンチ３は、ゲート電極１１とゲート電極１２とを有した２段構造となっているが、ゲートトレンチ１７は、ゲート電極２０（第４のゲート電極）を有する構造であり、ゲート電極２０はエミッタ電極１に直接接続されている。
エミッタ電極１は、ダイオード領域のゲートトレンチ１７のゲート電極２０の上面を含むベース層５の上面を覆うようにも設けられており、ダイオード領域では、逆導通ダイオードのアノード電極として機能する。
ゲートトレンチ１７の外形形状はゲートトレンチ３と同じであり、ゲートトレンチ１７の側面は底部に向けて幅が狭くなるテーパー面となっている。ゲートトレンチの底部幅を狭めるようにテーパーを付けることでゲート電極２０の埋め込み性を改善することができる。なお、ゲート電極２０の埋め込み性に問題がなければテーパーを付けることは必須ではない。
ゲートトレンチ１７の内面はゲート絶縁膜１９（第４のゲート絶縁膜）によって覆われており、ゲート絶縁膜１９に接するようにゲート電極２０が設けられている。
ゲート電極２０はエミッタ電極１、すなわちアノード電極に接しており、ゲート電極としては機能せず、ゲートトレンチ１７はダミーのゲートトレンチと言うことができる。
なお、ゲート電極２０は、リンを添加されたドープドポリシリコンまたは金属で形成されている。ドープドポリシリコンまたは金属で形成することによりゲート電極の抵抗を小さくし、半導体チップ面内の電位のバラツキを小さくすることができる。
ここで、コレクタ層９は、ＩＧＢＴ領域のエミッタ層４の端面の位置よりダイオード領域側に幅Ｗｏｐで張り出した張り出し部を有している。張り出し部を設けることで、ＩＧＢＴ領域の端部のエミッタ層４とダイオード領域の端部のカソード層１８との間に流れる電子を抑制し、ＩＧＢＴのオン電圧の上昇を抑制することができる。
ここで、コレクタ層９に張り出し部を設けることによる効果を図２８を用いて説明する。図２８は、コレクタ層９が張り出し部を有さない場合の断面図であり、コレクタ層９の端面の位置は、エミッタ層４の端面の位置と同じ位置にある。このような構成においては、ダイオード動作時にカソード層１８からの電子が経路ＲＤを通ってＩＧＢＴ領域のエミッタ層４に抜けてしまい、アノード電極からホールが供給されなくなる。また、ＩＧＢＴ動作時には、エミッタ層４からの電子が経路ＲＩＧを通ってカソード層１８に抜けてしまい、コレクタ層９からホールが供給されなくなる。このため、ＩＧＢＴのオン電圧が上昇する可能性があるが、図２７のようにコレクタ層９に張り出し部を設けることで、ダイオード領域のカソード層１８の端面の位置がＩＧＢＴ領域から遠ざかり、ＩＧＢＴ領域の端部のエミッタ層４とダイオード領域の端部のカソード層１８との間に流れる電子を抑制し、ＩＧＢＴのオン電圧の上昇を抑制することができる。
ここで、コレクタ層９の張り出し幅Ｗｏｐは、０または任意の正負の値を採ることができる。すなわち、上述したＩＧＢＴのオン電圧の上昇が無視できるのであれば張り出し幅Ｗｏｐは０とすれば良いし、ＩＧＢＴのオン電圧の上昇をさらに抑制するのであれば、張り出し幅Ｗｏｐを正の方向（増やす方向）に大きくすれば良い。ダイオードのオン電圧を低減する場合には張り出し幅Ｗｏｐを負の方向（減らす方向）とすれば良い。
以上説明したように、本実施の形態３のＲＣ－ＩＧＢＴ３００においては、ＩＧＢＴ領域において図２に示したＩＧＢＴ１００と同一の構成を設けることで、ゲート電極１１とゲート電極１２との間のリーク電流を抑制でき、また、帰還容量が低減されスイッチング損失を低減することができる。
また、ダイオード領域においては、コレクタ層９に張り出し部を設けることで、ＩＧＢＴ領域の端部のエミッタ層４とダイオード領域の端部のカソード層１８との間に流れる電子を抑制し、ＩＧＢＴのオン電圧の低下を抑制することができる。
＜実施の形態４＞
図２９は、本発明に係る実施の形態４のＲＣ－ＩＧＢＴ４００の断面構成を示す断面図である。なお、図２９においては、図２７を用いて説明したＲＣ－ＩＧＢＴ３００と同一の構成については同一の符号を付し、重複する説明は省略する。
図２９に示すようにＲＣ－ＩＧＢＴ４００においては、ＩＧＢＴ領域において複数のゲートトレンチ３に加えて複数のゲートトレンチ１４（第２のゲートトレンチ）を有しており、ゲートトレンチ３とゲートトレンチ３との間にゲートトレンチ１４が配置された構成となっている。なお、ゲートトレンチ３およびゲートトレンチ１４の配置の比率はこれに限定されるものではない。
ゲートトレンチ１４は、ベース層５の最表面からベース層５およびキャリアストア層６を厚み方向に貫通してドリフト層７内に達するように設けられており、ゲートトレンチ１４の側面外方にはエミッタ層４は設けられておらず、エミッタ層４はゲートトレンチ３のみに接するように設けられている。
ゲートトレンチ３は、ゲート電極１１とゲート電極１２とを有した２段構造となっているが、ゲートトレンチ１４は、ゲート電極１５（第３のゲート電極）を有する構造であり、ゲート電極１５はエミッタ電位に接続される。
ゲートトレンチ１４の外形形状はゲートトレンチ３と同じであり、ゲートトレンチ１４の側面は底部に向けて幅が狭くなるテーパー面となっている。ゲートトレンチの底部幅を狭めるようにテーパーを付けることでゲート電極１５の埋め込み性を改善することができる。なお、ゲート電極１５の埋め込み性に問題がなければテーパーを付けることは必須ではない。
ゲートトレンチ１４の内面はゲート絶縁膜１６（第３のゲート絶縁膜）によって覆われており、ゲート絶縁膜１６に接するようにゲート電極１５が設けられている。
また、ゲートトレンチ３上およびゲートトレンチ１４上を覆うように層間絶縁膜２が設けられ、層間絶縁膜２で覆われていないゲートトレンチ１４間および、ゲートトレンチ３とゲートトレンチ１４との間はコンタクト開口部ＣＨとなっており、層間絶縁膜２およびコンタクト開口部ＣＨを覆うようにエミッタ電極１が設けられている。
ゲートトレンチ１４にはエミッタ層４が接しておらず、ゲート電極１５はエミッタ電位に接続されているので、ゲートトレンチ１４はゲートトレンチとしては機能せず、ダミーのゲートトレンチと言うことができる。
ゲート電極１５がゲート電極として機能せず、ベース層５、キャリアストア層６およびドリフト層７との間で容量成分を形成しないので、半導体チップ全体の帰還容量を低減することができる。
なお、ゲート電極１５は、リン（Ｐ）を添加されたドープドポリシリコンまたは金属で形成されている。ドープドポリシリコンまたは金属で形成することによりゲート電極の抵抗を小さくし、半導体チップ面内の電位のバラツキを小さくすることができる。
＜実施の形態５＞
図３０は、本発明に係る実施の形態５のＩＧＢＴ５００の断面構成を示す断面図であり、図２に示したＩＧＢＴ１００の断面図に対応する断面図である。なお、図３０においては、図２６を用いて説明したＩＧＢＴ２００と同一の構成については同一の符号を付し、重複する説明は省略する。
図３０に示すようにＩＧＢＴ５００においては、２本のゲートトレンチ１４に挟まれたベース層５上にも層間絶縁膜２が設けられており、ゲートトレンチ１４に挟まれたベース層５の電位がフローティング電位となっている。
また、ベース層５上が層間絶縁膜２で覆われており、コンタクト開口部ＣＨとなっていないので、ホールがエミッタ電極１に抜けにくくなり、ＩＥ（Injection Enhancement Effect）によりドリフト層７中のキャリア濃度が高くなり、オン電圧を低減することができる。
＜実施の形態６＞
図３１は、本発明に係る実施の形態６のＩＧＢＴ６００全体の上面構成を模式的に示す平面図である。なお、図３１においては、図１を用いて説明したＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図３１に示すＩＧＢＴ６００は、図２６に示したＩＧＢＴ２００と同様の断面構成を有し、ゲートトレンチ３とゲートトレンチ３との間に２本のゲートトレンチ１４が配置された構成となっている。
ゲートトレンチ３は、活性領域２３を囲むゲート配線領域２４に接続され、ゲート配線領域２４は活性領域２３内のゲートパッド２１に接続される。また、複数のゲートトレンチ３は、一方端がゲート配線領域２４に接続されるが、他方端は配線引き出し領域２２にまで延在している。ゲートトレンチ１４の一方端はゲート配線領域２４には接続されず、他方端は配線引き出し領域２２にまで延在している。
図３２は、図３１の平面図における配線引き出し領域２２を含む領域Ｂの部分拡大図であり、図３３は、図３２におけるＸ１－Ｘ１線での矢示方向断面図である。
図３２は、配線引き出し領域２２およびその周囲の活性領域２３の一部を示しており、配線引き出し領域２２においてゲートトレンチ３および１４の端部にはコンタクトホール２６が設けられている。コンタクトホール２６は、図示されないエミッタ電極１に接続されている。
図３３に示すように、ゲートトレンチ１４においては、ゲート電極１５が層間絶縁膜２と接するように設けられており、層間絶縁膜２を厚さ方向に貫通して設けられたコンタクトホール２６がゲート電極１５に接続されている。コンタクトホール２６はエミッタ電極１に接続されるので、ゲート電極１５はエミッタ電位に接続され、電位的に安定することとなる。なお、ゲートトレンチ３の長手方向の断面構成は図７に示した実施の形態１のＩＧＢＴ１００と同じであり、コンタクトホール２６が設けられた端部において、ゲート電極１１はエミッタ電位に接続され、電位的に安定することとなる。なお、ゲート電極１２は、ゲートトレンチ３のコンタクトホール２６が設けられた反対側の端部においてゲート配線領域２４に電気的に接続される。
このような平面構成を採ることで、ゲート電極１１およびゲート電極１５の電位をエミッタ電位に固定することができ、電位的に安定させることができる。また、ＩＧＢＴ６００の中央部において配線引き出し領域２２を設けることで、配線引き出し領域２２を分散して設ける必要がない。
＜実施の形態７＞
図３４は、本発明に係る実施の形態７のＲＣ－ＩＧＢＴ７００全体の上面構成を模式的に示す平面図である。図３４に示すＲＣ－ＩＧＢＴ７００は、四角形状の外形を有し、その大部分は、ＩＧＢＴの最小単位構造（ＩＧＢＴセル）が複数配置されたＩＧＢＴ活性領域２７（第１の活性領域）と、ダイオードの最小単位構造（ダイオードセル）が複数配置されたダイオード活性領域２８（第２の活性領域）が設けられ、ＩＧＢＴ活性領域２７およびダイオード活性領域２８の外側は終端領域２５で囲まれている。ＩＧＢＴ活性領域２７にはゲートトレンチ３およびゲートトレンチ１４が互いに間隔を開けて並列に設けられている。ダイオード活性領域２８には、複数のゲートトレンチ１７が互いに間隔を開けて並列に設けられている。なお、図３４に示すＲＣ－ＩＧＢＴ７００は、図２９に示したＲＣ－ＩＧＢＴ４００と同様の断面構成を有している。
ゲートトレンチ３は、ＩＧＢＴ活性領域２７およびダイオード活性領域２８を囲むゲート配線領域２４に接続され、ゲート配線領域２４はＩＧＢＴ活性領域２７内のゲートパッド２１に接続される。また、ゲートトレンチ３は、一方端がゲート配線領域２４に接続されるが、他方端はＲＣ－ＩＧＢＴ７００の中央部においてゲートトレンチ３、１４および１７の配列方向に延在するように設けられた長方形状の配線引き出し領域２２にまで延在している。ゲートトレンチ１４の一方端はゲート配線領域２４には接続されず、他方端は配線引き出し領域２２にまで延在している。ゲートトレンチ１７の一方端はゲート配線領域２４には接続されず、他方端は配線引き出し領域２２にまで延在している。
図３５は、図３４の平面図における配線引き出し領域２２を含む領域Ｃの部分拡大図であり、図３６は、図３２におけるＸ２－Ｘ２線での矢示方向断面図である。
図３５は、配線引き出し領域２２およびその周囲のＩＧＢＴ活性領域２７およびダイオード活性領域２８の一部を示しており、配線引き出し領域２２においてゲートトレンチ３および１４の端部にはコンタクトホール２６が設けられている。コンタクトホール２６は、図示されないエミッタ電極１に接続されている。
図３６に示すように、ゲートトレンチ１７においては、ゲート電極２０がエミッタ電極１と直接に接するように設けられている。
なお、ゲートトレンチ３の長手方向の断面構成は図７に示した実施の形態１のＩＧＢＴ１００と同じであり、コンタクトホール２６が設けられた端部において、ゲート電極１１はエミッタ電位に接続され、電位的に安定することとなる。なお、ゲート電極１２は、ゲートトレンチ３のコンタクトホール２６が設けられた反対側の端部においてゲート配線領域２４に電気的に接続される。
また、ゲートトレンチ１４の長手方向の断面構成は図３３に示した実施の形態６のＩＧＢＴ６００と同じであり、コンタクトホール２６が設けられた端部において、ゲート電極１１はエミッタ電位に接続され、電位的に安定することとなる。
このような平面構成を採ることで、ゲート電極１１、ゲート電極１５およびゲート電極２０の電位をエミッタ電位に固定することができ、電位的に安定させることができる。また、ＩＧＢＴ７００の中央部において配線引き出し領域２２を設けることで、配線引き出し領域２２を分散して設ける必要がない。
＜実施の形態８＞
図３７は、本発明に係る実施の形態８のＩＧＢＴ８００全体の上面構成を模式的に示す平面図である。なお、図３７においては、図１を用いて説明したＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図３７に示すＩＧＢＴ８００は、図２に示したＩＧＢＴ１００と同様の断面構成を有し、活性領域２３には複数のゲートトレンチ３が互いに間隔を開けて並列に配置された構成となっている。
ゲートトレンチ３の配列方向に平行な方向の活性領域２３の２つの端縁部には、ゲートトレンチ３の配列方向に延在するように長方形状の配線引き出し領域２２がそれぞれ設けられている。
複数のゲートトレンチ３の大部分は、両端がそれぞれ配線引き出し領域２２にまで延在しているが、一方端だけが配線引き出し領域２２にまで延在し、他方端がゲート配線領域２４に接続されるゲートトレンチ３、および、一方端だけが配線引き出し領域２２にまで延在し、他方端がゲートパッド２１に接続されるゲートトレンチ３も存在する。
図３８は、図３７の平面図における配線引き出し領域２２を含む領域Ｄの部分拡大図であり、図３９は、図３８におけるＹ１－Ｙ１線での矢示方向断面図である。
図３８は、配線引き出し領域２２およびその近傍の活性領域２３の一部を示しており、配線引き出し領域２２においてゲートトレンチ３にはコンタクトホール２６が設けられている。コンタクトホール２６は、図示されないエミッタ電極１に接続されている。
また、配線引き出し領域２２には、コンタクトホール２６を個々に囲むように梯子状の配線引き出し構造２９が設けられており、ゲートトレンチ３のゲート電極１２は、配線引き出し構造２９に接続されている。また、ゲート配線領域２４におけるゲートトレンチ３の端部には、それぞれ配線引き出し構造２９１が設けられており、配線引き出し構造２９１はコンタクトホール３０を介して、図示されないゲート配線３１に接続されている。
図３９に示すように、ゲートトレンチ３においては、コンタクトホール２６が設けられた部分において、ゲート電極１１が層間絶縁膜２と接するように上方向に延在して設けられており、層間絶縁膜２を厚さ方向に貫通して設けられたコンタクトホール２６が接続されている。コンタクトホール２６はエミッタ電極１に接続されるので、ゲート電極１１はエミッタ電位に接続され、電位的に安定することとなる。なお、ゲート電極１２は、ゲート絶縁膜１３１によってゲート電極１１とは電気的に分離されている。
また、ゲートトレンチ３においてはコンタクトホール２６を囲むように配線引き出し構造２９が設けられているが、配線引き出し構造２９はゲート電極１２と同じ材質で構成され、ゲート電極１２より上側に突出するように形成されており、コンタクトホール２６が形成された部分で分断されたゲート電極１２を電気的に接続している。配線引き出し構造２９は層間絶縁膜２で覆われている。
また、ゲート電極１１および１２は、ゲート配線領域２４にまで延在し、ゲート電極１２の端部は、ゲート配線領域２４において配線引き出し構造２９１と接続している。配線引き出し構造２９１は、ゲート電極１２と同じ材質で構成され、ゲート電極１２より上側に突出するように形成されており、層間絶縁膜２で覆われている。配線引き出し構造２９１の端部では、層間絶縁膜２を厚さ方向に貫通して設けられたコンタクトホール３０が設けられ、コンタクトホール３０は、層間絶縁膜２上のゲート配線３１に接続されている。なお、ゲート配線３１は、エミッタ電極１と同層にあるが、エミッタ電極１とは電気的に分離されている。
このような平面構成を採ることで、ゲート電極１１の電位をエミッタ電位に固定することができ、電位的に安定させることができる。また、ゲート電極１２は配線引き出し構造２９を介して互いに接続されるので、ゲートトレンチ３間の電位バランスを安定化させることができる。また、活性領域２３の２つの端縁部にそれぞれ配線引き出し領域２２を設けることで、ゲートトレンチ３の両端でゲート電極１１および１２の電位を固定することができ、ゲートトレンチ３が長い場合に有効である。
＜実施の形態９＞
図４０は、本発明に係る実施の形態９のＩＧＢＴ９００全体の上面構成を模式的に示す平面図である。なお、図４０においては、図１を用いて説明したＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図４０に示すＩＧＢＴ９００は、図２６に示したＩＧＢＴ２００と同様の断面構成を有し、ゲートトレンチ３とゲートトレンチ３との間に２本のゲートトレンチ１４が配置された構成となっている。
ゲートトレンチ３および１４の配列方向に平行な活性領域２３の２つの端縁部には、ゲートトレンチ３および１４の配列方向に延在するように長方形状の配線引き出し領域２２がそれぞれ設けられている。
複数のゲートトレンチ３および１４の大部分は、両端がそれぞれ配線引き出し領域２２にまで延在しているが、一方端だけが配線引き出し領域２２にまで延在し、他方端はゲート配線領域２４に接続されないゲートトレンチ１４、および、一方端だけが配線引き出し領域２２にまで延在し、他方端がゲートパッド２１に接続されるゲートトレンチ３も存在する。
図４１は、図４０の平面図における配線引き出し領域２２を含む領域Ｅの部分拡大図である。図４１は、配線引き出し領域２２およびその近傍の活性領域２３の一部を示しており、配線引き出し領域２２においてゲートトレンチ３および１４にはコンタクトホール２６が設けられている。コンタクトホール２６は、図示されないエミッタ電極１に接続されている。
また、配線引き出し領域２２においては、ゲートトレンチ３のコンタクトホール２６を囲むように配線引き出し構造２９が設けられており、ゲートトレンチ３のゲート電極１２は、配線引き出し構造２９に接続されている。また、ゲート配線領域２４におけるゲートトレンチ３の端部には、配線引き出し構造２９１が設けられており、配線引き出し構造２９１はコンタクトホール３０を介して、図示されないゲート配線３１に接続されている。
なお、ゲートトレンチ３の長手方向の断面構成は図３９に示した実施の形態８のＩＧＢＴ８００と同じである。また、ゲートトレンチ１４の長手方向の断面構成は図３３に示した実施の形態６のＩＧＢＴ６００と同じである。
このような平面構成を採ることで、ゲート電極１１および１５の電位をエミッタ電位に固定することができ、電位的に安定させることができる。また、ゲート電極１２は配線引き出し構造２９を介して互いに接続されるので、ゲートトレンチ３間の電位バランスを安定化させることができる。また、配線引き出し構造２９を設けることで、コンタクトホール２６が形成された部分で分断されたゲート電極１２を電気的に接続することができる。また、活性領域２３の２つの端縁部にそれぞれ配線引き出し領域２２を設けることで、ゲートトレンチ３の両端でゲート電極１１および１２の電位を固定することができ、ゲートトレンチ３が長い場合に有効である。
＜実施の形態１０＞
図４２は、本発明に係る実施の形態１０のＲＣ－ＩＧＢＴ１０００全体の上面構成を模式的に示す平面図である。なお、図４２においては、図３４を用いて説明したＲＣ－ＩＧＢＴ７００と同一の構成については同一の符号を付し、重複する説明は省略する。
なお、図４２に示すＲＣ－ＩＧＢＴ１０００は、図２９に示したＲＣ－ＩＧＢＴ４００と同様の断面構成を有している。
ゲートトレンチ３、１４および１７の配列方向に平行なＩＧＢＴ活性領域２７およびダイオード活性領域２８の２つの端縁部には、ゲートトレンチ３、１４および１７の配列方向に延在するように長方形状の配線引き出し領域２２がそれぞれ設けられている。
ゲートトレンチ３は、ＩＧＢＴ活性領域２７およびダイオード活性領域２８を囲むゲート配線領域２４に一方端が接続され、他方端が配線引き出し領域２２にまで延在するものと、両端がそれぞれ配線引き出し領域２２にまで延在するものがある。
また、ゲートトレンチ１４は、一方端だけが配線引き出し領域２２にまで延在し、他方端はゲート配線領域２４に接続されないものと、両端がそれぞれ配線引き出し領域２２にまで延在するものがある。また、ゲートトレンチ１７は、何れも両端がそれぞれ配線引き出し領域２２にまで延在している。
図４３は、図４２の平面図における配線引き出し領域２２を含む領域Ｆの部分拡大図である。図４３は、配線引き出し領域２２およびその近傍のＩＧＢＴ活性領域２７およびダイオード活性領域２８の一部を示しており、配線引き出し領域２２においてゲートトレンチ３および１４にはコンタクトホール２６が設けられている。コンタクトホール２６は、図示されないエミッタ電極１に接続されている。
また、配線引き出し領域２２からゲート配線領域２４上にかけては、ゲートトレンチ３のコンタクトホール２６を囲むように配線引き出し構造２９が設けられており、ゲートトレンチ３のゲート電極１２は、配線引き出し構造２９に接続されている。また、ゲート配線領域２４におけるゲートトレンチ３の端部には、配線引き出し構造２９１が設けられており、配線引き出し構造２９１はコンタクトホール３０を介して、図示されないゲート配線３１に接続されている。
なお、ゲートトレンチ３の長手方向の断面構成は図３９に示した実施の形態８のＩＧＢＴ８００と同じである。また、ゲートトレンチ１４の長手方向の断面構成は図３３に示した実施の形態６のＩＧＢＴ６００と同じであり、ゲートトレンチ１７の長手方向の断面構成は図３６に示した実施の形態７のＲＣ－ＩＧＢＴ７００と同じである。
このような平面構成を採ることで、ゲート電極１１および１５の電位をエミッタ電位に固定することができ、電位的に安定させることができる。また、ゲート電極１２は配線引き出し構造２９を介して互いに接続されるので、ゲートトレンチ３間の電位バランスを安定化させることができる。また、配線引き出し構造２９を設けることで、コンタクトホール２６が形成された部分で分断されたゲート電極１２を電気的に接続することができる。また、ＩＧＢＴ活性領域２７およびダイオード活性領域２８の２つの端縁部にそれぞれ配線引き出し領域２２を設けることで、ゲートトレンチ３の両端でゲート電極１１および１２の電位を固定することができ、ゲートトレンチ３が長い場合に有効である。
＜他の適用例＞
以上説明した実施の形態は、ＩＧＢＴおよびＲＣ－ＩＧＢＴに適用した場合を説明したが、これらに限定されず、絶縁ゲート型トランジスタであればＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）にも適用可能であり、耐圧クラスおよびＦＺ(Floating Zone)法で形成されたＦＺ基板、ＭＣＺ（Magnetic Field Applied）法で形成されたＭＣＺ基板およびエピタキシャル法で形成されたエピタキシャル基板等の基板の種類に限定されることなく適用可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ エミッタ電極、２ 層間絶縁膜、３，１４，１７ トレンチゲート、４ エミッタ層、５ ベース層、６ キャリアストア層、７ ドリフト層、８ バッファ層、９ コレクタ層、１０ コレクタ電極、１１，１２，１５，２０ ゲート電極、１３，１６，１９ ゲート絶縁膜、１８ カソード層、２２ 配線引き出し領域、２６ コンタクトホール、２９ 配線引き出し構造、ＢＳ 半導体基板。

Claims (19)

  1. 第１導電型の第１の半導体層、
    前記第１の半導体層上の第１導電型の第２の半導体層、
    前記第２の半導体層上の第２導電型の第３の半導体層、
    および前記第３の半導体層の上層部に設けられた第１導電型の第４の半導体層を少なくとも有する半導体基板と、
    前記半導体基板の前記第４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する第１のゲートトレンチと、
    少なくとも前記第１のゲートトレンチを覆う層間絶縁膜と、
    前記第４の半導体層に接する第１の主電極と、
    前記第１の主電極とは前記半導体基板の厚み方向反対側に設けられた第２の主電極と、を備え、
    前記第１のゲートトレンチは、
    前記第２の主電極側となる下部側に設けられた第１のゲート電極と、
    前記第１の主電極側となる上部側に設けられた第２のゲート電極とを有して２段構造をなし、
    前記第１のゲート電極は、前記第１の主電極に電気的に接続され、
    前記第１のゲートトレンチの前記下部側の内面は第１のゲート絶縁膜によって覆われ、
    前記第１のゲート電極の上面および前記第１のゲートトレンチの前記上部側の側面は第２のゲート絶縁膜によって覆われ、
    前記第１のゲート絶縁膜の厚みが、前記第２のゲート絶縁膜の厚みより薄く、
    前記第２のゲート電極は、
    底面が前記半導体基板の厚み方向において前記第２の半導体層内に位置し、
    前記第１のゲート電極は、
    前記上面が前記第２のゲート絶縁膜を介して前記第２のゲート電極の前記底面に対向し、底部が前記第１のゲート絶縁膜を介して前記第１の半導体層と対向し、
    前記上面の中央に前記第２のゲート電極側に突出した凸部を有する、半導体装置。
  2. 前記第１のゲートトレンチは、
    底部幅が開口幅よりも狭く、側面が底部に向けて幅が狭くなるテーパー面を有する、請求項１記載の半導体装置。
  3. 前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第２のゲートトレンチをさらに備え、
    前記第２のゲートトレンチは、
    内面を覆う第３のゲート絶縁膜と、
    前記第３のゲート絶縁膜に接する第３のゲート電極と、を有し、
    前記第３のゲート電極は、前記第１の主電極に電気的に接続され、
    前記第４の半導体層は、
    前記第２のゲートトレンチには接しないように選択的に設けられる、請求項１または請求項２記載の半導体装置。
  4. 前記半導体基板は、
    前記第２の主電極と接する第２導電型の第５の半導体層および第１導電型の第６の半導体層を有し、
    前記第５の半導体層が形成された領域は第１の半導体素子領域を構成し、
    前記第６の半導体層が形成された領域は第２の半導体素子領域を構成し、
    前記第１のゲートトレンチは、前記第１の半導体素子領域に設けられ、
    前記第１の半導体素子領域は、
    前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第２のゲートトレンチをさらに備え、
    前記第２のゲートトレンチは、
    内面を覆う第３のゲート絶縁膜と、
    前記第３のゲート絶縁膜に接する第３のゲート電極と、を有し、
    前記第２の半導体素子領域は、
    前記第４の半導体層を有さず、前記第１の主電極は前記第３の半導体層に接し、
    前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第３のゲートトレンチを備え、
    前記第３のゲートトレンチは、
    内面を覆う第４のゲート絶縁膜と、
    前記第４のゲート絶縁膜に接する第４のゲート電極と、を有し、
    前記第４のゲート電極の上面は前記第１の主電極に接する、請求項１または請求項２記載の半導体装置。
  5. 前記第５の半導体層は、
    前記第４の半導体層の端面の位置より前記第２の半導体素子領域側に張り出した張り出し部を有する、請求項４記載の半導体装置。
  6. 前記第１の半導体素子領域は、
    前記半導体基板の前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第２のゲートトレンチをさらに備え、
    前記第２のゲートトレンチは、
    内面を覆う第３のゲート絶縁膜と、
    前記第３のゲート絶縁膜に接する第３のゲート電極と、を有し、
    前記第４の半導体層は、
    前記第２のゲートトレンチには接しないように選択的に設けられる、請求項４記載の半導体装置。
  7. 前記第２のゲートトレンチは、
    複数が隣り合って配置され、
    隣り合った前記第２のゲートトレンチ間は前記層間絶縁膜で覆われ、隣り合った前記第２のゲートトレンチ間の前記第３の半導体層の電位をフローティング電位に保つ、請求項３または請求項６記載の半導体装置。
  8. 前記第１のゲートトレンチは、
    主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の一方端において、前記活性領域の外周に沿って設けられたゲート配線領域に接続され、
    前記第１のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第１のゲートトレンチの前記他方端は、前記活性領域の中央部に設けられた配線引き出し領域まで延在する、請求項１または請求項２記載の半導体装置。
  9. 前記第１のゲートトレンチは、
    主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲートトレンチは、
    前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
    前記第２のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の一方端において、前記活性領域の外周に沿って設けられたゲート配線領域に接続され、
    前記第１のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第３のゲート電極は、
    前記第２のゲートトレンチの前記長手方向の一方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第１のゲートトレンチの前記他方端および前記第２のゲートトレンチの前記一方端は、前記活性領域の中央部に設けられた配線引き出し領域まで延在する、請求項３記載の半導体装置。
  10. 前記第１のゲートトレンチは、
    前記第１の半導体素子領域の第１の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲートトレンチは、
    前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
    前記第３のゲートトレンチは、
    前記第２の半導体素子領域の第２の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の一方端において、前記第１および第２の活性領域の外周に沿って設けられたゲート配線領域に接続され、
    前記第１のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第３のゲート電極は、
    前記第２のゲートトレンチの前記長手方向の一方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第４のゲート電極は、
    前記第３のゲートトレンチの全面において、前記第１の主電極に接続され、
    前記第１のゲートトレンチの前記他方端、前記第２のゲートトレンチの前記一方端および前記第３のゲートトレンチの一方端は、前記第１および第２の活性領域の中央部に設けられた配線引き出し領域まで延在する、請求項４記載の半導体装置。
  11. 前記第１のゲートトレンチは、
    主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の一方端および他方端において、複数の前記第１のゲートトレンチの上部に渡るように設けられた配線引き出し構造を介して互いに接続され、
    前記第１のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の前記一方端および前記他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第１のゲートトレンチの前記一方端および前記他方端は、前記一方端側および前記他方端側に設けられたゲート配線領域に隣接して、前記第１のゲートトレンチの配列方向に延在するようにそれぞれ設けられた配線引き出し領域まで延在し、
    前記配線引き出し構造は前記配線引き出し領域に設けられる、請求項１または請求項２記載の半導体装置。
  12. 前記第１のゲートトレンチは、
    主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲートトレンチは、
    前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
    前記第２のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の一方端および他方端において、複数の前記第１のゲートトレンチの上部に渡るように設けられた配線引き出し構造を介して互いに接続され、
    前記第１のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の前記一方端および前記他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第３のゲート電極は、
    前記第２のゲートトレンチの前記長手方向の一方端および他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第１および第２のゲートトレンチの前記一方端および前記他方端は、
    前記一方端側および前記他方端側に設けられたゲート配線領域に隣接して、前記第１および第２のゲートトレンチの配列方向に延在するようにそれぞれ設けられた配線引き出し領域まで延在し、
    前記配線引き出し構造は、
    前記配線引き出し領域に設けられる、請求項３記載の半導体装置。
  13. 前記第１のゲートトレンチは、
    前記第１の半導体素子領域の第１の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲートトレンチは、
    前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
    前記第３のゲートトレンチは、
    前記第２の半導体素子領域の第２の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
    前記第２のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の一方端および他方端において、複数の前記第１のゲートトレンチの上部に渡るように設けられた配線引き出し構造を介して互いに接続され、
    前記第１のゲート電極は、
    前記第１のゲートトレンチの前記長手方向の前記一方端および前記他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第３のゲート電極は、
    前記第２のゲートトレンチの前記長手方向の一方端および他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
    前記第４のゲート電極は、
    前記第３のゲートトレンチの全面において、前記第１の主電極に接続され、
    前記第１および第２のゲートトレンチの前記一方端および前記他方端は、
    前記一方端側および前記他方端側に設けられたゲート配線領域に隣接して、前記第１および第２のゲートトレンチの配列方向に延在するようにそれぞれ設けられた配線引き出し領域まで延在し、
    前記配線引き出し構造は、
    前記配線引き出し領域に設けられる、請求項４記載の半導体装置。
  14. 前記第２のゲートトレンチは、
    底部幅が開口幅よりも狭く、側面が底部に向けて幅が狭くなるテーパー面を有する、請求項３または請求項６記載の半導体装置。
  15. 前記第３のゲートトレンチは、
    底部幅が開口幅よりも狭く、側面が底部に向けて幅が狭くなるテーパー面を有する、請求項４記載の半導体装置。
  16. 前記第１および第２のゲート電極は、
    リンを添加されたドープドポリシリコンまたは金属で構成される、請求項１または請求項２記載の半導体装置。
  17. 前記第３のゲート電極は、
    リンを添加されたドープドポリシリコンまたは金属で構成される、請求項３または請求項６記載の半導体装置。
  18. 前記第４のゲート電極は、
    リンを添加されたドープドポリシリコンまたは金属で構成される、請求項４記載の半導体装置。
  19. ゲートトレンチを有した半導体装置の製造方法であって、
    （ａ）半導体基板を厚み方向にエッチングしてトレンチを形成する工程と、
    （ｂ）前記トレンチの内面に第１のゲート絶縁膜を形成する工程と、
    （ｃ）前記第１のゲート絶縁膜が形成された前記トレンチの内部に、リンを添加されたドープドポリシリコンまたは金属を堆積して第１のゲート電極を形成する工程と、
    （ｄ）前記第１のゲート電極をエッチングして、前記トレンチの下部に前記第１のゲート電極を残す工程と、
    前記工程（ｄ）の後、
    （ｅ）前記第１のゲート絶縁膜をエッチングして、前記第１のゲート電極より上方の前記第１のゲート絶縁膜を除去する工程と、
    前記工程（ｄ）の後、
    （ｆ）前記トレンチの下部に前記第１のゲート電極が残った状態で前記トレンチの内面および前記第１のゲート電極の上面に第２のゲート絶縁膜を形成する工程と、
    （ｇ）前記第２のゲート絶縁膜が形成された前記トレンチの内部に、リンを添加されたドープドポリシリコンまたは金属を堆積させて第２のゲート電極を形成する工程と、を備え、
    前記工程（ｂ）は、
    前記第１のゲート絶縁膜の厚みが、前記第２のゲート絶縁膜の厚みより薄くなる形成条件で前記第１のゲート絶縁膜を形成する、半導体装置の製造方法。
JP2019200072A 2019-11-01 2019-11-01 半導体装置およびその製造方法 Active JP7325301B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019200072A JP7325301B2 (ja) 2019-11-01 2019-11-01 半導体装置およびその製造方法
US16/943,527 US11374119B2 (en) 2019-11-01 2020-07-30 Semiconductor device and method of manufacturing the same
DE102020126641.3A DE102020126641A1 (de) 2019-11-01 2020-10-12 Halbleitervorrichtung und Verfahren zu deren Herstellung
CN202011163257.0A CN112786691A (zh) 2019-11-01 2020-10-27 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019200072A JP7325301B2 (ja) 2019-11-01 2019-11-01 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2021072418A JP2021072418A (ja) 2021-05-06
JP2021072418A5 JP2021072418A5 (ja) 2021-12-09
JP7325301B2 true JP7325301B2 (ja) 2023-08-14

Family

ID=75485500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019200072A Active JP7325301B2 (ja) 2019-11-01 2019-11-01 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US11374119B2 (ja)
JP (1) JP7325301B2 (ja)
CN (1) CN112786691A (ja)
DE (1) DE102020126641A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438080B2 (ja) * 2020-10-30 2024-02-26 三菱電機株式会社 半導体装置
CN115377213B (zh) * 2022-10-25 2023-02-28 烟台台芯电子科技有限公司 一种沟槽型半导体装置及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093506A (ja) 2004-09-27 2006-04-06 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2010135677A (ja) 2008-12-08 2010-06-17 Denso Corp 半導体装置
JP2013058575A (ja) 2011-09-07 2013-03-28 Toshiba Corp 半導体装置及びその製造方法
JP2013201400A (ja) 2012-03-26 2013-10-03 Toshiba Corp 半導体装置及びその製造方法
JP2015142073A (ja) 2014-01-30 2015-08-03 サンケン電気株式会社 半導体装置
US20160064546A1 (en) 2014-08-29 2016-03-03 Freescale Semiconductor, Inc. Edge termination for trench gate fet
JP2016167539A (ja) 2015-03-10 2016-09-15 株式会社東芝 半導体装置
WO2017099096A1 (ja) 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
JP2017147431A (ja) 2016-02-12 2017-08-24 富士電機株式会社 半導体装置
JP2017162909A (ja) 2016-03-08 2017-09-14 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029215B2 (en) * 2012-05-14 2015-05-12 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device having a shield electrode structure
JP6144510B2 (ja) * 2013-03-11 2017-06-07 三菱電機株式会社 半導体装置の製造方法
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
JP6478316B2 (ja) * 2014-11-10 2019-03-06 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093506A (ja) 2004-09-27 2006-04-06 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2010135677A (ja) 2008-12-08 2010-06-17 Denso Corp 半導体装置
JP2013058575A (ja) 2011-09-07 2013-03-28 Toshiba Corp 半導体装置及びその製造方法
JP2013201400A (ja) 2012-03-26 2013-10-03 Toshiba Corp 半導体装置及びその製造方法
JP2015142073A (ja) 2014-01-30 2015-08-03 サンケン電気株式会社 半導体装置
US20160064546A1 (en) 2014-08-29 2016-03-03 Freescale Semiconductor, Inc. Edge termination for trench gate fet
JP2016167539A (ja) 2015-03-10 2016-09-15 株式会社東芝 半導体装置
WO2017099096A1 (ja) 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
JP2017147431A (ja) 2016-02-12 2017-08-24 富士電機株式会社 半導体装置
JP2017162909A (ja) 2016-03-08 2017-09-14 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2021072418A (ja) 2021-05-06
DE102020126641A1 (de) 2021-05-06
US11374119B2 (en) 2022-06-28
US20210134990A1 (en) 2021-05-06
CN112786691A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
JP5636808B2 (ja) 半導体装置
US6362505B1 (en) MOS field-effect transistor with auxiliary electrode
JP5482886B2 (ja) 半導体装置
JP5070941B2 (ja) 半導体装置
US11056484B2 (en) Semiconductor device with multiple trench structures
JP5687582B2 (ja) 半導体素子およびその製造方法
JP6304221B2 (ja) Ｉｇｂｔ
JP2001168329A (ja) トレンチ型ｍｏｓ半導体装置
CN112201690A (zh) Mosfet晶体管
JP7325301B2 (ja) 半導体装置およびその製造方法
JP2013161918A (ja) 半導体装置
JP2021145026A (ja) 半導体装置
JP2022143238A (ja) 半導体装置
JP7158317B2 (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2016096307A (ja) 半導体装置
US11908954B2 (en) Semiconductor device with insulated gate bipolar transistor region and diode region provided on semiconductor substrate and adjacent to each other
US11101373B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP7201005B2 (ja) 半導体装置
JP6458994B2 (ja) 半導体装置
US20140138736A1 (en) Insulated gate bipolar transistor
KR20240011517A (ko) 전력 반도체 소자, 이를 포함하는 전력 반도체 칩 및 이의 제조 방법
JPH0846192A (ja) 半導体装置
JP2024053754A (ja) 半導体装置及びその製造方法
TWI443760B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 7325301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150