KR20180097979A - 광 차단층을 가지는 발광 다이오드 - Google Patents

광 차단층을 가지는 발광 다이오드 Download PDF

Info

Publication number
KR20180097979A
KR20180097979A KR1020170024857A KR20170024857A KR20180097979A KR 20180097979 A KR20180097979 A KR 20180097979A KR 1020170024857 A KR1020170024857 A KR 1020170024857A KR 20170024857 A KR20170024857 A KR 20170024857A KR 20180097979 A KR20180097979 A KR 20180097979A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
substrate
semiconductor layer
mesa
Prior art date
Application number
KR1020170024857A
Other languages
English (en)
Inventor
장종민
김창연
임재희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020170024857A priority Critical patent/KR20180097979A/ko
Priority to US15/816,201 priority patent/US10340425B2/en
Priority to EP17203430.8A priority patent/EP3327800B1/en
Priority to CN201911352708.2A priority patent/CN111081841A/zh
Priority to CN201911354046.2A priority patent/CN111106216B/zh
Priority to CN201911341696.3A priority patent/CN111129255B/zh
Priority to CN201711191300.2A priority patent/CN108110117B/zh
Publication of KR20180097979A publication Critical patent/KR20180097979A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

광 차단층을 갖는 발광 다이오드가 제공된다. 일 실시예에 따른 발광 다이오드는, 기판; 기판 하부에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 반도체 적층; 및 기판 상면에 발광면을 정의하도록 기판의 측면 및 상면을 덮는 광 차단층을 포함한다. 광 차단층을 이용하여 발광 다이오드의 발광면의 크기를 쉽게 조절할 수 있다.

Description

광 차단층을 가지는 발광 다이오드{LIGHT EMITTING DIODE HAVING LIGHT BLOCKING LAYER}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 광 차단층을 가지는 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 카메라 플래쉬, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다. 또한, 발광 다이오드는 방출되는 광의 직진성이 우수하기 때문에 최근 자동차용 헤드 램프에 널리 적용되고 있다.
한편, 스폿 조명과 같이 좁은 지향 특성을 갖는 조명 장치는 지향각이 좁은 발광 소자가 요구된다. 특히, 지향각을 좁히기 위해 발광 다이오드 크기를 감소시킬 필요가 있다. 그러나 일반적으로 동일한 전류 밀도 조건하에서 칩 크기 감소는 광 출력의 감소로 이어진다. 이 때문에, 작은 발광 다이오드 칩을 이용하여 높은 광 출력을 구현하기 위해서는 전류 밀도를 증가시켜야 하는데, 높은 전류 밀도에서는 잘 알려진 드룹(droop) 현상에 의해 발광 효율이 감소한다.
본 발명이 해결하고자 하는 과제는, 발광 효율의 감소 없이 고출력 성능을 가지며 작은 발광면을 가지는 발광 다이오드를 제공하는 것이다..
본 발명이 해결하고자 하는 또 다른 과제는, 발광 다이오드의 고출력 성능을 유지하면서 발광면의 크기를 쉽게 조절할 수 있는 기술을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 하부에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 반도체 적층; 및 상기 기판 상면에 발광면을 정의하도록 상기 기판의 측면 및 상면을 덮는 광 차단층을 포함한다.
본 발명의 실시예들에 따르면, 광 차단층을 이용하여 발광면을 정의함으로써 스폿 조명에 적합한 발광 다이오드를 제공할 수 있다. 더욱이, 발광 다이오드의 크기를 감소시킬 필요가 없으므로 전류 밀도를 증가시키지 않고 작은 발광면을 제공할 수 있어 발광 효율의 감소 없이 고출력을 구현할 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 저면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 3은 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 또 다른 실시예들에 따른 발광 다이오드들을 설명하기 위한 개략적인 평면도들이다.
도 7a, 도 7b, 도 8a, 도 8B, 도 9a, 도 9b, 도 10a, 도 10b, 도 11a, 도 11b, 도 12a, 도 12b, 도 13a, 도 13b, 도 14a, 도 14b, 도 15a, 도 15b, 도 15c 및 도 15d는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 도면들이다.
도 16a, 도 16b, 도 16c 및 도 16d는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 17은 본 발명의 일 실시예에 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 18은 본 발명의 일 실시예에 따른 광원 모듈을 설명하기 위한 개략적인 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 하부에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 반도체 적층; 및 상기 기판 상면에 발광면을 정의하도록 상기 기판의 측면 및 상면을 덮는 광 차단층을 포함한다.
광 차단층을 이용하여 발광면을 정의함으로써 발광 다이오드의 크기를 감소시키지 않고도 작은 스폿 빔을 구현할 수 있는 발광 다이오드를 제공할 수 있다. 이에 따라, 발광 다이오드의 전류 밀도를 증가시키지 않고도 고출력을 구현할 수 있어 발광 효율의 감소를 방지할 수 있다. 또한, 광 차단층을 이용하여 발광면을 제어하기 때문에, 발광 다이오드의 전체 크기를 조절하지 않고도 발광면의 크기를 쉽게 조절할 수 있다.
한편, 상기 발광면은 상기 기판 상면에서 정의되므로, 상기 기판 상면보다 좁은 면적을 가진다. 상기 발광면은 다양한 형상을 가질 수 있으며, 예를 들어 원형, 타원형 또는 다각형 형상을 가질 수 있다.
나아가, 상기 발광면은 상기 광 차단층에 의해 복수의 영역으로 구획될 수 있다. 상기 복수의 영역은 서로 동일한 형상을 가질 수 있으나 이에 한정되는 것은 아니다. 나아가, 상기 복수의 영역 중 하나의 영역은 다른 영역을 둘러쌀 수 있다.
몇몇 실시예들에 있어서, 상기 광 차단층은 금속 반사층을 포함할 수 있다. 다른 실시예들에 있어서, 상기 광 차단층은 분포 브래그 반사기를 포함할 수 있다. 광 차단층이 반사층을 포함하기 때문에 광 차단층으로는 향하는 광을 외부로 방출할 수 있어 발광 다이오드의 광 출력을 더욱 증가시킬 수 있다. 금속 반사층은 상기 분포 브래그 반사기에 비해 더 간편하게 형성될 수 있다.
한편, 상기 기판 상면에 위치하는 상기 광 차단층의 두께가 상기 기판의 측면에 위치하는 광 차단층의 두께보다 더 클 수 있다. 이에 따라, 발광면 주위에서 광 누설을 줄여 발광면을 선명하게 정의할 수 있다.
상기 발광 다이오드는, 상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층; 및 상기 오믹 반사층 하부에 배치되며, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 전기적으로 접속된 제1 범프 패드 및 제2 범프 패드를 더 포함할 수 있다. 이에 따라, 플립칩 형태의 발광 다이오드가 제공될 수 있다.
나아가, 상기 발광 다이오드는 상기 제1 도전형 반도체층 상에 배치된 메사를 포함할 수 있다. 상기 메사는 상기 활성층 및 상기 제2 도전형 반도체층을 포함하며, 상기 측면들로부터 이격된다. 또한, 상기 광 차단층은 상기 메사로부터 횡방향으로 이격되어 배치될 수 있다.
또한, 상기 발광 다이오드는, 상기 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층; 상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층; 상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함하고, 상기 제1 및 제2 범프 패드는 상기 상부 절연층 상에 배치되어 상기 상부 절연층의 제1 개구부 및 제2 개구부를 통해 상기 제1 패드 금속층 및 상기 제2 패드 금속층에 각각 접속할 수 있다.
이에 따라, 칩 스케일 패키지 형태의 발광 다이오드가 제공될 수 있다.
한편, 상기 메사는 제2 도전형 반도체층 및 활성층을 관통하여 제1 도전형 반도체층을 노출시키는 관통홀을 포함할 수 있으며, 상기 제1 패드 금속층은 상기 관통홀을 통해 노출된 제1 도전형 반도체층에 전기적으로 접속될 수 있다.
나아가, 상기 메사는 측면들에 상기 제1 도전형 반도체층을 노출시키는 오목부들을 더 포함할 수 있으며, 상기 제1 패드 금속층은 상기 오목부들을 통해 노출된 제1 도전형 반도체층에 전기적으로 접속될 수 있다.
또한, 상기 메사는 모서리들이 절단된 형상을 가질 수 있으며, 상기 제1 패드 금속층은 상기 메사의 모서리들 근처에서 상기 제1 도전형 반도체층에 전기적으로 접속될 수 있다.
한편, 상기 기판은 사파이어 기판 또는 질화갈륨계 기판일 수 있다.
또한, 상기 기판의 상면은 상기 활성층에서 생성된 광을 방출하기 위한 러프니스를 가질 수 있다. 일 실시예에서, 상기 러프니스는 상기 발광면 내에 한정되어 위치할 수 있다.
한편, 상기 기판의 측면은 상기 제1 도전형 반도체층의 상면에 대해 수직한 측면 및 상기 수직한 측면에 대해 경사진 측면을 포함할 수 있다.
이하 도면을 참조하여 구체적으로 설명한다.
도 1 및 도 2는 각각 본 발명의 일 실시예에 따른 발광 다이오드(100)를 설명하기 위한 개략적인 저면도 및 평면도이고, 도 3은 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 발광 다이오드(100)는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 상부 절연층(37), 제1 범프 패드(39a), 제2 범프 패드(39b) 및 광 차단층(41)을 포함한다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 반도체 적층(30)을 형성한다. 나아가, 상기 발광 다이오드는 오믹 산화물층(29)을 더 포함할 수 있다.
상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로, 예컨대 사파이어 기판 또는 질화갈륨계 기판일 수 있다. 사파이어 기판은 상대적으로 저비용으로 질화갈륨계 반도체층을 성장시킬 수 있다. 한편, 질화갈륨계 기판은 제1 도전형 반도체층(23)과 동일하거나 유사한 굴절률을 가지므로, 활성층(25)에서 방출된 광이 큰 굴절률 변화를 겪지 않고 기판으로 입사될 수 있어 광 효율이 향상될 수 있다. 기판(21)의 상면은 러프니스(R)를 가질 수 있으며, 광은 러프니스(R) 통해 외부로 방출된다. 이에 따라, 발광 다이오드의 광 추출 효율이 향상될 수 있다.
활성층(23)에서 기판(21) 상면까지의 거리는 특별히 한정되는 것은 아니지만, 예컨대 50um 이상 500um 이하, 나아가, 300um 이하일 수 있다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다. 다만, 기판(21)은 요구되는 발광면(21a)의 크기보다 더 크다.
본 실시예에서, 기판(21)이 성장 기판인 것에 대해 설명하지만, 이에 한정되는 것은 아니며, 별도의 성장 기판 상에 성장된 상대적으로 두꺼운 질화갈륨계 반도체층일 수도 있다. 또는 제1 도전형 반도체층(23)의 연속된 층이 기판을 대신할 수도 있다. 별도의 성장 기판은 제거될 수 있다.
기판(21)은 기판(21)의 하면에 대해 수직한 측면 및 수직한 측면에 대해 경사진 측면을 가진다. 수직한 측면과 경사진 측면이 이루는 각은 대략 10도 이상일 수 있다. 수직한 측면의 경사각은 스크라이빙에 의해 정해질 수 있는데, 레이저를 이용한 스크라이빙 공정을 적용할 경우, 블레이드를 이용한 스크라이빙 공정을 적용한 경우에 비해 경사가 더 급격하다. 수직한 측면과 경사진 측면 사이의 경계가 점선으로 표시되어 있다. 수직한 측면과 경사진 측면은 기판(21)의 네 측면 모두에 형성될 수 있다.
제1 도전형 반도체층(23)은 기판(21) 상에 배치될 수 있다. 특히, 제1 도전형 반도체층(23)은 기판(21)의 경사진 측면에 인접하여 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층일 수 있으며, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 여기서, 제1 도전형 반도체층(23)이 기판(21)과 구별되는 것으로 설명하지만, 이들 사이의 경계는 명확하게 구별되지 않을 수 있다. 특히, 기판(21)이 제1 도전형 반도체층(23)과 동일 재질인 경우, 기판(21)과 제1 도전형 반도체층(23)의 경계는 명확하게 구별하기 어렵다. 한편, 도시한 바와 같이, 상기 경사진 측면의 일부는 제1 도전형 반도체층(23)을 포함할 수 있다.
제1 도전형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출될 수 있다.
메사(M)는 제2 도전형 반도체층(27)과 활성층(25)을 포함한다. 또한, 메사(M)는 제1 도전형 반도체층(23)의 일부 두께를 포함할 수 있다. 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
메사(M)는 제1 도전형 반도체층(23)으로부터 멀어질수록 면적이 좁아지도록 경사진 측면을 가진다. 메사(M)의 경사는 기판(21)의 측면 경사에 비해 더 완만할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 기판(21)의 경사진 측면이 메사(M)의 측면에 비해 더 완만할 수도 있다.
한편, 메사(M)는 제2 도전형 반도체층(27) 및 활성층(25)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 관통홀(30a)을 포함할 수 있다. 관통홀(30a)은 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인다. 메사(M)는 대체로 직사각형 형상을 가지며, 모서리가 절단된 형상을 가질 수 있다. 메사(M)는 또한, 제1 도전형 반도체층(23)을 노출시키는 함몰부(30b)를 포함할 수 있다. 함몰부(30b)는 부분적으로 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인다. 함몰부들(30b)이 메사(M)의 네 측면 모두에 배치될 수 있으나, 이에 한정되는 것은 아니며, 1 내지 3 측면에 한정되어 배치될 수도 있다. 관통홀(30a) 및 함몰부(30b)의 측벽은 메사(M)의 측면과 유사하게 경사질 수 있다. 또한, 이들 측벽의 경사는 기판(21)의 측면 경사에 비해 더 완만할 수 있다.
한편, 오믹 반사층(31)은 메사(M) 상부에 배치되어 제2 도전형 반도체층(27)에 콘택한다. 오믹 반사층(31)은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(31)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다. 오믹 반사층(31)은 또한 장벽층을 포함할 수 있으며, 예컨대, Ni, Ti, 및 Au를 포함할 수 있다. 예를 들어, 오믹 반사층은 Ni/Ag/Ni/Ti/Ni/Ti/Au/Ti의 적층 구조를 가질 수 있다.
한편, 오믹 산화물층(29)이 상기 오믹 반사층(31) 주변의 메사(M)를 덮을 수 있다. 오믹 산화물층(29)은 예컨대 인디움주석산화물(Iindium Tin Oxide, ITO) 또는 ZnO와 같은 투명 산화물층으로 형성될 수 있다. 오믹 산화물층(29)의 측면은 대체로 메사(M)의 측면과 나란할 수 있다. 오믹 반사층(31)의 주위에 오믹 산화물층(29)을 배치함으로써 오믹 콘택 영역을 넓일 수 있으며, 따라서 발광 다이오드의 순방향 전압을 낮출 수 있다.
하부 절연층(33)은 메사(M), 오믹 산화물층(29) 및 오믹 반사층(31)을 덮는다. 하부 절연층(33)은 또한 메사(M) 둘레를 따라 메사(M) 측면을 덮을 수 있으며, 메사(M) 둘레에 노출된 제1 도전형 반도체층(23)의 일부를 덮을 수 있다. 하부 절연층(33)은 관통홀(30a) 내에서 관통홀(30a)의 측벽을 덮으며, 오목부(30b)의 측벽을 덮는다.
한편, 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 제1 개구부(33a) 및 오믹 반사층(31)을 노출시키는 제2 개구부(33b)를 가진다. 제1 개구부(33a)는 관통홀(30a) 및 오목부(30b)에 배치될 수 있다. 또한, 하부 절연층(33)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 노출시킬 수 있다.
하부 절연층(33)의 제2 개구부(33b)는 오믹 반사층(31)을 노출시킨다. 복수의 제2 개구부들(33b)이 형성될 수 있으며, 이들 제2 개구부들(33b)은 메사(M)의 일측 가장자리 근처에 배치될 수 있다.
하부 절연층(33)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 하부 절연층(33)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막 및 타이타늄산화막과 같이 굴절률이 서로 다른 유전층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
한편, 제1 패드 금속층(35a)은 상기 하부 절연층(33) 상에 배치되며, 하부 절연층(33)에 의해 메사(M) 및 오믹 반사층(31)으로부터 절연된다. 제1 패드 금속층(35a)은 하부 절연층(33)의 제1 개구부들(33a)을 통해 제1 도전형 반도체층(23)에 접촉한다. 제1 패드 금속층(35a)은 메사(M) 둘레에서 제1 도전형 반도체층(23)에 접촉하는 외부 접촉부 및 관통홀(30a) 내에서 제1 도전형 반도체층(23)에 접촉하는 내부 접촉부를 포함할 수 있다. 외부 접촉부는 메사(M) 둘레에 형성된 오목부(30a) 근처에 형성될 수 있으며, 또한, 메사(M)의 네 모서리 근처에 형성될 수 있다. 내부 접촉부 및 외부 접촉부 중 적어도 하나의 접촉부가 사용될 수 있으며, 이들을 모두 사용함으로써 발광 다이오드의 전류 분산 성능이 향상될 수 있다.
한편, 제2 패드 금속층(35b)은 하부 절연층(33) 상에서 메사(M) 상부 영역에 배치되며, 하부 절연층(33)의 제2 개구부들(33b)을 통해 오믹 반사층(31)에 전기적으로 접속된다. 제2 패드 금속층(35b)은 제1 패드 금속층(35a)으로 둘러싸일 수 있으며, 이들 사이에 경계 영역(35ab)이 형성될 수 있다. 경계 영역(35ab)에 하부 절연층(33)이 노출되며, 이 경계 영역(35ab)은 후술하는 상부 절연층(37)으로 덮인다.
제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 Al층과 같은 오믹 반사층을 포함할 수 있으며, 오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)을 덮는다. 또한, 상부 절연층(37)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있다. 다만, 상부 절연층(37)은 기판(21)의 가장자리를 따라 제1 도전형 반도체층(23)을 노출시킬 수 있다.
한편, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 메사(M) 상부 영역에 배치될 수 있으며, 서로 대향하도록 배치될 수 있다. 특히, 제2 개구부(37b)는 제2 패드 금속층(35b) 상부 영역 내에 한정되어 배치될 수 있다.
본 실시예에 있어서, 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부들(33b)의 상부 영역을 모두 노출시키는 것으로 도시 및 설명하지만, 상부 절연층의 제2 개구부(37b)와 하부 절연층(33)의 제2 개구부들(33b)은 서로 수평 방향으로 이격될 수도 있다. 즉, 제2 개구부들(33b)이 제2 개구부(37b)의 외부에 배치될 수 있으며, 복수의 제2 개구부들(37b)이 제2 개구부들(33b)로부터 수평방향으로 이격되어 배치될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막 및 타이타늄산화막과 같이 굴절률이 서로 다른 유전층들을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접촉한다. 도 1 및 도 2에 도시한 바와 같이, 제1 범프 패드(39a) 및 제2 범프 패드(39b)는 각각 제1 개구부(37a) 및 제2 개구부(37b) 내에 한정되어 위치할 수 있으나, 이에 한정되는 것은 아니며, 제1 개구부들(37a) 및 제2 개구부들(37b)을 모두 덮어 밀봉할 수도 있다.
제1 범프 패드(39a)는 제1 패드 금속층(35a)을 통해 제1 도전형 반도체층(23)에 전기적으로 접속하며, 제2 범프 패드(39b)는 제2 패드 금속층(35b) 및 오믹 반사층(31)을 통해 제2 도전형 반도체층(27)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 생략될 수도 있으며, 제2 범프 패드(39b)는 직접 오믹 반사층(31)에 접속할 수도 있다.
도 1에 도시한 바와 같이, 제2 범프 패드(39b)는 제2 패드 금속층(35a)의 상부 영역 내에 한정되어 위치할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제2 범프 패드(39b)의 일부가 제1 패드 금속층(35a)과 중첩할 수도 있다. 다만, 상부 절연층(37)이 제1 패드 금속층(35a)과 제2 범프 패드(39b) 사이에 배치되어 이들을 절연시킨다.
한편, 광 차단층(41)이 기판(21)의 측면들 및 상면을 덮는다. 광 차단층(41)의 기판(21)의 측면 전체를 덮어 측면으로 광이 방출되는 것을 차단할 수 있다. 광 차단층(41)은 기판(21)의 수직한 측면 뿐만 아니라 경사진 측면을 덮는다. 광 차단층(41)은 또한 제1 도전형 반도체층(23)의 측면을 덮을 수 있다.
나아가, 광 차단층(41)은 기판(21)의 가장자리를 따라 기판(21)의 상면을 부분적으로 덮으며 기판(21)의 상면 일부를 노출시킨다. 광 차단층(41)을 통해 노출된 기판(21)의 상면 영역이 발광면(21a)이 된다. 앞서 설명한 기판(21)의 러프니스는 발광면(21a) 내에 한정되어 위치할 수 있다.
광 차단층(41)은 도 2에 도시한 바와 같이 사각형 형상으로 발광면(21a)을 정의할 수 있으나, 이에 한정되는 것은 아니며, 다양한 형상으로 발광면(21a)을 정의할 수 있다. 예컨대, 상기 발광면(21a)은 원형 또는 사각형 이외의 다른 다각형 또는 타원형일 수 있다.
한편, 광 차단층(41)은 메사(M)로부터 횡방향으로 이격된다. 나아가, 도 3의 확대된 부분에 도시한 바와 같이, 광 차단층(41)은 제1 패드 금속층(35a)으로부터 횡방향으로 이격된다. 특히, 광 차단층(41)은 메사(M)의 상부면보다 위에 위치할 수 있으며, 따라서, 메사(M) 주위의 제1 도전형 반도체층(23)의 노출면보다 위에 위치한다. 예컨대, 광 차단층(41)의 하부 단부는 제1 도전형 반도체층(23)의 노출면과 나란할 수 있으며, 점선으로 표시한 바와 같이, 제1 도전형 반도체층(23)의 노출면보다 위에 위치할 수 있다. 이에 따라, 메사(M) 주위의 제1 도전형 반도체층(23)의 노출면 일부는 광 차단층(41)과 상부 절연층(37) 사이에서 외부에 노출될 수 있다.
광 차단층(41)은 Ag 또는 Al의 금속 반사층을 포함할 수 있으며, Ni 및/또는 Ti와 같은 장벽층이 금속 반사층 상에 배치될 수 있다. 또한, 산화방지를 위해 Au와 같은 산화 방지막이 장벽층 상에 배치될 수 있다. 나아가, 금속 반사층의 접합 특성을 개선하기 위해 Ni 또는 Ti와 같은 접착층이 금속 반사층과 기판(21) 사이에 배치될 수 있다. 광 차단층(41)은 기판(21) 및 제1 도전형 반도체층(23)에 오믹 접촉할 수도 있으나, 쇼트키 접촉할 수도 있다.
한편, 광 차단층(41)은 금속 반사층 이외에 분포 브래그 반사기를 포함할 수도 있으며, 금속 반사층과 기판(21) 사이에 투명 산화물층을 포함하는 전방향 반사층(Omni directional reflector: ODR)일 수도 있다.
광 차단층(41)이 제1 패드 금속층(35a)으로부터 이격됨으로써, 제1 패드 금속층(35a)과 직접 접속(단락)되는 것을 방지할 수 있으며, 따라서, 광 차단층(41)에 의한 전기적 간섭을 줄일 수 있다.
광 차단층(41)이 금속 반사층을 포함하고, 이 금속 반사층이 상부 절연층(37)을 사이에 두고 제1 패드 금속층(35a)과 중첩할 경우, 상부 절연층(37) 내의 핀홀이나 크랙 등의 결함을 통해 원하지 않게 광 차단층(41)이 제1 패드 금속층(35a)에 전기적으로 직접 접속될 수 있다. 이 경우, 순방향 전압과 같은 발광 다이오드의 전기적 특성이 광 차단층(41)과 제1 패드 금속층(35a)의 접촉 여부에 따라 심하게 변할 수 있으며, 이에 따라, 제조되는 발광 다이오드들 간에 전기적 특성 편차가 심하게 발생할 수 있다. 이에 반해, 본 발명의 실시예에 따르면, 광 차단층(41)을 제1 패드 금속층(35a)으로부터 이격시킴으로써 전기적 특성 편차가 적은 발광 다이오드들을 대량으로 제조할 수 있다.
본 실시예에 따르면, 광 차단층(41)을 이용하여 기판(21) 상면에 발광면(21a)을 정의함으로써 발광 다이오드(100)를 구동하기 위한 구동 전류를 변경함이 없이 방출되는 광의 발광면의 크기를 감소시킬 수 있다. 따라서, 발광 다이오드의 전류 밀도가 증가되지 않으므로 드룹 현상에 의한 발광 효율 감소가 발생되지 않는다. 나아가, 광 차단층(41)으로 반사층을 사용함으로써 광 출력이 감소되는 것을 방지할 수 있다.
또한, 광 차단층(41)을 이용하기 때문에 발광면의 크기를 쉽게 조절할 수 있다. 예를 들어, 스폿 조명에 요구되는 광 출력 및 발광면의 크기가 정해지면, 우선 광 출력에 맞는 발광 다이오드 크기를 결정한다. 이 경우, 발광 효율이 가장 높은 전류 밀도로 구동되도록 발광 다이오드 크기를 선택할 수 있다. 그 후, 요구되는 발광면의 크기는 광 차단층(41)을 이용하여 조절할 수 있다. 이에 따라, 원하는 크기의 발광면을 가지면서도 발광 효율의 감소 없이 고 전류로 구동하여 고 출력을 구현할 수 있는 발광 다이오드를 제공할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드(200)를 설명하기 위한 개략적인 단면도이다.
도 4를 참조하면, 본 실시예에 따른 발광 다이오드(200)는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드(100)와 대체로 유사하나, 상부 절연층(37)이 기판(21)의 경사진 측면을 덮는 것에 차이가 있다.
즉, 상부 절연층(37)은 메사(M) 둘레에 노출된 제1 도전형 반도체층(23)을 모두 덮고, 나아가, 제1 도전형 반도체층(23)의 측면 및 기판(21)의 경사진 측면을 덮는다. 다만, 상부 절연층(37)은 기판(21)의 수직한 측면을 덮지 않는다.
한편, 광 차단층(41)은 기판(21)의 수직한 측면을 덮으며, 경사진 측면 상의 상부 절연층(37)을 덮는다. 이 경우, 광 차단층(41)의 하부 단부는 제1 도전형 반도체층(23)의 노출면과 나란할 수도 있으나, 점선으로 표시한 바와 같이, 그보다 아래에 위치할 수도 있다. 다만, 광 차단층(41)의 하부 단부는 상부 절연층(37)의 수평면과 나란하거나 그 위에 위치한다.
경사진 측면이 스크라이빙 공정에 의해 형성될 경우, 측면이 거칠게 형성될 수 있다. 이 경우, 광 차단층(41)이 경사진 측면에 증착되지 않거나 증착되더라도 벗겨지기 쉽다. 따라서, 절연층(37)으로 경사진 측면을 덮어 광 차단층(41)을 안정하게 형성할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드(300)를 설명하기 위한 개략적인 단면도이다.
도 5를 참조하면, 본 실시예에 따른 발광 다이오드(300)는 도 1 내지 도 3을 참조하여 설명한 발광 다이오드(100)와 대체로 유사하나, 경사진 측면이 수직한 측면보다 기판(21)의 상면 측에 더 가깝게 위치하는 것에 차이가 있다. 경사진 측면은 기판(21)의 상면에 인접하며, 수직한 측면은 제1 도전형 반도체층(23)에 인접할 수 있다. 수직한 측면 및 경사진 측면은 광 차단층(41)으로 덮일 수 있다.
경사진 측면이 기판(21) 상면 측에 배치되기 때문에, 본 실시예에 따른 발광 다이오드(300)는 도 1 내지 도 3의 발광 다이오드(100)에 비해 광 차단층(41)을 더 안정하게 형성할 수 있다.
도 6은 본 발명의 또 다른 실시예들에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도들이다. 평면도들에서 빗금 친 부분이 광 차단층(41)을 나타내고 빗금 없는 부분이 발광면(21a)을 나타낸다.
도 6a를 참조하면, 본 실시예에 따른 발광 다이오드의 발광면(21a)은 도 2를 참조하여 설명한 발광 다이오드의 발광면(21a)과 대체로 유사하나, 발광면(21a)이 기판(21) 상면의 일측 가장자리에서 타측 가장자리까지 연속적인 점에서 차이가 있다. 광 차단층(41)은 기판(21) 상면의 양측 가장자리를 따라 평행하게 배치된다. 한편, 발광면(21a)의 폭은 기판(21) 상면의 양측 가장자리 근처에 배치된 광 차단층(41) 각각의 폭보다 크다.
도 6b를 참조하면, 본 실시예에 따른 발광 다이오드의 발광면(21a)은 도 6a를 참조하여 설명한 발광면(21a)과 대체로 유사하나, 발광면(21a)의 폭이 기판(21) 상면의 광 차단층(41) 각각의 폭보다 작다. 즉, 본 실시예에서, 발광면(21a)은 상대적으로 좁은 선폭을 가지고 기판(21) 상면의 중앙영역을 가로지르며, 따라서 기다란 방출 광원을 제공한다.
도 6c를 참조하면, 본 실시예에서 발광면(21a)은 도 6b를 참조하여 설명한 발광면(21a)과 대체로 유사하나, 발광면(21)이 두 개의 영역으로 분할된 것에 차이가 있다. 분할된 각각의 발광면 영역은 기판(21) 상면에 배치된 광 차단층들(41) 각각의 폭에 비해 좁은 폭을 가질 수 있다. 또한, 기판(21)의 상면 중앙은 광 차단층(41)으로 덮일 수 있으며, 분할된 발광면 영역들은 서로 평행할 수 있다. 도 6c에서, 발광면(21a)이 두 개의 영역으로 분할된 것을 도시하나, 세 개 이상의 영역으로 분할될 수도 있다.
도 6d를 참조하면, 본 실시예에서 발광면(21a)은 원형 형상을 가진다. 그러나 앞서 설명한 바와 같이 타원형일 수도 있으며 모서리가 라운딩된 다각형 형상일 수도 있다.
도 6e를 참조하면, 본 실시예에서 발광면(21a)은 광 차단층(41)에 의해 4개의 영역으로 분할된다. 분할된 각각의 발광면(21a) 영역은 섬 형상으로 광 차단층(410으로 둘러싸인다. 그러나 본 발명이 이에 한정되는 것은 아니며, 광 차단층(41)이 섬 형상으로 발광면(21a) 영역에 의해 분할될 수도 있다.
한편, 각각의 분할된 영역은 원형으로 도시되나, 이에 한정되는 것은 아니며, 타원형 또는 다각형일 수 있으며, 모서리가 라운딩된 다각형 형상일 수도 있다. 또한, 도 6e에서 4개의 영역으로 분할된 발광면(21a) 영역들을 도시하나, 발광면(21a)은 2개나 3개 또는 5개 이상으로 분할될 수도 있다. 또한, 발광면(21a) 영역들은 서로 다른 형상을 가질 수도 있으며, 동일한 형상을 가질 수도 있다. 발광면 영역들(21a)이 서로 동일한 형상을 가질 경우, 동일한 형상의 스폿 빔을 방출할 수 있어 출사광을 제어하기 쉽다.
도 6f를 참조하면, 본 실시예에서, 하나의 발광면(21a) 영역은 다른 하나의 발광면(21a) 영역에 의해 둘러싸인다. 발광면(21a) 영역들 사이에 광 차단층(41)이 개재되어 이들을 분리시킨다.
하나의 발광면(21a) 영역은 기판(21) 상면의 중앙 영역에 배치될 수 있으며, 다른 하나의 발광면(21a) 영역은 중앙 영역에 배치된 영역으로부터 동일한 간격으로 이격될 수 있다. 이에 따라, 발광면(21a) 영역들에서 방출되는 광의 중심축이 발광 다이오드의 중심축과 일치할 수 있으며, 따라서, 발광 다이오드에 적합한 렌즈를 용이하게 설계할 수 있다. 도 6f에서 발광면(21a)이 사각형인 것을 예시하였으나, 원형 또는 타원형일 수도 있으며, 다른 다각형 형상일 수도 있다.
도 7 내지 도 15는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다. 도 7a, 8a, 9a, 10a, 11a, 12a, 13a 및 14a는 평면도들이고, 도 7b, 8b, 9b, 10b, 11b, 12b, 13b 및 14b는 각 평면도의 절취선 A-A를 따라 취해진 단면도들이다.
우선, 도 7a 및 도 7b를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층(30)이 성장되고, 그 위에 오믹 산화물층(29)이 형성된다.
기판(21)은 사파이이 기판 또는 질화갈륨계 기판일 수 있다. 질화갈륨계 기판의 경우, 예컨대, n형 불순물 도핑 농도가 7E17~9E17/cm3일 수 있다. 한편, 제1 도전형 반도체층(23)은 n형 불순물 도핑 농도가 예를 들어 9E18~2E19/cm3일 수 있다.
제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 오믹 산화물층(29)은 예를 들어 ITO 또는 ZnO 등으로 형성될 수 있다. 오믹 산화물층(29)은 전자빔 증발법 또는 스퍼터법으로 형성될 수 있으며, 제2 도전형 반도체층(27)을 덮고 제2 도전형 반도체층(27)에 오믹 콘택할 수 있다.
도 8a 및 도 8b를 참조하면, 오믹 산화물층(29) 및 반도체 적층(30)을 패터닝하여 메사(M)를 형성한다. 메사(M)를 형성함에 따라 메사(M) 주위에 제1 도전형 반도체층(23)이 노출된다. 또한, 메사(M)는 관통홀(30a) 및 오목부(30b)를 가지며, 모서리들이 절단된 형상을 갖도록 형성될 수 있다. 오믹 산화물층(29)은 메사(M) 상부 영역을 거의 대부분 덮으며, 메사(M)와 동일한 평면 형상을 가진다.
본 실시예에 있어서, 오믹 산화물층(29)은 포토레지스트 패턴을 이용한 습식 식각 공정을 이용하여 패터닝될 수 있으며, 반도체 적층(30)은 건식 식각 공정을 이용하여 패터닝될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 오믹 산화물층(29)과 반도체 적층(30)을 모두 건식 식각 공정을 이용하여 패턴닝할 수도 있다. 한편, 오믹 산화물층(29)과 반도체 적층(30)의 패터닝 공정에서 동일한 포토레지스트 패턴이 계속해서 사용될 수 있다.
도 9a 및 도 9b를 참조하면, 오믹 산화물층(29)을 패터닝하여 제2 도전형 반도체층(27)을 노출시키고, 노출된 영역에 오믹 반사층(31)을 형성한다. 오믹 반사층(31)은 Ag 또는 Al과 같은 금속 반사층을 포함하며, Ni과 같은 오믹 금속층을 포함할 수 있다. 오믹 반사층(31)의 재료에 대해서는 도 1 내지 도 3을 참조하여 앞에서 설명하였으므로 중복을 피하기 위해 상세한 설명은 생략한다. 오믹 반사층(31)은 전자빔 증발법 또는 스퍼터링을 이용하여 형성될 수 있다.
도 10a 및 도 10b를 참조하면, 오믹 산화물층(29) 및 오믹 반사층(31)을 덮는 하부 절연층(33)이 형성된다. 하부 절연층(33)은 또한 메사(M)의 측면을 덮고, 관통홀(30a)의 측벽을 덮는다. 한편, 하부 절연층(31)은 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(33a) 및 오믹 반사층(31)을 노출시키는 제2 개구부(33b)를 가진다.
제1 개구부(33a)는 예를 들어, 관통홀(30a) 내에 형성될 수 있으며, 또한 오목부(30b) 근처에 형성될 수 있다. 나아가, 하부 절연층(33)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)의 일부분을 덮을 수 있다. 이에 따라, 메사(M) 주위를 따라 제1 도전형 반도체층(23)이 부분적으로 노출될 수 있다.
제2 개구부(33b)는 메사(M) 상에서 오믹 반사층(31) 상에 위치한다. 복수의 제2 개구부들(33b)이 메사(M)의 일측에 치우쳐 분포될 수 있다. 상기 제2 개구부(33b)를 통해 오믹 반사층(31)이 노출된다. 본 실시예에 있어서, 5개의 제2 개구부들(33b)이 도시되어 있으나, 이에 한정되는 것은 아니며, 하나의 제2 개구부(33b)가 형성될 수도 있고 2개 이상의 제2 개구부들(33b)이 형성될 수도 있다.
도 11a 및 도 11b를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)이 형성된다. 제1 패드 금속층(35a)은 제1 개구부(33a)를 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속되고, 제2 패드 금속층(35b)은 제2 개구부들(33b)에 노출된 오믹 반사층(31)에 전기적으로 접속된다.
제1 패드 금속층(35a)은 관통홀(30a) 및 오목부(30b) 근처의 제1 개구부(30a)들을 통해 제1 도전형 반도체층(23)에 접속할 수 있으며, 나아가, 메사(M)의 모서리들 근처에서 제1 도전형 반도체층(23)에 접속할 수 있다. 제1 패드 금속층(35a)은 관통홀(30a)을 통해 제1 도전형 반도체층(23)에 접촉하는 내부 접촉부와 메사(M) 주위에서 제1 도전형 반도체층(23)에 접촉하는 외부 접촉부들을 가질 수 있다. 제1 패드 금속층(35a)이 내부 접촉부와 외부 접촉부들을 가짐으로써 전류를 메사(M) 전 영역에 걸쳐 고르게 분산시킬 수 있다.
한편, 제2 패드 금속층(35b)은 제1 패드 금속층(35a)으로 둘러싸일 수 있으며, 제1 패드 금속층(35a)과 제2 패드 금속층(35b) 사이에 경계 영역(35ab)이 형성될 수 있다. 제2 패드 금속층(35b)은 제2 개구부들(33b)을 덮으며, 메사(M) 영역 상에 한정되어 위치할 수 있다.
제1 패드 금속층(35a) 및 제2 패드 금속층(35b)은 예를 들어 리프트 오프 공정을 이용하여 동일 재료로 형성될 수 있으며, 따라서, 동일 레벨 상에 배치될 수 있다.
도 12a 및 도 12b를 참조하면, 제1 패드 금속층(35a) 및 제2 패드 금속층(35b) 상에 상부 절연층(37)이 형성된다. 상부 절연층(37)은 제1 패드 금속층(35a) 및 제2 패드 금속층(35b)을 노출시키는 제1 개구부(37a) 및 제2 개구부(37b)를 가진다. 상부 절연층(37)은 메사(M) 주위의 하부 절연층(33)을 덮을 수 있으며, 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 노출시킬 수 있다. 메사(M)의 오목부(30b) 및 모서리들 근처에 형성된 제1 패드 금속층(35a)의 외부 접촉부들 또한 상부 절연층(37)으로 덮인다.
한편, 제2 개구부(37b)는 제2 패드 금속층(35b)의 상부 영역 내에 한정되어 위치할 수 있다. 제1 개구부(37a)는 제1 패드 금속층(35a)의 상부 영역 내에 한정되어 위치하며, 반드시 한정되지는 않지만, 메사(M)의 상부 영역 내에 한정되어 위치할 수도 있다. 제1 개구부(37a)와 제2 개구부(37b)는 서로 이격된다.
본 실시예에 있어서, 제1 개구부(37a)와 제2 개구부(37b)가 각각 하나씩 형성된 것에 대해 설명하지만, 복수개의 제1 개구부들(37a) 및 복수개의 제2 개구부들(37b)이 형성될 수 있다.
또한, 제2 개구부(37b)가 하부 절연층(33)의 제2 개구부들(33b) 상부에 형성되어 서로 중첩하는 것으로 도시하지만, 제2 개구부들(33b)이 제2 개구부(37b)로부터 수평방향으로 이격되어 서로 중첩하지 않을 수도 있다.
도 13a 및 도 13b를 참조하면, 상부 절연층(37)의 제1 및 제2 개구부들(37a, 37b) 내에 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 형성한다. 제1 및 제2 범프 패드(39a, 39b)는 예를 들어 AuSn으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 범프 패드(39a, 39b)는 발광 다이오드를 서브 마운트나 리드 프레임에 실장할 때, 서브 마운트나 리드 프레임에 본딩되는 패드들이다. 제1 및 제2 범프 패드들(39a, 39b)은 리프트 오프 등의 공지 기술을 이용하여 형성될 수 있다.
본 실시예에 있어서, 제1 및 제2 범프 패드들(39a, 39b)이 각각 제1 및 제2 개구부들(37a, 37b) 내에 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니며, 제1 및 제2 개구부들(37a, 37b)을 완전히 덮어 밀봉할 수도 있다.
도 14a 및 도 14b를 참조하면, 제1 및 제2 범프 패드들(39a, 39b)이 형성된 후, 기판(21)의 하면을 연마하여 기판(21)의 두께를 감소시키고, 연마된 하면에 러프니스(R)를 형성한다. 기판(21)의 하면은 래핑 및/또는 폴리싱 기술을 이용하여 연마될 수 있으며, 건식 및 습식 식각 기술을 이용하여 러프니스(R)가 형성될 수 있다. 러프니스(R)는 기판(21) 하면 전체에 형성될 수도 있으나 도 14b에 도시한 바와 같이 부분적으로 형성될 수 있다. 예를 들어, 러프니스(R)는 앞서 도 1 내지 도 3을 참조하여 설명한 바와 같이, 발광면(21a)이 될 영역에 한정되어 형성될 수 있다.
이어서, 도 15를 참조하여 기판(21)에 광 차단층(41)을 형성하는 기술에 대해 설명한다. 도 15는 본 발명의 일 실시예에 따른 발광 다이오드(100)의 광 차단층(41)을 형성하는 방법을 설명하기 위한 개략적인 단면도들을 도시한다. 도 15에서는 앞서 도 7 내지 도 14를 참조하여 설명한 바와 같이 제조된 두 개의 발광 다이오드 영역을 도시하지만, 기판(21) 상에는 더 많은 수의 발광 다이오드 영역들이 형성될 수 있으며, 각 발광 다이오드 영역에 메사(M) 및 범프 패드들(39a, 39b)이 형성된다.
도 15a를 참조하면, 제1 및 제2 범프 패드(39a, 39b)가 형성된 후, 제1 도전형 반도체층(21) 측으로부터 기판(21) 내부에 스크라이빙 라인(LS)이 형성된다. 스크라이빙 라인(LS)은 발광 다이오드의 분할 영역에 형성되며, 따라서, 복수의 스크라이빙 라인들(LSs)이 메쉬 형상으로 기판(21) 상에 형성될 수 있다. 스크라이빙 라인(LS)은 요구되는 광 출력을 구현하기 위해 설정된 크기의 발광 다이오드 영역을 정의한다.
또한, 러프니스(R)가 형성된 기판(21) 상에 예컨대 포토레지스트막(51)이 코팅된다. 포토레지스트막(51)은 스핀 코팅 등의 기술을 이용하여 기판(21) 상에 형성될 수 있다. 또한, 포토레지스트막(51)은 스크라이빙 라인(LS)의 상부 영역 주위를 노출시키고 요구되는 발광면 영역을 덮도록 패터닝된다. 이에 따라, 러프니스(R) 주위의 평평한 기판(21) 면이 노출된다.
도 15b를 참조하면, 블루 테이프 등의 신장 가능한 테이프 상에서 브레이킹하여 개별 발광 다이오드 영역별로 분리하고 이를 신장시켜 개별 발광 다이오드 영역들을 서로 이격시킬 수 있다. 그 후, 분리된 개별 발광 다이오드 영역들을 지지체(61) 상에 전사하여 부착시킬 수 있다. 예를 들어, 지지체(61)로는 폴리머나 폴리이미드 필름 또는 다른 지지 기판이 사용될 수 있다. 개별 발광 다이오드 영역들은 폴리머나 폴리이미드 필름으로 전사될 수 있으며, 또는 지지 기판 등에 개별적으로 부착되거나 전사될 수 있다. 이때, 메사(M)가 지지체(61) 내로 묻힐 수 있으며, 따라서, 메사(M) 주위에 노출된 제1 도전형 반도체층(23)이 지지체(61)의 상면에 접할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 발광 다이오드 영역에서 지지체(61)와 접하는 부분을 조절할 수 있으며, 제1 도전형 반도체층(23)의 일부 두께가 지지체(61) 내에 묻힐 수도 있다.
한편, 개별 발광 다이오드 영역의 기판(21) 측면은 레이저 스크라이빙에 의해 형성된 경사면과 브레이킹에 의해 형성된 수직면이 형성될 수 있다.
도 15c를 참조하면, 개별 발광 다이오드 영역들 상에 광 차단층(41)을 증착한다. 광 차단층(41)은 예컨대 스퍼터링 기술을 이용하여 증착될 수 있다. 광 차단층(41)은 Ag 또는 Al과 같은 금속 반사층, 또는 굴절률이 서로 다른 유전층들을 포함할 수 있다. 광 차단층(41)의 구체적인 구조 및 재료에 대해서는 도 1 내지 도 3을 참조하여 설명한 바와 동일하므로, 중복을 피하기 위해 상세한 설명은 생략한다.
광 차단층(41)은 경사진 측면 및 수직한 측면에서 대체로 균일한 두께로 기판(21)의 측면에 형성된다. 한편, 광 차단층(41)은 포토레지스트막(51)에 의해 노출된 기판(21) 상면에 증착되며 포토레지스트막(51)을 덮는다. 기판(21) 상면에 형성된 광 차단층(41)의 두께는 기판(21) 측면에 증착된 광 차단층(41)의 두께보다 더 크다.
한편, 제1 도전형 반도체층(23)의 노출면은 지지체(61)로 가려지므로, 광 차단층(41)은 제1 도전형 반도체층(23)의 노출면에 형성되는 것이 방지된다. 따라서, 광 차단층(41)이 제1 패드 금속층(35a)과 상부 절연층(37)을 사이에 두고 중첩되는 것을 방지할 수 있다.
도 15d를 참조하면, 포토레지스트막(51)을 제거함으로써 포토레지스트막(51)과 함께 그 위에 형성된 광 차단층(41)을 제거할 수 있으며, 지지체(61)로부터 분리함으로써 발광 다이오드(100)가 완성된다. 이에 따라, 광 차단층(41)으로 둘러싸인 발광면(21a)을 갖는 도 1 내지 도 3의 발광 다이오드(100)가 제공된다.
한편, 본 실시예에 있어서, 레이저를 이용하여 스크라이빙 라인(LS)을 형성하는 것에 대해 설명하였지만, 스크라이빙 라인(LS)은 블레이드를 이용하여 형성될 수도 있다. 이 경우, 기판(21) 측면의 경사진 면의 경사를 더 완만하게 만들 수 있다.
또한, 본 실시예에 있어서, 스크라이빙 라인(LS)이 제1 및 제2 범프 패드들(39a, 39b)이 형성된 후에 형성되는 것으로 설명하였지만, 스크라이빙 라인(LS)은 상부 절연층(37)을 형성하기 전에 형성될 수도 있다. 이 경우, 스크라이빙 라인(LS) 내부에 상부 절연층(37)이 형성될 수 있으며, 따라서, 도 4의 실시예와 같은 발광 다이오드(200)가 제조될 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 발광 다이오드(300) 제조 방법을 설명하기 위한 단면도들이다. 앞서 도 7 내지 도 14를 참조하여 설명한 바와 같이 기판(21) 상에 발광 다이오드 영역들이 형성되며, 각 발광 다이오드 영역에 메사(M) 및 범프 패드들(39a, 39b)이 형성된다.
도 16a를 참조하면, 제1 및 제2 범프 패드(39a, 39b)가 형성된 후, 러프니스(R)가 형성된 기판(21) 상에 포토레지스트막(51)이 코팅된다. 포토레지스트막(51)은 스핀 코팅 등의 기술을 이용하여 기판(21) 상에 형성될 수 있다. 또한, 포토레지스트막(51)은 발광면을 형성하기 위한 영역을 덮고 스크라이빙 라인(LS)을 형성하기 위한 영역들 주위를 노출시키도록 패터닝된다.
그 후, 기판(21)의 상면 측, 즉 포토레지스트막(51) 측으로부터 기판(21) 내부에 스크라이빙 라인(LS)이 형성된다. 스크라이빙 라인(LS)은 발광 다이오드의 분할 영역에 형성되며, 따라서, 복수의 스크라이빙 라인들(LSs)이 메쉬 형상으로 기판(21) 상에 형성될 수 있다. 스크라이빙 라인은 레이저를 이용하여 형성될 수 있으며, 기판(21) 측면에 형성된 데브리(debris)를 제거하고 레이저에 의해 발생된 기판(21) 표면의 거칠기를 완화시키기 위해 인산 처리와 같은 케미컬 처리가 수행될 수 있다.
도 16b를 참조하면, 도 15b를 참조하여 설명한 바와 같이, 블루 테이프 등의 신장 가능한 테이프 상에서 개별 발광 다이오드 영역별로 분리하고 이를 신장시켜 개별 발광 다이오드 영역들을 서로 이격시킬 수 있다. 그 후, 분리된 개별 발광 다이오드 영역들을 지지체(61) 상에 전사하여 부착시킨다.
한편, 개별 발광 다이오드 영역의 기판(21) 측면은 레이저 스크라이빙에 의해 형성된 경사면과 브레이킹에 의해 형성된 수직면이 형성될 수 있다.
도 16c를 참조하면, 개별 발광 다이오드 영역들 상에 광 차단층(41)을 증착한다. 광 차단층(41)은 예컨대 스퍼터링 기술을 이용하여 증착될 수 있다. 광 차단층(41)은 Ag 또는 Al과 같은 금속 반사층 또는 분포 브래그 반사기를 포함할 수 있다. 광 차단층(41)의 구체적인 구조 및 재료에 대해서는 도 1 내지 도 3을 참조하여 설명한 바와 동일하므로, 중복을 피하기 위해 상세한 설명은 생략한다.
광 차단층(41)은 경사진 측면 및 수직한 측면에서 대체로 균일한 두께로 기판(21)의 측면에 형성될 수 있다. 또한, 광 차단층(41)은 포토레지스트막(51)의 주위에 노출된 기판(21) 상면을 덮고 또한 포토레지스트막(51)을 덮는다.
한편, 제1 도전형 반도체층(23)의 노출면은 지지체(61)로 가려지므로, 광 차단층(41)이 제1 도전형 반도체층(23)의 노출면에 형성되는 것이 방지된다. 따라서, 광 차단층(41)이 상부절연층(37)을 사이에 두고 제1 패드 금속층(35a)과 중첩되는 것을 방지할 수 있다.
도 16d를 참조하면, 포토레지스트막(51)을 제거함으로써 그 위에 형성된 광 차단층(41)을 제거할 수 있으며, 이에 따라 발광면이 노출된다. 이어서, 지지체(61)로부터 분리함으로써 발광 다이오드(300)가 완성된다.
한편, 본 실시예에 있어서, 레이저를 이용하여 스크라이빙 라인(LS)을 형성하는 것에 대해 설명하였지만, 스크라이빙 라인(LS)은 블레이드를 이용하여 형성될 수도 있다. 이 경우, 기판(21) 측면의 경사진 면의 경사를 더 완만하게 만들 수 있다.
도 17은 본 발명의 일 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 17을 참조하면, 상기 발광 모듈은 지지 기판(71), 발광 다이오드(100) 및 파장변환기(81)를 포함한다. 또한, 상기 발광 모듈은 또한 백색 장벽층(75)을 포함할 수 있다.
발광 다이오드(100)는 앞서 도 1 내지 도 3을 참조하여 설명한 발광 다이오드이며, 이 발광 다이오드(100)는 제1 및 제2 범프 패드들(39a, 39b)을 이용하여 제1 및 제2 패드들(73a, 73b)이 배치된 지지 기판(71) 상에 플립 본딩된다. 지지 기판(71)은 예를 들어 서브 마운트, 인쇄회로보드 또는 리드 프레임 등일 수 있다.
한편, 백색 장벽층(white wall, 75)이 발광 다이오드(100)의 측면을 덮을 수 있다. 백색 장벽층(75)은 예를 들어 실리콘 수지, 에폭시 수지, 실리콘 몰딩 컴파운드 또는 에폭시 몰딩 컴파운드에 TiO2 등을 혼합하여 형성될 수 있다. 백색 장벽층(75)은 시간이 지남에 따라 내부에 크랙과 같은 결함이 생성될 수 있다. 따라서, 광 차단층(41) 없이 백색 장벽층(75)을 직접 발광 다이오드의 측면에 형성된 경우, 발광 다이오드로부터 방출된 광이 백색 장벽층(75)을 통해 외부로 방출되는 광 누설이 발생할 수 있다. 그러나 본 발명은 광 차단층(41)을 발광 다이오드의 측면에 형성함으로써 장시간 동안 광 누설 없는 발광 모듈을 제공할 수 있다.
한편, 발광 다이오드(100) 상부에 파장변환기(81)가 형성될 수 있다. 파장변환기(81)는 수지에 형광체를 혼합하여 발광 다이오드(100) 상에서 직접 형성될 수도 있고, 형광체 시트 또는 파장변환판(wavelength converting plate)을 발광 다이오드(100) 상에 부착하여 배치될 수 있다. 파장변환판(81)은 세라믹 플레이트 형광체(ceramic plate phosphor)를 포함할 수 있으며, 특히, 형광체 글래스(phosphor in glass; PIG) 또는 SiC 형광체를 포함할 수 있다. 이에 따라, 고온 환경에서 변색되는 것을 방지할 수 있어 장시간 사용할 수 있는 파장변환기가 제공될 수 있다.
파장변환판(81)은 발광 다이오드(100) 상에 접착제를 이용하여 부착될 수도 있지만, 백색 장벽층(75) 상에 부착되거나 또는 다른 구성 요소 상에 배치될 수 있다. 따라서, 파장변환판(81)은 발광 다이오드(100)로부터 이격되어 발광 다이오드(100) 상부에 배치될 수도 있다.
본 실시예에 있어서, 발광 다이오드(100)를 예를 들어 설명하였지만, 다른 발광 다이오드(200 또는 300)가 사용될 수도 있다.
도 18은 본 발명의 일 실시예에 따른 광원 모듈을 설명하기 위한 개략적인 단면도이다.
도 18을 참조하면, 상기 광원 모듈은 지지 기판(71), 발광 다이오드(100), 파장변환기(81) 및 렌즈(91)를 포함한다. 발광 다이오드(100)는 앞서 도 1 내지 도 3을 참조하여 설명한 발광 다이오드(100)이며, 이 발광 다이오드(100)는 제1 및 제2 범프 패드들(39a, 39b)을 이용하여 제1 및 제2 패드들(73a, 73b)이 배치된 지지 기판(71) 상에 플립 본딩될 수 있다. 지지 기판(71)은 예를 들어 인쇄회로보드일 수 있다.
한편, 렌즈(91)가 발광 다이오드(100) 상부에 배치된다. 렌즈(91)는 하부면과 상부면을 가지며, 하부면은 발광 다이오드(100)로부터 방출된 광이 입사되는 오목부를 포함하고, 상부면은 광을 방출하는 출사면을 가진다. 하부면의 오목부는 평평한 면으로 둘러싸일 수 있다.
또한, 도시한 바와 같이, 상부면은 중앙에 위치하는 오목부와 그 주위에 위치하는 볼록부를 포함할 수 있다. 볼록부는 오목부를 둘러쌀 수 있다.
상기 렌즈(91)는 광을 분산시키는 확산 렌즈이지만, 본 발명이 이에 한정되는 것은 아니며, 다양한 형상의 렌즈(91)가 발광 다이오드(100)와 결합하여 다양한 광 패턴을 구현할 수 있다.
본 실시예에 있어서, 발광 다이오드(100)가 지지 기판(71)에 플립 본딩된 광원 모듈에 대해 설명하지만, 다른 발광 다이오드(200 또는 300)가 지지 기판(91) 상에 실장되어 사용될 수도 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (19)

  1. 기판;
    상기 기판 하부에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 반도체 적층; 및
    상기 기판 상면에 발광면을 정의하도록 상기 기판의 측면 및 상면을 덮는 광 차단층을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 발광면은 상기 기판 상면보다 좁은 면적을 가지는 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 광 차단층은 상기 기판 상면의 가장자리를 따라 상기 기판 상면을 덮는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 발광면은 원형, 타원형 또는 다각형 형상을 가지는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 발광면은 상기 광 차단층에 의해 복수의 영역으로 구획된 발광 다이오드.
  6. 청구항 5에 있어서,
    상기 복수의 영역은 서로 동일한 형상을 가지는 발광 다이오드.
  7. 청구항 5에 있어서,
    상기 복수의 영역 중 하나의 영역은 다른 영역을 둘러싸는 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 광 차단층은 금속 반사층 또는 분포 브래그 반사기를 포함하는 발광 다이오드.
  9. 청구항 1에 있어서,
    상기 기판 상면에 위치하는 상기 광 차단층의 두께가 상기 기판의 측면에 위치하는 광 차단층의 두께보다 더 큰 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 제2 도전형 반도체층에 전기적으로 접속된 오믹 반사층; 및
    상기 오믹 반사층 하부에 배치되며, 상기 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 전기적으로 접속된 제1 범프 패드 및 제2 범프 패드를 더 포함하는 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 제1 도전형 반도체층 상에 배치된 메사를 포함하고,
    상기 메사는 상기 활성층 및 상기 제2 도전형 반도체층을 포함하며,
    상기 메사는 상기 측면들로부터 이격되며,
    상기 광 차단층은 상기 메사로부터 횡방향으로 이격되어 배치된 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 오믹 반사층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 제1 개구부 및 상기 오믹 반사층을 노출시키는 제2 개구부를 포함하는 하부 절연층;
    상기 하부 절연층 상에 배치되고 상기 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 패드 금속층;
    상기 하부 절연층 상에 배치되고, 상기 제2 개구부를 통해 상기 오믹 반사층에 전기적으로 접속된 제2 패드 금속층; 및
    상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함하고,
    상기 제1 및 제2 범프 패드는 상기 상부 절연층 상에 배치되어 상기 상부 절연층의 제1 개구부 및 제2 개구부를 통해 상기 제1 패드 금속층 및 상기 제2 패드 금속층에 각각 접속하는 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 메사는 제2 도전형 반도체층 및 활성층을 관통하여 제1 도전형 반도체층을 노출시키는 관통홀을 포함하고,
    상기 제1 패드 금속층은 상기 관통홀을 통해 노출된 제1 도전형 반도체층에 전기적으로 접속된 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 메사는 측면들에 상기 제1 도전형 반도체층을 노출시키는 오목부들을 더 포함하고,
    상기 제1 패드 금속층은 상기 오목부들을 통해 노출된 제1 도전형 반도체층에 전기적으로 접속된 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 메사는 모서리들이 절단된 형상을 갖고,
    상기 제1 패드 금속층은 상기 메사의 모서리들 근처에서 상기 제1 도전형 반도체층에 전기적으로 접속된 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 기판은 사파이어 기판 또는 질화갈륨계 기판인 발광 다이오드.
  17. 청구항 1에 있어서,
    상기 기판의 상면은 상기 활성층에서 생성된 광을 방출하기 위한 러프니스를 갖는 발광 다이오드.
  18. 청구항 17에 있어서,
    상기 러프니스는 상기 발광면 내에 한정되어 위치하는 발광 다이오드.
  19. 청구항 1에 있어서,
    상기 기판의 측면은 상기 제1 도전형 반도체층의 상면에 대해 수직한 측면 및 상기 수직한 측면에 대해 경사진 측면을 포함하는 발광 다이오드.
KR1020170024857A 2016-11-25 2017-02-24 광 차단층을 가지는 발광 다이오드 KR20180097979A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020170024857A KR20180097979A (ko) 2017-02-24 2017-02-24 광 차단층을 가지는 발광 다이오드
US15/816,201 US10340425B2 (en) 2016-11-25 2017-11-17 Light emitting diode having light blocking layer
EP17203430.8A EP3327800B1 (en) 2016-11-25 2017-11-24 Light emitting diode having a side reflection layer
CN201911352708.2A CN111081841A (zh) 2016-11-25 2017-11-24 发光二极管
CN201911354046.2A CN111106216B (zh) 2016-11-25 2017-11-24 发光二极管
CN201911341696.3A CN111129255B (zh) 2016-11-25 2017-11-24 发光二极管
CN201711191300.2A CN108110117B (zh) 2016-11-25 2017-11-24 具有光阻挡层的发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170024857A KR20180097979A (ko) 2017-02-24 2017-02-24 광 차단층을 가지는 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20180097979A true KR20180097979A (ko) 2018-09-03

Family

ID=63600983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170024857A KR20180097979A (ko) 2016-11-25 2017-02-24 광 차단층을 가지는 발광 다이오드

Country Status (1)

Country Link
KR (1) KR20180097979A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997329A (zh) * 2018-11-07 2021-06-18 首尔伟傲世有限公司 发光元件
WO2022075799A1 (ko) * 2020-10-09 2022-04-14 서울바이오시스주식회사 발광 소자 정렬용 보조 패턴을 갖는 웨이퍼 및 그것을 이용한 유닛 픽셀 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112997329A (zh) * 2018-11-07 2021-06-18 首尔伟傲世有限公司 发光元件
WO2022075799A1 (ko) * 2020-10-09 2022-04-14 서울바이오시스주식회사 발광 소자 정렬용 보조 패턴을 갖는 웨이퍼 및 그것을 이용한 유닛 픽셀 제조 방법

Similar Documents

Publication Publication Date Title
KR102554232B1 (ko) 측면 반사층을 갖는 발광 다이오드
CN111129255B (zh) 发光二极管
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US11935990B2 (en) Light emitting diode having side reflection layer
KR102550007B1 (ko) 복수의 발광셀들을 가지는 발광 다이오드
CN109643746B (zh) 芯片级封装发光二极管
KR102610627B1 (ko) 복수의 파장변환기를 가지는 발광 다이오드
KR20180106720A (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
KR20180097979A (ko) 광 차단층을 가지는 발광 다이오드
KR102395618B1 (ko) 측면 반사층을 갖는 발광 다이오드
KR102601419B1 (ko) 고 신뢰성 발광 다이오드
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
CN111106216B (zh) 发光二极管
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR20180104479A (ko) 고 신뢰성 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal