JP2015198135A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015198135A
JP2015198135A JP2014074501A JP2014074501A JP2015198135A JP 2015198135 A JP2015198135 A JP 2015198135A JP 2014074501 A JP2014074501 A JP 2014074501A JP 2014074501 A JP2014074501 A JP 2014074501A JP 2015198135 A JP2015198135 A JP 2015198135A
Authority
JP
Japan
Prior art keywords
mask
insulating film
wiring
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014074501A
Other languages
English (en)
Inventor
由美 中嶋
Yumi Nakajima
由美 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014074501A priority Critical patent/JP2015198135A/ja
Priority to US14/475,562 priority patent/US9418887B2/en
Publication of JP2015198135A publication Critical patent/JP2015198135A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】コンタクトトレンチ形状へのダメージを低減してコンタクトと配線との位置合わせを向上できる製造方法を提供することにある。
【解決手段】第１絶縁膜を形成する工程と、互いに離間し、第１の方向に延びる第１マスクを第１絶縁膜上に形成する工程と、第１マスクを用いて、前記第１絶縁膜をエッチングし配線パターンに加工する工程と、配線パターン上及び第１マスク上に、第１マスクと交差する第２マスクを形成する工程と、第２マスクと第１マスクとが交差した位置に露出した配線パターンを、第２マスク及び第１マスクを用いてエッチングしコンタクトトレンチに加工する工程とを有する。
【選択図】図１０

Description

本実施形態は半導体装置の製造方法に関する。
近年のメモリの微細化に伴い、回路パターンの線幅が縮小している。メモリは多数の配線から構成される多層配線構造である。多層配線には、上層配線と下層配線とを電気的に接続するコンタクトが設けられている。この線幅の縮小に伴い、回路パターンに基づき加工されるコンタクトが、上層配線及び下層配線と合わせずれを起こす問題がある。この合わせずれを解決する方法として、多層レジストに基づき絶縁膜を加工して形成されるハードマスクを用いて、配線及びコンタクトを形成する方法が知られている。
特開２００５−１５０４９３号公報
本実施形態は、コンタクトトレンチ形状へのダメージを低減してコンタクトと配線との位置合わせを向上できる製造方法を提供することにある。
本実施形態は、第１絶縁膜を形成する工程と、互いに離間し、第１の方向に延びる第１マスクを第１絶縁膜上に形成する工程と、第１マスクを用いて、前記第１絶縁膜をエッチングし配線パターンに加工する工程と、配線パターン上及び第１マスク上に、第１マスクと交差する第２マスクを形成する工程と、第２マスクと第１マスクとが交差した位置に露出した配線パターンを、第２マスク及び第１マスクを用いてエッチングしコンタクトトレンチに加工する工程とを有する。
第１の実施形態に係る半導体装置の製造方法を例示す説明図。 第１の実施形態に係る半導体装置の製造方法を例示す説明図。 第１の実施形態に係る半導体装置の製造方法を例示す説明図。 第１の実施形態に係る半導体装置の製造方法を例示す説明図。 第１の実施形態に係る半導体装置の製造方法を例示す説明図。 第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図６(a)の半導体装置を示すIa-Iaに沿った断面図。 第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図７の半導体装置を示すIa-Iaに沿った断面図。 第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図８の半導体装置を示すIa-Iaに沿った断面図であり、(c)は、図８の半導体装置を示すIa-Iaに沿った断面図。 第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図９の半導体装置を示すIa-Iaに沿った断面図であり、(c)は、図９の半導体装置を示すIa-Iaに沿った断面図。 第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)半導体装置を示す平面図であり、(b)は、図１０の半導体装置を示すIa-Iaに沿った断面図であり、(c)は、図１０の半導体装置を示すIa-Iaに沿った断面図。 第１の実施形態の変形例に係る半導体装置の製造方法を例示する説明図であり、(a)及び(b)は、半導体装置を示す平面図。 第１の実施形態の変形例に係る半導体装置の製造方法を例示する説明図であり、(a)、(b)は、半導体装置を示す平面図。
以下本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法について図１〜図１０を参照して説明する。図１〜５は第１の実施形態に係る半導体装置の製造方法を例示す説明図である。図６及び図７は第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図６の半導体装置を示すIa-Iaに沿った断面図である。図８〜図１０は、第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図８乃至１０の半導体装置を示すIa-Iaに沿った断面図、(c)は図８乃至１０の半導体装置を示すIb-Ibに沿った断面図である。
図１に示すように、被加工膜２が第１絶縁膜１上に例えばCVD（Chemical Vapor Deposition）法により形成される。被加工膜２は例えばシリコン系の膜である。第１絶縁膜１の被加工膜２が形成された面とは反対側の面に下層配線等が形成される下地層３が設けられている。
図２に示すように、被加工膜２上に第２絶縁膜４及び第３絶縁膜５がそれぞれ例えばスピンコートを用いて塗布される。第２絶縁膜４は例えば炭素(C)を含むレジスト膜であり、第３絶縁膜５は例えばシリコン酸化膜である。
次に、第３絶縁膜５上にフォトレジストを塗布し露光及び現像によりY方向（第１の方向）に延びる配線形状パターンが形成される。配線形状のパターンはマスク６（第３マスク）である。ここで、図２の奥行に延びる方向をY方向（第１の方向）とし、Y方向に対して直交し、下地層３と平行な方向をX方向とする。下地層３から第３絶縁膜５に向かい積層されている方向をZ方向とする。
図３に示すように、第３絶縁膜５はマスク６に基づき例えばRIE(Reactive Ion Etching)によりY方向に延びる配線パターン状に加工される。さらに第２絶縁膜４は、第３絶縁膜５をマスクとしてRIEによりY方向に延びる配線パターン状に加工される。
図４に示すように、第２絶縁膜４の両側面を例えばフッ酸処理によりストリミングを行う。これにより、第２絶縁膜４上部側のX方向の幅は、第２絶縁膜４下部側の幅より狭くなる。次に、第２絶縁膜４を覆うようにスペーサー膜７が例えばCVD法により形成される。スペーサー膜７は例えば窒化シリコン(SiN)である。その後、スペーサー膜７は、例えばRIEにより平坦化される。これにより第２絶縁膜４がスペーサー膜７に挟まれるように設けられる。
図５に示すように、スペーサー膜７に挟まれた第２絶縁膜４をエッチングなどにより取り除く。第２絶縁膜４が取り除かれた隣り合うスペーサー膜７の間には、被加工膜２が第２絶縁膜４下部側のX方向の幅の分だけが露出する。
図６に示すように、露出した被加工膜２は、スペーサー膜７をマスクとして例えばRIEなどによりエッチングされる。エッチングされずに残存した被加工膜２はハードマスク８（第１マスク）である。ハードマスク８は第１絶縁膜１上にY方向に延びるように複数設けられている。ハードマスク８は、X方向に所定の間隔で設けられている。このハードマスク８の隣り合うX方向の距離は、レジストパターンをマスクとして加工された第２絶縁膜４下部側のX方向の幅と同程度である。この第２絶縁膜４をマスクとして加工されたハードマスク８は、レジストパターンをマスクとして微細加工するよりも、さらに微細加工を行うことができる。このことから、さらに微細加工していくと、ハードマスク８が設けられていない部分は第１絶縁膜１が露出する。
図７に示すように、第１絶縁膜１をハードマスク８に基づいて例えばRIEによりエッチングする。これにより、第１絶縁膜１はY方向に延びる配線トレンチ１０に加工される。
図８に示すように、配線トレンチ１０上及びハードマスク８上にレジスト膜が形成される。その後、リソグラフィ技術よりレジスト膜は第２マスク９に加工される。第２マスク９（第２マスク）は、配線トレンチ１０及びハードマスク８と交差するように形成される。また第２マスク９は、配線トレンチ１０及びハードマスク８がX方向に延びて露出するパターンである。第２マスク９の配線トレンチ１０及びハードマスク８が露出するパターンは一つに限らずいくつ形成されていても構わない。
図９に示すように、第２マスク９及びハードマスク８から露出した配線トレンチ１０を第２マスク９及びハードマスク８に基づいて例えばRIEをする。これにより、エッチングされた配線トレンチ１０の部分は、配線トレンチ１０より深く形成される。この配線トレンチ１０より深い部分がコンタクトトレンチ１１である。コンタクトトレンチ１１は、配線トレンチ１０より第１絶縁膜１上ハードマスク８が設けられている上面から下層配線（図示しない）が設けられる下地層の方向に向かい形成される。コンタクトとは、多層配線における上層配線及び下層配線を電気的に接続させる役割を果たす。
図１０に示すように、第２マスク９及びハードマスク８を除去すると、第１絶縁膜１上には、コンタクトトレンチ１１及び配線トレンチ１０が設けられている。図示しないが、このコンタクトトレンチ１１及び配線トレンチ１０にバリメタル及び導電膜を形成する。この工程により、上層配線と下層配線（図示しない）を電気的に接続させるデュアルダマシン配線が形成される。
以上、本実施形態で説明した製造方法では、第２マスク９及び配線トレンチ１０が交差する位置にコンタクトを形成した。これにより配線トレンチ１０のX方向の幅と同じ幅のコンタクトトレンチ１１が形成されるため、配線及びコンタクトとの接合面における合わせずれが生じない。これにより、配線及びコンタクトの接合面積が増えるため接触抵抗を低減させることが可能である。
また、本実施形態の製造方法では、ハードマスク８に基づき第１絶縁膜１を配線パターン１０に加工した。その後、第２マスク９と交差する配線トレンチ１０を、第２マスク９及びハードマスク８に基づき配線トレンチ１０より深いコンタクトトレンチ１１を形成した。先に浅い配線トレンチ１０を形成することで、下層配線上部側とつながるコンタクトトレンチ１１底面がRIEなどから受けるダメージを低減できる。このため、コンタクトトレンチ１１に導電膜を形成したコンタクトが、下層配線との接合面で断線などの発生を抑制できる。また、上層配線、下層配線及びコンタクトを含めた配線の抵抗値が低減できる。
（第１の実施形態の変形例）
第１の実施形態の変形例を半導体装置の製造方法を図１１を参照して説明する。図１１(a)、(b) 及び図１２(a)、(b)は、第１の実施形態変形例の半導体装置を示す平面図である。
第１の実施形態の変形例が第１の実施形態と異なる点は、第２マスク９のマスクパターンが異なることである。
第２マスク９のマスクパターンが異なること以外は第１の実施形態と同じであるので、同一部分には同一符号を付して詳細な説明は省略する。
第１の実施形態の変形例に係る半導体装置２００の製造方法について説明する。
第１絶縁膜１にハードマスク８を形成し、第１絶縁膜１をハードマスク８に基づいて例えばRIEを行い配線トレンチ１０が形成される。その後１、配線トレンチ１０及びハードマスク８上にレジスト膜が形成される。リソグラフィ技術によりレジスト膜はマスク１２（第２マスク）に加工される。
第３マスク１２は、配線トレンチ１０及びハードマスク８が露出するパターンを有する。このパターン１４はX方向に対してY方向に傾いた角度をもつ。このパターンにより配線トレンチ１０にコンタクトを形成すると、コンタクトトレンチ１３は、Y方向にずれて形成される。つまり、隣り合うコンタクトトレンチ１３がY方向にずれて配線トレンチ１０に形成される３連千鳥構造となる。
以上、第１の実施形態の変形例で説明した製造方法では、配線トレンチ１０と同じ幅のコンタクトトレンチ１１が形成されるため、配線及びコンタクトとの接合面における合わせずれが生じない。これにより、配線及びコンタクトの接合面積が増えるため接触抵抗を低減させることが可能である。さらに隣り合うコンタクトトレンチ１３がY方向にずれて形成されることにより、隣り合う配線間に形成される寄生容量の増加を低減できる。
また、先に浅い配線トレンチ１０を形成することで、下層配線上部側とつながるコンタクトトレンチ１１底面がRIEなどから受けるダメージを低減できる。このため、コンタクトトレンチ１１に導電膜を形成したコンタクトが、下層配線との接合面で断線などの発生を抑制できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１・・・第１絶縁膜
２・・・被加工膜
３・・・下地層
４・・・第２絶縁膜
５・・・第３絶縁膜
６・・・第１マスク
７・・・スペーサー膜
８・・・ハードマスク
９・・・第２マスク
１０・・・配線トレンチ
１１・・コンタクトトレンチ
１２・・第３マスク
１３・・コンタクトトレンチ

Claims (3)

  1. 第１絶縁膜を形成する工程と、
    互いに離間し、第１の方向に延びる第１マスクを前記第１絶縁膜上に形成する工程と、
    前記第１マスクを用いて、前記第１絶縁膜をエッチングし配線パターンに加工する工程と、
    前記配線パターン上及び前記第１マスク上に、前記第１マスクと交差する第２マスクを形成する工程と、
    前記第２マスクと前記第１マスクとが交差した位置に露出した前記配線パターンを、前記第２マスク及び前記第１マスクを用いてエッチングしコンタクトトレンチに加工する工程と、
    を備えた半導体装置の製造方法。
  2. 前記第２マスクは、前記第１の方向と直交する第２の方向を基準として第１の方向に向かう角度を有し、前記第１マスクと交差する
    請求項１に記載の半導体装置の製造方法。
  3. 前記第１マスクは、
    前記第１絶縁膜上に被加工膜が設けられ、更に前記被加工膜上には第２絶縁膜が設けられており、前記第２絶縁膜上に配線形状に加工された第３マスクを形成する工程と、
    前記第３マスクを用いて、前記第２絶縁膜をエッチングする工程と、
    前記第２絶縁膜の両側面にスペーサー膜を形成する工程と、
    前記第２絶縁膜を除去し、前記スペーサー膜をマスクとして被加工膜をエッチングすることにより形成されること
    を特徴とする請求項１又は２に記載の半導体装置の製造方法。
JP2014074501A 2014-03-31 2014-03-31 半導体装置の製造方法 Abandoned JP2015198135A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014074501A JP2015198135A (ja) 2014-03-31 2014-03-31 半導体装置の製造方法
US14/475,562 US9418887B2 (en) 2014-03-31 2014-09-02 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014074501A JP2015198135A (ja) 2014-03-31 2014-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015198135A true JP2015198135A (ja) 2015-11-09

Family

ID=54191424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014074501A Abandoned JP2015198135A (ja) 2014-03-31 2014-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9418887B2 (ja)
JP (1) JP2015198135A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462562B2 (en) 2019-09-20 2022-10-04 Kioxia Corporation Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015198135A (ja) * 2014-03-31 2015-11-09 株式会社東芝 半導体装置の製造方法
JP2019008945A (ja) * 2017-06-22 2019-01-17 東京エレクトロン株式会社 アンテナ及びプラズマ処理装置
CN111725055B (zh) * 2019-03-22 2023-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP7298111B2 (ja) * 2019-06-07 2023-06-27 日亜化学工業株式会社 発光素子及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
JP4477750B2 (ja) * 2000-06-26 2010-06-09 東京エレクトロン株式会社 エッチング方法
KR100428791B1 (ko) 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
US6846741B2 (en) * 2002-07-24 2005-01-25 International Business Machines Corporation Sacrificial metal spacer damascene process
JP2005150493A (ja) 2003-11-18 2005-06-09 Sony Corp 半導体装置の製造方法
JP5601974B2 (ja) 2010-01-19 2014-10-08 パナソニック株式会社 半導体装置及びその製造方法
JP5487469B2 (ja) * 2010-03-29 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5606388B2 (ja) * 2011-05-13 2014-10-15 株式会社東芝 パターン形成方法
JP5659135B2 (ja) * 2011-12-19 2015-01-28 株式会社東芝 パターン形成方法
JP5651628B2 (ja) * 2012-03-22 2015-01-14 株式会社東芝 磁気記録媒体の製造方法
JP6026375B2 (ja) * 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法
US9601348B2 (en) * 2014-03-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
JP2015198135A (ja) * 2014-03-31 2015-11-09 株式会社東芝 半導体装置の製造方法
US9224744B1 (en) * 2014-09-03 2015-12-29 Sandisk Technologies Inc. Wide and narrow patterning using common process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462562B2 (en) 2019-09-20 2022-10-04 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
US9418887B2 (en) 2016-08-16
US20150279727A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP2015198135A (ja) 半導体装置の製造方法
TWI713147B (zh) 半導體裝置的形成方法
JP6814377B2 (ja) ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法
JP2015060918A (ja) 半導体装置
JP2005135988A (ja) 半導体装置の製造方法
KR101671665B1 (ko) 전도성 라인 패터닝
US10410886B2 (en) Methods of fabricating a semiconductor device
US9165884B2 (en) Method for fabricating a semiconductor device with formation of conductive lines
JP2010118410A (ja) 半導体装置
KR20100052814A (ko) 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터
KR20130004680A (ko) 디램 소자의 제조 방법
JP2018160532A (ja) 半導体記憶装置及びその製造方法
JP5881569B2 (ja) パターン形成方法
US20120199982A1 (en) Semiconductor device and method of manufacturing the same
JP6308067B2 (ja) 半導体装置の製造方法
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법
TWI550718B (zh) 半導體裝置，接觸之形成方法
US8722535B2 (en) Pattern forming method, mold and data processing method
US9349813B2 (en) Method for fabricating semiconductor device
CN102479758B (zh) 用于减少蚀刻残留物的结构
US20130026641A1 (en) Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure
CN110349909B (zh) 半导体器件及其形成方法
JP2007281197A (ja) 半導体装置及びその製造方法
US20130157384A1 (en) Method for fabricating semiconductor device
JP2022050051A (ja) テンプレート、テンプレートの製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151225

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160803