JP7278541B2 - 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 - Google Patents

静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP7278541B2
JP7278541B2 JP2018221716A JP2018221716A JP7278541B2 JP 7278541 B2 JP7278541 B2 JP 7278541B2 JP 2018221716 A JP2018221716 A JP 2018221716A JP 2018221716 A JP2018221716 A JP 2018221716A JP 7278541 B2 JP7278541 B2 JP 7278541B2
Authority
JP
Japan
Prior art keywords
potential difference
electrostatic chuck
substrate
electrode
attracted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018221716A
Other languages
English (en)
Other versions
JP2019216230A (ja
JP2019216230A5 (ja
Inventor
一史 柏倉
博 石井
映之 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of JP2019216230A publication Critical patent/JP2019216230A/ja
Publication of JP2019216230A5 publication Critical patent/JP2019216230A5/ja
Application granted granted Critical
Publication of JP7278541B2 publication Critical patent/JP7278541B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、静電チャックに関するものである。
有機ＥＬ表示装置の製造においては、成膜装置の蒸発源から蒸発した蒸着材料を、画素パターンが形成されたマスクを介して、基板に蒸着させることで、有機物層や金属層が形成される。
上向蒸着方式の成膜装置において、蒸発源は成膜装置の真空容器の下部に設けられ、基板は真空容器の上部に配置され、基板の下面に蒸着される。このような上向蒸着方式の成膜装置の真空容器内において、基板はその下面が基板ホルダによって保持されるが、基板の自重による基板の撓みが、蒸着精度を落とす要因となっている。
基板の自重による撓みを低減するための方法として、静電チャックを使う技術が検討されている。すなわち、基板ホルダの支持部の上部に静電チャックを設け、静電チャックを基板の上面に近接又は接触させた状態で静電チャックに吸着電位差を印加する。このようにして、基板の表面に反対極性の電荷を誘導することで、基板の中央部が静電チャックの静電引力によって引っ張られるようにして、基板の撓みを低減することができる。
特許文献１（特表２０１６－５３９４８９号公報）では、静電チャックにより基板を保持した状態でマスクを吸着する技術が提案されている。
特表２０１６－５３９４８９号公報
本発明は、基板やマスク等の被吸着体を良好に静電チャックに吸着することができる技術を提供することを目的とする。
本発明の第１態様による静電チャックシステムは、被吸着体を吸着するための静電チャックシステムであって、電極部を含む静電チャックと、前記静電チャックの前記電極部に電位差を印加するための電位差印加部と、前記電位差印加部による電位差の印加を制御するための電位差制御部とを含み、前記電位差制御部は、第１被吸着体を前記静電チャックに吸着させるための第１電位差、前記第１被吸着体を前記静電チャックに吸着させた状態に維持させるための前記第１電位差よりも小さい第２電位差、及び前記静電チャックに前記第１被吸着体を介して、第２被吸着体を吸着するための第３電位差が前記電極部に順次に印加されるように制御し、前記第３電位差は、前記第２電位差より大きく、かつ、前記第１電位差より小さく、前記第２電位差を印加してから前記第３電位差を印加するまでの間に、前記第１被吸着体を吸着している前記静電チャックと前記第２被吸着体とを近づけることを特徴とする。
本発明の第２態様による成膜装置は、基板にマスクを介して成膜を行うための成膜装置であって、第１被吸着体である基板と第２被吸着体であるマスクを吸着するための静電チャックシステムを含み、前記静電チャックシステムは本発明の第１態様による静電チャックシステムであることを特徴とする。
本発明の第３態様による吸着方法は、被吸着体を吸着するための吸着方法であって、静電チャックの電極部に第１電位差を印加して第１被吸着体を静電チャックに吸着する工程と、前記電極部に前記第１電位差よりも小さく、前記第１被吸着体を前記静電チャックに吸着させた状態に維持させるための第２電位差を印加する工程と、前記電極部に前記第２電位差よりも大きく、かつ、第１電位差より小さい第３電位差を印加して、前記静電チャックに前記第１被吸着体を介して前記第２被吸着体を吸着する工程と、前記第２電位差を印加してから前記第３電位差を印加するまでの間に、前記第１被吸着体を吸着している前記静電チャックと前記第２被吸着体とを近づける段階と、を含むことを特徴とする。
本発明の第４態様による成膜方法は、基板にマスクを介して蒸着材料を成膜する方法であって、本発明の第３態様による吸着方法によって前記静電チャックに前記基板と前記マスクが吸着した状態で、蒸着材料を蒸発させ、前記マスクを介して前記基板に前記蒸着材
料を成膜する工程とを含むことを特徴とする。
本発明の第５態様による電子デバイスの製造方法は、本発明の第４態様による成膜方法を用いて電子デバイスを製造することを特徴とする。
本発明によれば、基板やマスク等の被吸着体を良好に静電チャックに吸着することができる。
図１は、電子デバイスの製造装置の一部の模式図である。 図２は、本発明の一実施形態による成膜装置の模式図である。 図３Ａは、本発明の一実施形態による静電チャックシステムの概念図である。 図３Ｂは、本発明の一実施形態による静電チャックシステムの模式図である。 図３Ｃは、本発明の一実施形態による静電チャックシステムの模式図である。 図４Ａは、基板及びマスクの静電チャックへの吸着、保持のシーケンスを示す模式図である。 図４Ｂは、基板及びマスクの静電チャックへの吸着、保持のシーケンスを示す模式図である。 図４Ｃは、基板及びマスクの静電チャックへの吸着、保持のシーケンスを示す模式図である。 図４Ｄは、基板及びマスクの静電チャックへの吸着、保持のシーケンスを示す模式図である。 図５は、静電チャックに印加される電位差の変化を示すグラフである。 図６は、電子デバイスを示す模式図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板の表面に真空蒸着によって所望のパターンの薄膜（材料層）を形成する
装置に望ましく適用することができる。基板の材料としては、硝子、高分子材料のフィルム、金属などの任意の材料を選択してもよく、また、蒸着材料としても、有機材料、金属性材料（金属、金属酸化物など）などの任意の材料を選択してもよい。本発明の技術は、具体的には、有機電子デバイス（例えば、有機ＥＬ表示装置、薄膜太陽電池）、光学部材などの製造装置に適用可能である。その中でも、有機ＥＬ表示装置の製造装置においては、蒸着材料を蒸発させてマスクを介して基板に蒸着させることで有機ＥＬ表示素子を形成しているので、本発明の好ましい適用例の一つである。
＜電子デバイスの製造装置＞
図１は、電子デバイスの製造装置の一部の構成を模式的に示す平面図である。
図１の製造装置は、例えば、スマートフォン用の有機ＥＬ表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、４．５世代の基板（約７００ｍｍ×９００ｍｍ）や６世代のフルサイズ（約１５００ｍｍ×約１８５０ｍｍ）又はハーフカットサイズ（約１５００ｍｍ×約９２５ｍｍ）の基板に、有機ＥＬ素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルに製作する。
電子デバイスの製造装置は、一般的に、複数のクラスタ装置１と、クラスタ装置１の間を繋ぐ中継装置とを含む。
クラスタ装置１は、基板Ｓに対する処理（例えば、成膜）を行う複数の成膜装置１１と、使用前後のマスクを収納する複数のマスクストック装置１２と、その中央に配置される搬送室１３を具備する。
搬送室１３内には、複数の成膜装置１１の間で基板Ｓを搬送し、成膜装置１１とマスクストック装置１２との間でマスクを搬送する搬送ロボット１４が設置される。搬送ロボット１４は、例えば、多関節アームに、基板Ｓを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜装置１１（蒸着装置とも呼ぶ）では、蒸発源に収納された蒸着材料がヒータによって加熱されて蒸発し、マスクを介して基板上に蒸着される。搬送ロボット１４との基板Ｓの受け渡し、基板Ｓとマスクの相対位置の調整（アライメント）、マスク上への基板Ｓの固定、成膜（蒸着）などの一連の成膜プロセスは、成膜装置によって行われる。
マスクストック装置１２には、成膜装置１１での成膜工程に使われる新しいマスクと、使用済みのマスクとが、二つのカセットに分けて収納される。搬送ロボット１４は、使用済みのマスクを成膜装置１１からマスクストック装置１２のカセットに搬送し、マスクストック装置１２の他のカセットに収納された新しいマスクを成膜装置１１に搬送する。
クラスタ装置１には、基板Ｓの流れ方向において上流側からの基板Ｓを当該クラスタ装置１に伝達するパス室１５と、当該クラスタ装置１で成膜処理が完了した基板Ｓを下流側の他のクラスタ装置１に伝えるためのバッファー室１６が連結される。搬送室１３の搬送ロボット１４は、上流側のパス室１５から基板Ｓを受け取って、当該クラスタ装置１内の成膜装置１１の一つ（例えば、成膜装置１１ａ）に搬送する。また、搬送ロボット１４は、当該クラスタ装置１での成膜処理が完了した基板Ｓを複数の成膜装置１１の一つ（例えば、成膜装置１１ｂ）から受け取って、下流側に連結されたバッファー室１６に搬送する。
バッファー室１６とパス室１５との間には、基板の向きを変える旋回室１７が設置される。旋回室１７には、バッファー室１６から基板Ｓを受け取って基板Ｓを１８０°回転さ
せ、パス室１５に搬送するための搬送ロボット１８が設けられる。これにより、上流側のクラスタ装置１と下流側のクラスタ装置１で基板Ｓの向きが同一となり、基板処理が容易になる。
パス室１５、バッファー室１６、旋回室１７は、２つのクラスタ装置１の間を連結する、いわゆる中継装置であり、クラスタ装置１の上流側及び／又は下流側に設置される中継装置は、パス室１５、バッファー室１６、旋回室１７のうち少なくとも１つを含む。
成膜装置１１、マスクストック装置１２、搬送室１３、バッファー室１６、旋回室１７などは、有機ＥＬ表示パネルの製造の過程で、高真空状態に維持される。パス室１５は、通常低真空状態に維持されるが、必要に応じて高真空状態に維持されてもよい。
本実施例では、図１を参照して、電子デバイスの製造装置の構成について説明したが、本発明はこれに限定されず、他の種類の装置やチャンバーを有してもよく、これらの装置やチャンバー間の配置が変わってもよい。
以下、成膜装置１１の具体的な構成について説明する。
＜成膜装置＞
図２は、成膜装置１１の構成を示す模式図である。以下の説明においては、鉛直方向をＺ方向とするＸＹＺ直交座標系を用いる。成膜時に基板Ｓが水平面（ＸＹ平面）と平行となるように固定された場合、基板Ｓの短手方向（短辺に平行な方向）をＸ方向、長手方向（長辺に平行な方向）をＹ方向とする。また、Ｚ軸まわりの回転角をθで表す。
成膜装置１１は、真空雰囲気又は窒素ガスなどの不活性ガス雰囲気に維持される真空容器２１と、真空容器２１の内部に設けられる、基板支持ユニット２２と、マスク支持ユニット２３と、静電チャック２４と、蒸発源２５とを含む。
基板支持ユニット２２は、搬送室１３に設けられた搬送ロボット１４が搬送して来る基板Ｓを受取り保持する手段であり、基板ホルダとも呼ばれる。
基板支持ユニット２２の下方には、マスク支持ユニット２３が設けられる。マスク支持ユニット２３は、搬送室１３に設けられた搬送ロボット１４が搬送して来るマスクＭを受取り保持する手段であり、マスクホルダとも呼ばれる。
マスクＭは、基板Ｓ上に形成する薄膜パターンに対応する開口パターンを有し、マスク支持ユニット２３の上に載置される。特に、スマートフォン用の有機ＥＬ素子を製造するのに使われるマスクは、微細な開口パターンが形成された金属製のマスクであり、ＦＭＭ（Fine Metal Mask）とも呼ぶ。
基板支持ユニット２２の上方には、基板Ｓを静電引力によって吸着し固定するための静電チャック２４が設けられる。静電チャック２４は、誘電体（例えば、セラミック材質）マトリックス内に金属電極などの電気回路が埋設された構造を有する。金属電極にプラス（＋）及びマイナス（－）の電位が印加されると、誘電体マトリックスを通じて基板Ｓなどの被吸着体に金属電極と反対極性の分極電荷が誘導され、これらの間の静電引力によって基板Ｓが静電チャック２４に吸着固定される。静電チャック２４は、一つのプレートで形成されてもよく、複数のサブプレートを有するように形成されてもよい。また、一つのプレートで形成される場合にも、その内部に複数の電気回路を含み、一つのプレート内で位置によって静電引力が異なるように制御してもよい。
本実施形態では後述のように、成膜前に静電チャック２４で基板Ｓ（第１被吸着体）だ
けでなく、マスクＭ（第２被吸着体）も吸着し保持する。その後、静電チャック２４で基板Ｓ（第１被吸着体）とマスクＭ（第２被吸着体）を保持した状態で、成膜を行う。
本実施例では、静電チャック２４の鉛直方向の下側に配置される基板Ｓ（第１被吸着体）を静電チャックに吸着及び保持し、その後、基板Ｓ（第１被吸着体）を中心に静電チャック２４と反対側に配置されるマスクＭ（第２被吸着体）を、基板Ｓ（第１被吸着体）越しに静電チャック２４に吸着し保持する。
図２には図示していないが、静電チャック２４の吸着面とは反対側に基板Ｓの温度上昇を抑える冷却機構（例えば、冷却板）を設けることで、有機材料の変質や劣化を抑制する構成としてもよい。
また、図２に図示していないが、静電チャック２４は、マグネット板を兼ねていてもよい。マグネット板は、磁力によってマスクＭを引き付けることで、成膜時の基板ＳとマスクＭの密着性を高める部材である。
蒸発源２５は、基板に成膜される蒸着材料が収納されるるつぼ（不図示）、るつぼを加熱するためのヒータ（不図示）、蒸発源からの蒸発レートが一定になるまで蒸着材料が基板に飛散することを阻むシャッタ（不図示）などを含む。蒸発源２５は、点（point）蒸
発源や線形（linear）蒸発源など、用途に従って多様な構成を有することができる。
図２に図示していないが、成膜装置１１は、基板に蒸着された膜の厚さを測定するための膜厚モニタ（不図示）及び膜厚算出ユニット（不図示）を含む。
真空容器２１の上部外側（大気側）には、基板Ｚアクチュエータ２６、マスクＺアクチュエータ２７、静電チャックＺアクチュエータ２８、位置調整機構２９などが設けられる。これらのアクチュエータと位置調整機構は、例えば、モータとボールねじ、或いはモータとリニアガイドなどで構成される。基板Ｚアクチュエータ２６は、基板支持ユニット２２を昇降（Ｚ方向移動）させるための駆動手段である。マスクＺアクチュエータ２７は、マスク支持ユニット２３を昇降（Ｚ方向移動）させるための駆動手段である。静電チャックＺアクチュエータ２８は、静電チャック２４を昇降（Ｚ方向移動）させるための駆動手段である。
位置調整機構２９は、静電チャック２４のアライメントのための駆動手段である。位置調整機構２９は、静電チャック２４全体を基板支持ユニット２２及びマスク支持ユニット２３に対して、Ｘ方向移動、Ｙ方向移動、θ回転させる。なお、本実施形態では、静電チャック２４をＸ、Ｙ、θ方向に位置調整することで、基板ＳとマスクＭの両者の位置を調整するアライメントを行ってもよい。
真空容器２１の外側上面には、上述した駆動機構の他に、真空容器２１の上面に設けられた透明窓を介して、基板Ｓ及びマスクＭに形成されたアライメントマークを撮影するためのアライメント用カメラ２０を設置してもよい。本実施例においては、アライメント用カメラ２０は、矩形の基板Ｓ、マスクＭ及び静電チャック２４の対角線に対応する位置または、矩形の４つのコーナー部に対応する位置に設置してもよい。
本実施形態の成膜装置１１に設置されるアライメント用カメラ２０は、基板ＳとマスクＭとの相対的な位置を高精度で調整するのに使われるファインアライメント用カメラであり、その視野角は狭いが高解像度を持つカメラである。成膜装置１１は、アライメント用カメラ２０として、ファインアライメント用カメラの他に相対的に視野角が広くて低解像度であるラフアライメント用カメラを有してもよい。
尚、位置調整機構２９は、アライメント用カメラ２０によって取得した基板Ｓ（第１被吸着体）及びマスクＭ（第２被吸着体）の位置情報に基づいて、基板Ｓ（第１被吸着体）とマスクＭ（第２被吸着体）を相対的に移動させて位置調整するアライメントを行う。
成膜装置１１は、制御部（不図示）を具備する。制御部は、基板Ｓの搬送及びアライメント、蒸発源の制御、成膜の制御などの機能を有する。制御部は、例えば、プロセッサ、メモリー、ストレージ、Ｉ/Ｏなどを持つコンピューターによって構成可能である。この
場合、制御部の機能はメモリーまたはストレージに格納されたプログラムをプロセッサが実行することにより実現される。コンピューターとしては、汎用のパーソナルコンピューターを使用してもよく、組込み型のコンピューターまたはＰＬＣ（Programmable Logic Controller）を使用してもよい。または、制御部の機能の一部または全部をＡＳＩＣやＦ
ＰＧＡのような回路で構成してもよい。また、成膜装置ごとに制御部が設置されていてもよく、一つの制御部が複数の成膜装置を制御するように構成してもよい。
＜静電チャックシステム＞
図３Ａ～図３Ｃを参照して本実施形態による静電チャックシステム３０について説明する。図３Ａは、本実施形態の静電チャックシステム３０の概念的なブロック図であり、図３Ｂは静電チャック２４の模式的な断面図であり、図３Ｃは静電チャック２４の模式的な平面図である。
本実施形態の静電チャックシステム３０は、図３Ａに示すように、静電チャック２４と、電位差印加部３１と、電位差制御部３２とを含む。
電位差印加部３１は、静電チャック２４の電極部に静電引力を発生させるための電位差を印加する。このように、電位差印加部３１は、所望の電位（電位差）が形成されるように電圧を印加する。
電位差制御部３２は、成膜装置１１の成膜工程の進行に応じて、電位差印加部３１から電極部に加えられる電位差の大きさ、電位差の印加開始時点、電位差の維持時間、電位差の印加順番などを制御する。電位差制御部３２は、例えば、静電チャック２４の電極部に含まれる複数のサブ電極部２４１～２４９への電位差印加をサブ電極部別に独立的に制御することができる。本実施形態では、電位差制御部３２が成膜装置１１の制御部とは別途設けられているが、本発明はこれに限定されず、成膜装置１１の制御部に統合されてもよい。
静電チャック２４は、基板Ｓとの間で静電吸着力を発生させる電極部を含み、電極部は、複数のサブ電極部２４１～２４９を含むことができる。例えば、本実施形態の静電チャック２４は、図３Ａに示すように、静電チャック２４の長手方向（Ｙ方向）および/また
は、静電チャック２４の短手方向（Ｘ方向）に沿って、分割された複数のサブ電極部２４１～２４９を含む。したがって、電極部は、静電チャック２４が有する複数の辺のうちの一辺（第１辺）に沿って分割された複数のサブ電極部２４１～２４９を含んでもよい。
サブ電極部２４１～２４９のそれぞれは、静電吸着力を発生させるためにプラス（第１極性）及びマイナス（第２極性）の電位が印加される電極対３３を含む。例えば、それぞれの電極対３３は、プラス電位が印加される第１電極３３１と、マイナス電位が印加される第２電極３３２とを含む。
第１電極３３１及び第２電極３３２は、図３Ｃに図示したように、それぞれ櫛形状を有する。例えば、第１電極３３１及び第２電極３３２は、それぞれ複数の櫛歯部と、複数の
櫛歯部に連結される基部とを含む。各電極３３１、３３２の基部は櫛歯部に電位を供給し、複数の櫛歯部は、基板Ｓとの間で静電吸着力を生じさせる。一つのサブ電極部において、第１電極３３１の各櫛歯部は、第２電極３３２の各櫛歯部と対向するように、交互に配置される。
第１電極３３１及び第２電極３３２に印加される電位に対応して被吸着体である基板Ｓが静電誘導あるいは誘電分極により帯電して静電チャック２４に吸着されるが、第１電極３３１の櫛歯部及び第２電極３３２の櫛歯部を細く、かつ間隔を狭くすることで絶縁体である基板Ｓに対しても十分に強い吸着力を発生させることができる。
つまり、第１電極３３１の櫛歯部及び第２電極３３２の櫛歯部によって大きな不均一な電界を形成し、これによるグラジエント力によって絶縁性基板を強く吸着することができる。櫛歯部の間隔が狭いほど電界強度の勾配が大きくなり、吸着力も大きくなる。櫛歯部間の電界の勾配が大きいため、絶縁破壊が生じないように、静電チャック２４の電極部が埋設される誘電体マトリックスとしては高抵抗材料を用いることが望ましい。
本実施例においては、静電チャック２４のサブ電極部２４１～２４９の各電極３３１、３３２が櫛形状を有すると説明したが、本発明はそれに限定されず、基板Ｓとの間で静電引力を発生させることができる限り、多様な形状を持つことができる。
本実施形態の静電チャック２４は、複数のサブ電極部に対応する複数の吸着部を有する。例えば、本実施例の静電チャック２４は、図３Ｃに図示したように、９つのサブ電極部２４１～２４９に対応する９つの吸着部を有するが、これに限定されず、基板Ｓの吸着をより精緻に制御するため、他の個数の吸着部を有してもよい。
吸着部は、静電チャック２４の長手方向（Ｙ軸方向）及び短手方向（Ｘ軸方向）に分割されるように設けられるが、これに限定されず、静電チャック２４の長手方向または短手方向だけに分割されてもよい。複数の吸着部は、物理的に一つのプレートが複数の電極部を持つことで構成されてもよく、物理的に分割された複数のプレートそれぞれが一つまたはそれ以上の電極部を持つことで構成されてもよい。例えば、図３Ｃに示した実施例において、複数の吸着部のそれぞれが複数のサブ電極部のそれぞれに対応するように構成されてもよく、一つの吸着部が複数のサブ電極部を含むように構成されてもよい。
つまり、電位差制御部３２によるサブ電極部２４１～２４９への電位差の印加を制御することで、後述するように、基板Ｓの吸着進行方向（Ｘ方向）と交差する方向（Ｙ方向）に配置された３つのサブ電極部２４１、２４４、２４７によって一つの吸着部を成すようにすることができる。すなわち、３つのサブ電極部２４１、２４４、２４７のそれぞれは、独立的に電位差制御が可能であるが、これら３つのサブ電極部２４１、２４４、２４７に同時に電位差が印加されるように制御することで、これら３つのサブ電極部２４１、２４４、２４７が一つの吸着部として機能するようにすることができる。複数の吸着部のそれぞれが独立的に基板Ｓの吸着を行うことができる限り、その具体的な物理的構造及び電気回路的構造を変更してもよい。
＜静電チャックシステムによる吸着方法及び電位差の制御＞
以下、図４Ａ～図４Ｄ及び図５を参照して、静電チャック２４に基板Ｓ及びマスクＭを吸着する工程及び電位差の制御について説明する。
図４Ａは、静電チャック２４に基板Ｓを吸着する工程を図示する。
本実施形態においては、図４Ａに示したように、基板Ｓが静電チャック２４の下面の全面に同時に吸着されるのではなく、静電チャック２４の第１辺（短辺）に沿って静電チャ
ック２４の一端から他端に向かって順次に吸着が進行する。ただし、本発明はこれに限定されず、例えば、静電チャック２４の対角線上の一つの角からこれと対向する他の角に向かって基板の吸着が進行してもよい。
静電チャック２４の第１辺に沿って基板Ｓが順次に吸着されるようにするために、複数のサブ電極部２４１～２４９に基板Ｓの吸着のための第１電位差を印加する順番を制御してもよく、複数のサブ電極部２４１～２４９に同時に第１電位差を印加するが、基板Ｓを支持する基板支持ユニット２２の支持部の構造や支持力を異ならせてもよい。例えば、電位差制御部３２は、複数のサブ電極部２４１～２４９のうち、静電チャック２４の一端のサブ電極部２４１から静電チャック２４の第１辺に沿って静電チャック２４の他端のサブ電極部２４９に向かって順次に、第１電位差が印加されるように制御してもよい。
図４Ａは、静電チャック２４の複数のサブ電極部２４１～２４９に印加される電位差の制御によって、基板Ｓを静電チャック２４に順次に吸着させる実施形態を示す。ここでは、静電チャック２４の長辺方向（Ｙ方向）に沿って配置される３つのサブ電極部２４１、２４４、２４７が第１吸着部４１を成し、静電チャック２４の中央部の３つのサブ電極部２４２、２４５、２４８が第２吸着部４２を成し、残り３つのサブ電極部２４３、２４６、２４９が第３吸着部４３を成すことを前提に説明する。
まず、図４Ａに示したように、成膜装置１１の真空容器２１内に基板Ｓが搬入され、基板支持ユニット２２の支持部に載置される。
続いて、静電チャック２４が下降し、基板支持ユニット２２の支持部上に載置された基板Ｓに向かって移動する。
静電チャック２４が基板Ｓに十分に近接または接触すると、電位差制御部３２は、静電チャック２４の第１辺（短手）に沿って第１吸着部４１から第３吸着部４３に向かって順次に第１電位差（ΔＶ１）が印加されるように制御する。
つまり、図４Ａに示したように、第１吸着部４１に先に第１電位差が印加され、次いで、第２吸着部４２に第１電位差が印加され、最終的に第３吸着部４３に第１電位差が印加されるように制御する。
第１電位差（ΔＶ１）は、基板Ｓを静電チャック２４に確実に吸着させるために十分な大きさの電位差に設定される。
これにより、基板Ｓの静電チャック２４への吸着が、基板Ｓの第１吸着部４１に対応する側から基板Ｓの中央部を経て、第３吸着部４３側に向かって進行し（すなわち、Ｘ方向に基板Ｓの吸着が進行し）、基板Ｓは、基板Ｓの中央部にしわ（撓み）が残らずに、平らな状態で静電チャック２４に吸着される。これにより、静電チャック２４に吸着された基板Ｓの撓みが低減される。
本実施形態においては、静電チャック２４が基板Ｓに十分に近接或いは接触した状態で第１電位差（ΔＶ１）を印加する場合の一例を説明したが、静電チャック２４が基板Ｓに向かって下降を始める前に、或いは、下降の途中に第１電位差（ΔＶ１）を印加してもよい。
基板Ｓの静電チャック２４への吸着工程が完了した後の所定の時点で、電位差制御部３２は、図４Ｂに示したように、静電チャック２４の電極部に印加される電位差を、第１電位差（ΔＶ１）から第１電位差（ΔＶ１）よりも小さい第２電位差（ΔＶ２）に下げる。
第２電位差（ΔＶ２）は、基板Ｓを静電チャック２４に吸着された状態に維持するための吸着維持電位差であり、基板Ｓを静電チャック２４に吸着させる際に印加した第１電位差（ΔＶ１）よりも小さい電位差である。静電チャック２４に印加される電位差が第２電位差（ΔＶ２）に下がると、これに対応して基板Ｓに誘導される分極電荷量も、図４Ｂに示したように、第１電位差（ΔＶ１）が加えられた場合に比べて減少するが、基板Ｓが一旦第１電位差（ΔＶ１）によって静電チャック２４に吸着された以後は、第１電位差（ΔＶ１）よりも小さい第２電位差（ΔＶ２）を印加しても基板Ｓの吸着状態を維持することができる。
このように、静電チャック２４の電極部に印加される電位差を第２電位差（ΔＶ２）に下げることで、基板Ｓを静電チャック２４から分離するのにかかる時間を短縮することができる。
つまり、静電チャック２４から基板Ｓを分離しようとする時、静電チャック２４の電極部に加えられる電位差をゼロ（０）にしても、直ちに静電チャック２４と基板Ｓとの間の静電引力が消えるのではなく、静電チャック２４と基板Ｓとの界面に誘導された電荷が消えるのに相当な時間（場合によっては、数分程度）がかかる。特に、静電チャック２４に基板Ｓを吸着させる際は、通常、その吸着を確実にするために、静電チャック２４に基板Ｓを吸着させるのに必要な最小静電引力（Ｆｔｈ）よりも十分に大きい静電引力が作用するように第１電位差（例えば、図５に示したΔＶｍａｘ）を設定するが、このような第１電位差から基板Ｓの分離が可能な状態になるまでは相当な時間がかかる。
本実施例では、このような静電チャック２４からの基板Ｓの分離にかかる時間により全体的な工程時間（Ｔａｃｔ）が増加してしまうことを防止するために、基板Ｓが静電チャック２４に吸着した後に、所定の時点で、静電チャック２４に印加される電位差を第２電位差に下げる。
図４Ｂに示した実施例では、静電チャック２４の第１吸着部４１～第３吸着部４３に印加される電位差を同時に第２電位差に下げることと示したが、本発明はこれに限定されず、吸着部別に第２電位差に下げる時点や印加される第２電位差の大きさがそれぞれ異なるようにしてもよい。例えば、第１吸着部４１から第３吸着部４３に向かって順次に第２電位差に下げてもよい。
このように、静電チャック２４の電極部に印加される電位差が第２電位差に下がった後、静電チャック２４に吸着した基板Ｓとマスク支持ユニット２３上に載置されたマスクＭの相対的位置を調整（アライメント）する。本実施例では、静電チャック２４の電極部に印加される電位差が第２電位差に下がった後に基板ＳとマスクＭと間の相対的な位置調整（アライメント）を行う場合の一例を説明したが、本発明はこれに限定されず、静電チャック２４の電極部に第１電位差が印加されている状態でアライメント工程を行ってもよい。
続いて、図４Ｃに図示したように、静電チャック２４の電極部に第３電位差（ΔＶ３）を印加することで、基板Ｓを介してマスクＭを吸着させる。つまり、静電チャック２４に吸着した基板Ｓの下面にマスクＭを吸着させる。
このため、まず、基板Ｓが吸着した静電チャック２４を静電チャックＺアクチュエータ２８によりマスクＭに向かって下降させる。
静電チャック２４に吸着した基板Ｓの下面がマスクＭに十分に近接又は接触すれば、電
位差制御部３２は、電位差印加部３１が静電チャック２４の電極部に第３電位差（ΔＶ３）を印加するように制御する。
第３電位差（ΔＶ３）は、第２電位差（ΔＶ２）よりも大きく、基板Ｓ越しにマスクＭが静電誘導によって帯電できる程度の大きさであることが好ましい。これによって、マスクＭを基板Ｓ越しに静電チャック２４に吸着することができる。ただし、本発明はこれに限定されず、第３電位差（ΔＶ３）は、第２電位差（ΔＶ２）と同じ大きさを有してもよい。第３電位差（ΔＶ３）が第２電位差（ΔＶ２）と同じ大きさを有しても、前述した通り、静電チャック２４の下降によって静電チャック２４または基板ＳとマスクＭとの間の相対的な距離が縮まるので、静電チャック２４の電極部に印加される電位差の大きさを大きくしなくても、基板Ｓに静電誘導された分極電荷によってマスクＭにも静電誘導を起こせることができ、マスクＭを基板Ｓ越しに静電チャック２４に吸着できる程度の吸着力が得られる。
第３電位差（ΔＶ３）は、第１電位差（ΔＶ１）よりも小さくしてもよく、工程時間（Ｔａｃｔ）の短縮を考慮して第１電位差（ΔＶ１）と同等な程度の大きさにしてもよい。例えば、第３電位差（ΔＶ３）は、第１電位差（ΔＶ１）以下であってもよい。
図４Ｃに図示したマスク吸着工程では、マスクＭにしわが残らずに、マスクＭを基板Ｓの下面に吸着できるように、電位差制御部３２は、第３電位差（ΔＶ３）を静電チャック２４全体にわたって同時に印加するのではなく、静電チャック２４の第１辺に沿って第１吸着部４１から第３吸着部４３に向かって順次に印加する。
つまり、図４Ｃに示したように、第１吸着部４１に先に第３電位差が印加され、次いで、第２吸着部４２に第３電位差が印加され、第３吸着部４３には最終的に第３電位差が加えられるように制御する。第１電位差の印加と同様に、例えば、電位差制御部３２は、複数のサブ電極部２４１～２４９のうち、静電チャック２４の一端のサブ電極部２４１から静電チャック２４の第１辺に沿って静電チャック２４の他端のサブ電極部２４９に向かって順次に、第３電位差が印加されるように制御してもよい。
これにより、マスクＭの静電チャック２４への吸着は、マスクＭの第１吸着部４１に対応する側からマスクＭの中央部を経て、第３吸着部４３側に向かって、進行し（すなわち、Ｘ方向にマスクＭの吸着が進行し）、マスクＭは、マスクＭの中央部にしわが残ることなく、平らな状態で静電チャック２４に吸着される。したがって、静電チャック２４に吸着されたマスクＭの撓みが低減される。
本実施形態においては、静電チャック２４がマスクＭに近接或いは接触した状態で第３電位差（ΔＶ３）を印加する場合の一例を説明したが、静電チャック２４がマスクＭに向かって下降を始める前に、或いは、下降の途中に第３電位差（ΔＶ３）を印加してもよい。
マスクＭの静電チャック２４への吸着工程が完了した後の所定の時点で、電位差制御部３２は、図４Ｄに示したように、静電チャック２４の電極部に印加される電位差を、第３電位差（ΔＶ３）から第３電位差（ΔＶ３）よりも小さい第４電位差（ΔＶ４）に下げる。
第４電位差（ΔＶ４）は、静電チャック２４に基板Ｓ越しに吸着されたマスクＭの吸着状態を維持するための吸着維持電位差であり、マスクＭを静電チャック２４に吸着させる時の第３電位差（ΔＶ３）よりも小さい電位差である。静電チャック２４に印加される電位差が第４電位差（ΔＶ４）に下がると、これに対応してマスクＭに誘導される分極電荷
量も、図４Ｄに示したように、第３電位差（ΔＶ３）が加えられた場合に比べて減少するが、マスクＭが一旦第３電位差（ΔＶ３）によって静電チャック２４に吸着された以後は、第３電位差（ΔＶ３）よりも小さい第４電位差（ΔＶ４）を印加してもマスクＭの吸着状態を維持することができる。
このように、静電チャック２４の電極部に印加される電位差を第４電位差（ΔＶ４）に下げることで、基板Ｓを静電チャック２４から分離するのにかかる時間を減らすことができる。
つまり、静電チャック２４からマスクＭを分離しようとする時、静電チャック２４の電極部に加えられる電位差をゼロ（０）にしても、直ちに静電チャック２４とマスクＭとの間の静電引力が消えるのではなく、基板ＳとマスクＭとの界面に誘導された電荷が消えるのに相当な時間（場合によっては、数分程度）がかかる。特に、静電チャック２４にマスクＭを吸着させる際は、通常、その吸着を確実にし、吸着にかかる時間を短縮するために、十分に大きい電位差を印加するが、このような第３電位差からマスクの分離が可能な状態になるまでは相当な時間がかかる。
本実施例では、このような静電チャック２４からのマスクＭの分離にかかる時間により全体的な工程時間（Ｔａｃｔ）が増加してしまうことを防止するために、マスクＭが静電チャック２４に吸着した後に、所定の時点で、静電チャック２４に印加される電位差を第４電位差に下げる。
図４Ｄに図示した実施例では、静電チャック２４の第１吸着部４１～第３吸着部４３に印加される電位差を同時に第４電位差に下げることにしたが、本発明はこれに限定されず、吸着部別に第４電位差に下げる時点や印加される第４電位差の大きさがそれぞれ異なるようにしてもよい。例えば、第１吸着部４１から第３吸着部４３に向かって順次に第４電位差に下げてもよい。
このようにして、マスクＭが基板Ｓ越しに静電チャック２４に吸着した状態で、蒸発源２５から蒸発された蒸着材料がマスクＭを介して基板Ｓに成膜される成膜工程が行われる。本実施例では、静電チャック２４による静電吸着力でマスクＭを保持する場合の一例を説明したが、本発明はこれに限定されず、静電チャック２４の上部に設置されたマグネット板によって金属製のマスクＭに磁力を印加することで、より確実にマスクＭを基板Ｓに密着させることができる。
以下、図５を参照して、静電チャック２４により基板ＳおよびマスクＭを吸着して保持する過程において、静電チャック２４の電極部またはサブ電極部に印加される電位差の制御について説明する。
まず、基板Ｓを静電チャック２４に吸着させるために、所定の時点（ｔ１）で静電チャック２４の電極部またはサブ電極部に第１電位差（ΔＶ１）を印加する。
第１電位差（ΔＶ１）は、基板Ｓを静電チャック２４に吸着させるのに十分な静電吸着力が得られる大きさを有し、静電チャック２４の電極部またはサブ電極部に第１電位差が印加されてから基板Ｓに分極電荷が発生するまでかかる時間を短縮させるために可能な限り大きい電位差であることが好ましい。例えば、電位差印加部３１によって印加可能な最大電位差（ΔＶｍａｘ）を印加してもよい。
続いて、印加された第１電位差によって基板Ｓに分極電荷が誘導され、基板Ｓが静電チャック２４に十分な静電吸着力で吸着した後（ｔ＝ｔ２）に、静電チャック２４の電極部
またはサブ電極部に印加される電位差を第２電位差（ΔＶ２）に下げる。第２電位差（ΔＶ２）は、基板Ｓが静電チャック２４に吸着した状態を維持できる最も低い電位差（ΔＶｍｉｎ）であればよい。
続いて、マスクＭを基板Ｓ越しに静電チャック２４に吸着させるために、静電チャック２４の電極部またはサブ電極部に印加される電位差を第３電位差（ΔＶ３）に上げる（ｔ＝ｔ３）。第３電位差（ΔＶ３）は、マスクＭを基板Ｓ越しに静電チャック２４に吸着させるための電位差であるので、第２電位差（ΔＶ２）以上の大きさを有することが好ましく、工程時間を考慮して電位差印加部３１が印加できる最大電位差（ΔＶｍａｘ）であることがより好ましい。
本実施形態では、成膜工程後に基板ＳおよびマスクＭを静電チャック２４から分離するのにかかる時間を短縮するために、静電チャック２４の電極部またはサブ電極部に印加される電位差を第３電位差（ΔＶ３）に維持せず、より小さい第４電位差（ΔＶ４）に下げる（ｔ＝ｔ４）。ただし、マスクＭが基板Ｓ越しに静電チャック２４に吸着した状態を維持するために、第４電位差（ΔＶ４）は、基板Ｓのみが静電チャック２４に吸着された状態を維持するのに必要な第２電位差（ΔＶ２）以上の電位差であることが好ましい。
成膜工程が完了した後（ｔ５）に、マスクＭを静電チャック２４から分離するために、まず、静電チャック２４の電極部に印加される電位差を、基板Ｓのみの吸着状態が維持可能な電位差（ΔＶｍｉｎ）に下げる（第５電位差）。
これによって、マスク（Ｍ）が分離した後、静電チャック２４の電極部に印加される電位差をゼロ（０）に下げるか（すなわち、オフにするか）、反対極性の電位差を印加する（ｔ＝ｔ６）。これにより、基板Ｓに誘導された分極電荷が除去されて、基板Ｓが静電チャック２４から分離できる。
基板ＳとマスクＭを静電チャック２４から分離するための他の実施例では、成膜工程が完了した後に、第５電位差に下げる段階を省いて、基板ＳとマスクＭを同時に静電チャック２４から分離する。このために、電位差印加部３１をオフにするか、静電チャック２４の電極部またはサブ電極部に反対極性の電位差を印加する。これにより、基板ＳとマスクＭは同時に静電チャック２４から分離され、以後、別途の機構を使用して基板ＳとマスクＭを分離する。
＜成膜プロセス＞
以下、本実施形態による静電チャックの電位差制御を採用した成膜方法について説明する。
真空容器２１内のマスク支持ユニット２３にマスクＭが載置された状態で、搬送室１３の搬送ロボット１４によって成膜装置１１の真空容器２１内に基板Ｓが搬入される。
真空容器２１内に進入した搬送ロボット１４のハンドが下降し、基板Ｓを基板支持ユニット２２の支持部上に載置する。
続いて、静電チャック２４が基板Ｓに向かって下降し、基板Ｓに十分に近接或いは接触した後に、静電チャック２４に第１電位差（ΔＶ１）を印加し、基板Ｓを吸着する。
本発明の一実施形態においては、基板Ｓを静電チャック２４から分離するのに必要な時間を最大限に確保するため、基板Ｓの静電チャック２４への吸着が完了した後に、静電チャック２４に加えられる電位差を第１電位差（ΔＶ１）から第２電位差（ΔＶ２）に下げ
る。静電チャック２４に加えられる電位差を第２電位差（ΔＶ２）に下げても、第１電位差（ΔＶ１）によって基板Ｓに誘導された分極電荷が放電されるまでに時間がかかるため、以降の工程で静電チャック２４による基板Ｓへの吸着力を維持することができる。
静電チャック２４に基板Ｓが吸着された状態で、基板ＳのマスクＭに対する相対的な位置ずれを計測するため、基板ＳをマスクＭに向かって下降させる。本発明の他の実施形態においては、静電チャック２４に吸着された基板Ｓの下降の過程で基板Ｓが静電チャック２４から脱落することを確実に防止するために、基板Ｓの下降の過程が完了した後（つまり、後述するアライメント工程が開始する直前）に、静電チャック２４に加える電位差を第２電位差（ΔＶ２）に下げる。
基板Ｓが計測位置まで下降すると、アライメント用カメラ２０で基板ＳとマスクＭに形成されたアライメントマークを撮影して、基板ＳとマスクＭの相対的な位置ずれを計測する。本発明の他の実施形態では、基板ＳとマスクＭの相対的位置の計測工程の精度をより高めるために、アライメントのための計測工程が完了した後（アライメント工程中）に、静電チャック２４に加えられる電位差を第２電位差に下げる。つまり、静電チャック２４に基板Ｓを第１電位差（ΔＶ１）によって強く吸着させた状態（基板Ｓをより平らに維持した状態）での基板ＳとマスクＭのアライメントマークを撮影することにより、計測工程の精度を上げることができる。
計測の結果、基板ＳのマスクＭに対する相対的位置ずれが閾値を超えることが判明すれば、静電チャック２４に吸着された状態の基板Ｓを水平方向（ＸＹθ方向）に移動させて、基板ＳをマスクＭに対して、位置調整（アライメント）する。本発明の他の実施形態においては、このような位置調整の工程が完了した後に、静電チャック２４に加えられる電位差を第２電位差（ΔＶ２）に下げる。これによって、アライメント工程全体（相対的な位置計測や位置調整）にわたって精度をより高めることができる。
アライメント工程の後、マスクＭを基板Ｓ越しに静電チャック２４に吸着させる。このため、静電チャック２４の電極部またはサブ電極部に第２電位差以上の大きさを有する第３電位差（ΔＶ３）を印加する。
このようなマスクＭの吸着工程が完了した後、静電チャック２４の電極部またはサブ電極部に印加される電位差を、静電チャック２４に基板ＳとマスクＭが吸着された状態を維持することができる電位差である、第４電位差に下げる。これにより、成膜工程の完了後に基板ＳおよびマスクＭを静電チャック２４から分離するのにかかる時間を短縮することができる。
続いて、蒸発源２５のシャッタを開け、蒸着材料をマスクＭを介して基板Ｓに蒸着させる。
所望の厚さの蒸着材料を基板Ｓに蒸着した後、静電チャック２４の電極部またはサブ電極部に印加される電位差を第５電位差に下げてマスクＭを分離し、静電チャック２４に基板Ｓのみが吸着した状態で、静電チャックＺアクチュエータ２８により、基板Ｓを上昇させる。
続いて、搬送ロボット１４のハンドが成膜装置１１の真空容器２１内に進入し、静電チャック２４の電極部或いはサブ電極部にゼロ（０）または逆極性の電位差が印加され（ｔ６）、静電チャック２４が基板Ｓから分離されて上昇する。その後、蒸着が完了した基板Ｓを搬送ロボット１４によって真空容器２１から搬出する。
＜電子デバイスの製造方法＞
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機ＥＬ表示装置の構成及び製造方法を例示する。
まず、製造する有機ＥＬ表示装置について説明する。図６（ａ）は有機ＥＬ表示装置６０の全体図、図６（ｂ）は１画素の断面構造を表している。
図６（ａ）に示すように、有機ＥＬ表示装置６０の表示領域６１には、発光素子を複数備える画素６２がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域６１において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機ＥＬ表示装置の場合、互いに異なる発光を示す第１発光素子６２Ｒ、第２発光素子６２Ｇ、第３発光素子６２Ｂの組合せにより画素６２が構成されている。画素６２は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも１色以上であれば特に制限されるものではない。
図６（ｂ）は、図６（ａ）のＡ－Ｂ線における部分断面模式図である。画素６２は、基板６３上に、陽極６４と、正孔輸送層６５と、発光層６６Ｒ、６６Ｇ、６６Ｂのいずれかと、電子輸送層６７と、陰極６８と、を備える有機ＥＬ素子を有している。これらのうち、正孔輸送層６５、発光層６６Ｒ、６６Ｇ、６６Ｂ、電子輸送層６７が有機層に相当する。また、本実施形態では、発光層６６Ｒは赤色を発する有機ＥＬ層、発光層６６Ｇは緑色を発する有機ＥＬ層、発光層６６Ｂは青色を発する有機ＥＬ層である。発光層６６Ｒ、６６Ｇ、６６Ｂは、それぞれ赤色、緑色、青色を発する発光素子（有機ＥＬ素子と記述する場合もある）に対応するパターンに形成されている。また、陽極６４は、発光素子ごとに分離して形成されている。正孔輸送層６５と電子輸送層６７と陰極６８は、複数の発光素子６２Ｒ、６２Ｇ、６２Ｂと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、陽極６４と陰極６８とが異物によってショートするのを防ぐために、複数の陽極６４間に絶縁層６９が設けられている。さらに、有機ＥＬ層は水分や酸素によって劣化するため、水分や酸素から有機ＥＬ素子を保護するための保護層７０が設けられている。
図６（ｂ）では正孔輸送層６５や電子輸送層６７が一つの層で示されているが、有機ＥＬ表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、陽極６４と正孔輸送層６５との間には陽極６４から正孔輸送層６５への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、陰極６８と電子輸送層６７の間にも電子注入層を形成することができる。
次に、有機ＥＬ表示装置の製造方法の例について具体的に説明する。
まず、有機ＥＬ表示装置を駆動するための回路（不図示）および陽極６４が形成された基板６３を準備する。
陽極６４が形成された基板６３の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、陽極６４が形成された部分に開口部が形成されるようにパターニングして絶縁層６９を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層６９がパターニングされた基板６３を第１の有機材料成膜装置に搬入し、基板支持ユニット及び静電チャックにて基板６３を保持し、正孔輸送層６５を、表示領域の陽極
６４の上に共通する層として成膜する。正孔輸送層６５は真空蒸着により成膜される。実際には正孔輸送層６５は表示領域６１よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層６５までが形成された基板６３を第２の有機材料成膜装置に搬入し、基板支持ユニット及び静電チャックにて保持する。基板６３とマスクとのアライメントを行い、基板６３をマスクの上に載置し、基板６３の赤色を発する素子を配置する部分に、赤色を発する発光層６６Ｒを成膜する。
発光層６６Ｒの成膜と同様に、第３の有機材料成膜装置により緑色を発する発光層６６Ｇを成膜し、さらに第４の有機材料成膜装置により青色を発する発光層６６Ｂを成膜する。発光層６６Ｒ、６６Ｇ、６６Ｂの成膜が完了した後、第５の成膜装置により表示領域６１の全体に電子輸送層６７を成膜する。電子輸送層６７は、３色の発光層６６Ｒ、６６Ｇ、６６Ｂに共通の層として形成される。
電子輸送層６７まで形成された基板６３を金属性蒸着材料成膜装置で移動させて陰極６８を成膜する。
本発明によると、基板とマスクを静電チャック２４に吸着させた後、所定の時点で静電チャック２４に印加する電位差をあらかじめ下げておくことによって、基板及び/又はマ
スクを静電チャック２４から分離するのにかかる時間を短縮し、工程時間を減らすことができる。
その後プラズマＣＶＤ装置に移動して保護層７０を成膜して、有機ＥＬ表示装置６０が完成する。
絶縁層６９がパターニングされた基板６３を成膜装置に搬入してから保護層７０の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機ＥＬ材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本実施例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を示したものでしかなく、本発明は上記実施例の構成に限定されず、その技術思想の範囲内で適宜変形してもよい。
１:クラスタ装置
１１:成膜装置
１２:マスクストック装置
１３:搬送室
１４:搬送ロボット
２０:アライメント用カメラ
２１:真空容器
２２:基板支持ユニット
２３:マスク支持ユニット
２４:静電チャック
２５:蒸発源
２８:静電チャックＺアクチュエータ
２９:位置調整機構
３０:静電チャックシステム
３１:電位差印加部
３２:電位差制御部
３３:電極対
４１～４３:第１吸着部～第３吸着部
２４１～２４９:サブ電極部
３３１:第１電極
３３２:第２電極

Claims (16)

  1. 被吸着体を吸着するための静電チャックシステムであって、
    電極部を含む静電チャックと、
    前記静電チャックの前記電極部に電位差を印加するための電位差印加部と、
    前記電位差印加部による電位差の印加を制御するための電位差制御部とを含み、
    前記電位差制御部は、第１被吸着体を前記静電チャックに吸着させるための第１電位差、前記第１被吸着体を前記静電チャックに吸着させた状態に維持させるための前記第１電位差よりも小さい第２電位差、及び前記静電チャックに前記第１被吸着体を介して、第２被吸着体を吸着するための第３電位差が前記電極部に順次に印加されるように制御し、
    前記第３電位差は、前記第２電位差よりも大きく、かつ、前記第１電位差より小さく、
    前記第２電位差を印加してから前記第３電位差を印加するまでの間に、前記第１被吸着体を吸着している前記静電チャックと前記第２被吸着体とを近づけることを特徴とする静電チャックシステム。
  2. 前記電位差制御部は、前記第３電位差の印加以後に、第４電位差が前記電極部に印加されるように制御することを特徴とする請求項１に記載の静電チャックシステム。
  3. 前記第４電位差は、前記第３電位差よりも小さいことを特徴とする請求項２に記載の静電チャックシステム。
  4. 前記第４電位差は、前記第２電位差以上であることを特徴とする請求項２又は請求項３に記載の静電チャックシステム。
  5. 前記電極部は、前記静電チャックの第１辺に沿って分割された複数のサブ電極部を含むことを特徴とする請求項１～請求項４の何れか一項に記載の静電チャックシステム。
  6. 前記電位差制御部は、前記複数のサブ電極部のうち、前記静電チャックの一端のサブ電極部から前記第１辺に沿って前記静電チャックの他端のサブ電極部に向かって順次に、前記第１電位差が印加されるように制御することを特徴とする請求項５に記載の静電チャックシステム。
  7. 前記電位差制御部は、前記複数のサブ電極部のうち、前記静電チャックの一端のサブ電極部から前記第１辺に沿って前記静電チャックの他端のサブ電極部に向かって順次に、前記第３電位差が印加されるように制御することを特徴とする請求項５又は請求項６に記載の静電チャックシステム。
  8. 前記電極部は、第１極性の電位が印加される櫛形状の第１電極と、前記第１極性と反対極性の電位が印加される櫛形状の第２電極とを含み、櫛形状の前記第１電極の各櫛歯部と櫛形状の前記第２電極の各櫛歯部とは交互に配置されることを特徴とする請求項１～請求項７の何れか一項に記載の静電チャックシステム。
  9. 基板にマスクを介して成膜を行うための成膜装置であって、
    第１被吸着体である基板と第２被吸着体であるマスクを吸着するための静電チャックシステムを含み、
    前記静電チャックシステムは、請求項１～請求項８の何れか一項に記載の静電チャックシステムであることを特徴とする成膜装置。
  10. 被吸着体を吸着するための吸着方法であって、
    静電チャックの電極部に第１電位差を印加して第１被吸着体を静電チャックに吸着する第１工程と、
    前記第１工程の後に、前記電極部に前記第１電位差よりも小さく、前記第１被吸着体を前記静電チャックに吸着させた状態に維持させるための第２電位差を印加する第２工程と、
    前記第２工程の後に、前記電極部に前記第２電位差よりも大きく、かつ、第１電位差より小さい第３電位差を印加して、前記静電チャックに前記第１被吸着体を介して第２被吸着体を吸着する第３工程と、
    前記第２電位差を印加してから前記第３電位差を印加するまでの間に、前記第１被吸着体を吸着している前記静電チャックと前記第２被吸着体とを近づける段階と、を含むことを特徴とする吸着方法。
  11. 前記第２被吸着体を吸着する工程以後に、前記第３電位差よりも小さい第４電位差を前記電極部に印加する工程をさらに含むことを特徴とする請求項１０に記載の吸着方法。
  12. 前記第４電位差は前記第２電位差以上であることを特徴とする請求項１１に記載の吸着方法。
  13. 前記第１被吸着体を吸着する工程において、前記静電チャックの第１辺に沿って分割された複数のサブ電極部のうち、前記静電チャックの一端のサブ電極部から前記第１辺に沿って前記静電チャックの他端のサブ電極部に向かって順次に、前記第１電位差が印加されることを特徴とする請求項１０～請求項１２の何れか一項に記載の吸着方法。
  14. 前記第２被吸着体を吸着する工程において、前記静電チャックの第１辺に沿って分割された複数のサブ電極部のうち、前記静電チャックの一端のサブ電極部から前記第１辺に沿って前記静電チャックの他端のサブ電極部に向かって順次に、前記第３電位差が印加されることを特徴とする請求項１０～請求項１３の何れか一項に記載の吸着方法。
  15. 基板にマスクを介して蒸着材料を成膜する成膜方法であって、
    請求項１０～請求項１４の何れか一項に記載の吸着方法によって前記静電チャックに前記基板と前記マスクが吸着した状態で、蒸着材料を蒸発させ、前記マスクを介して前記基板に前記蒸着材料を成膜する工程とを含むことを特徴とする成膜方法。
  16. 請求項１５の成膜方法を用いて、電子デバイスを製造することを特徴とする電子デバイスの製造方法。
JP2018221716A 2018-06-11 2018-11-27 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法 Active JP7278541B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180066582A KR102427823B1 (ko) 2018-06-11 2018-06-11 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR10-2018-0066582 2018-06-11

Publications (3)

Publication Number Publication Date
JP2019216230A JP2019216230A (ja) 2019-12-19
JP2019216230A5 JP2019216230A5 (ja) 2022-01-06
JP7278541B2 true JP7278541B2 (ja) 2023-05-22

Family

ID=68810467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018221716A Active JP7278541B2 (ja) 2018-06-11 2018-11-27 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP7278541B2 (ja)
KR (1) KR102427823B1 (ja)
CN (1) CN110578118A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102411995B1 (ko) * 2018-09-21 2022-06-21 캐논 톡키 가부시키가이샤 정전척 시스템, 성막장치, 흡착 및 분리방법, 성막방법 및 전자 디바이스의 제조방법
CN113005403B (zh) * 2019-12-20 2023-06-20 佳能特机株式会社 成膜装置、使用其的成膜方法及电子器件的制造方法
KR102501609B1 (ko) * 2019-12-20 2023-02-17 캐논 톡키 가부시키가이샤 성막 장치, 이를 사용한 성막 방법, 및 전자 디바이스의 제조방법
CN113005398B (zh) * 2019-12-20 2023-04-07 佳能特机株式会社 成膜装置、成膜方法及电子器件的制造方法
KR20210080802A (ko) * 2019-12-23 2021-07-01 캐논 톡키 가부시키가이샤 성막 장치, 성막 방법, 및 전자 디바이스의 제조방법
KR20210081589A (ko) * 2019-12-24 2021-07-02 캐논 톡키 가부시키가이샤 성막장치, 전자 디바이스 제조장치, 성막방법, 및 전자 디바이스 제조방법
CN113093416B (zh) * 2021-04-02 2024-04-12 曲面超精密光电(深圳)有限公司 一种超长宽比平面全贴合方法及其设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116849A (ja) 2003-10-09 2005-04-28 Canon Inc 静電吸着装置及び方法、露光装置、デバイスの製造方法
JP2007251083A (ja) 2006-03-20 2007-09-27 Mitsubishi Heavy Ind Ltd ガラス基板の静電吸着装置及びその吸着離脱方法
JP2014065959A (ja) 2012-09-27 2014-04-17 Hitachi High-Technologies Corp 蒸着装置、および、蒸着装置における基板設置方法
JP2016539489A (ja) 2013-09-20 2016-12-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 集積静電チャックを備えた基板キャリア
JP2017516294A (ja) 2014-05-09 2017-06-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板キャリアシステム及びそれを使用するための方法
JP2017155338A (ja) 2016-03-03 2017-09-07 エルジー ディスプレイ カンパニー リミテッド 有機発光素子の蒸着装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204325A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 静電吸着装置およびその吸着方法
JP3805134B2 (ja) * 1999-05-25 2006-08-02 東陶機器株式会社 絶縁性基板吸着用静電チャック
JP4647122B2 (ja) * 2001-03-19 2011-03-09 株式会社アルバック 真空処理方法
EP1359466A1 (en) * 2002-05-01 2003-11-05 ASML Netherlands B.V. Chuck, lithographic projection apparatus, method of manufacturing a chuck and device manufacturing method
DE102008037387A1 (de) * 2008-09-24 2010-03-25 Aixtron Ag Verfahren sowie Vorrichtung zum Abscheiden lateral strukturierter Schichten mittels einer magnetisch auf einem Substrathalter gehaltenen Schattenmaske
JP2011195907A (ja) 2010-03-19 2011-10-06 Tokyo Electron Ltd マスク保持装置及び薄膜形成装置
US9463543B2 (en) 2014-06-02 2016-10-11 Applied Materials, Inc. Electromagnetic chuck for OLED mask chucking
KR102235605B1 (ko) * 2014-10-08 2021-04-06 삼성디스플레이 주식회사 증착 장치 및 이를 이용한 증착 방법
KR102083443B1 (ko) * 2015-04-15 2020-03-02 가부시키가이샤 알박 기판홀딩기구, 성막 장치, 및 기판의 홀딩방법
KR102586049B1 (ko) * 2015-11-13 2023-10-10 삼성디스플레이 주식회사 마스크 프레임 조립체, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
KR102490641B1 (ko) * 2015-11-25 2023-01-20 삼성디스플레이 주식회사 증착 장치 및 증착 방법
KR102219478B1 (ko) * 2016-06-24 2021-02-23 캐논 톡키 가부시키가이샤 기판 재치 방법, 성막 방법, 전자 디바이스 제조 방법
CN107856041B (zh) * 2016-09-22 2021-04-20 欣兴电子股份有限公司 吸盘装置以及元件转移方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116849A (ja) 2003-10-09 2005-04-28 Canon Inc 静電吸着装置及び方法、露光装置、デバイスの製造方法
JP2007251083A (ja) 2006-03-20 2007-09-27 Mitsubishi Heavy Ind Ltd ガラス基板の静電吸着装置及びその吸着離脱方法
JP2014065959A (ja) 2012-09-27 2014-04-17 Hitachi High-Technologies Corp 蒸着装置、および、蒸着装置における基板設置方法
JP2016539489A (ja) 2013-09-20 2016-12-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 集積静電チャックを備えた基板キャリア
JP2017516294A (ja) 2014-05-09 2017-06-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板キャリアシステム及びそれを使用するための方法
JP2017155338A (ja) 2016-03-03 2017-09-07 エルジー ディスプレイ カンパニー リミテッド 有機発光素子の蒸着装置

Also Published As

Publication number Publication date
JP2019216230A (ja) 2019-12-19
CN110578118A (zh) 2019-12-17
KR102427823B1 (ko) 2022-07-29
KR20190140156A (ko) 2019-12-19

Similar Documents

Publication Publication Date Title
JP7278541B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP2020072273A (ja) 吸着及びアライメント方法、吸着システム、成膜方法、成膜装置及び電子デバイスの製造方法
JP7288756B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP2021098883A (ja) 成膜装置、これを用いた成膜方法及び電子デバイスの製造方法
JP7336867B2 (ja) 吸着システム、成膜装置、吸着方法、成膜方法、及び電子デバイスの製造方法
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP7253367B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7262221B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
KR102430370B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
JP2020050952A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP7162845B2 (ja) 静電チャックシステム、成膜装置、吸着及び分離方法、成膜方法及び電子デバイスの製造方法
JP7224167B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP7224172B2 (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
CN113005403B (zh) 成膜装置、使用其的成膜方法及电子器件的制造方法
JP2020053684A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020053662A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2021100107A (ja) 成膜装置、成膜方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R150 Certificate of patent or registration of utility model

Ref document number: 7278541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150