JP7266054B2 - 伝送制御方法、伝送制御システム - Google Patents

伝送制御方法、伝送制御システム Download PDF

Info

Publication number
JP7266054B2
JP7266054B2 JP2021024672A JP2021024672A JP7266054B2 JP 7266054 B2 JP7266054 B2 JP 7266054B2 JP 2021024672 A JP2021024672 A JP 2021024672A JP 2021024672 A JP2021024672 A JP 2021024672A JP 7266054 B2 JP7266054 B2 JP 7266054B2
Authority
JP
Japan
Prior art keywords
transmission
controller
reference value
opening
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021024672A
Other languages
English (en)
Other versions
JP2022126536A (ja
Inventor
聡太 小泉
尚規 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2021024672A priority Critical patent/JP7266054B2/ja
Priority to CN202110900760.8A priority patent/CN114968077A/zh
Priority to US17/473,923 priority patent/US11644976B2/en
Publication of JP2022126536A publication Critical patent/JP2022126536A/ja
Application granted granted Critical
Publication of JP7266054B2 publication Critical patent/JP7266054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653Monitoring storage devices or systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0613Improving I/O performance in relation to throughput
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0674Disk device
    • G06F3/0676Magnetic disk device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、伝送制御方法、および、伝送制御システムに関する。
従来より、例えば、ストレージシステムにおいて、ケーブルの破損や経時劣化を原因として、デバイス間の伝送信号の品質が劣化することが知られている。また、ケーブルを原因とする故障が発生することも知られている。そこで、こうした事態に対応する技術として、特許文献1は、システム運用に影響を与えることなく経路診断を行う技術を開示する。
特許文献1は、2つのコントローラと、4つのIOモジュールと、2つの記憶装置と、を備え、上位装置であるホスト装置からボリュームに対して行われる入出力要求(例えば、リードコマンドやライトコマンド)に応じて、このボリュームに対応する記憶装置に対して、データの読み出しや書き込み等の処理を行うストレージシステムを開示する。そして、コントローラは、IOモジュールとの間でデータの送受信を行うデータ伝送路(診断対象経路)を診断する診断機能を備え、採取されたイコライザ変数の組み合わせにより、「正常状態」、「予防交換要」、および、「交換要」の3つ種類の状態のうち、いずれかの状態に該当するか判定する。
特開2017-129969号公報
しかしながら、デバイス間を接続する高速伝送(例えば、PCIeに係る高速伝送)では、特許文献1の技術を用いても、システム稼働時に障害発生の予兆を適切に監視することができなくなり、その結果として、障害発生時以外の伝送品質が担保されず、システム全体としての性能や冗長性が低下することがあると考えられた。
そこで、本発明は、障害発生の予兆を適切に監視して対応することができ、システム全体としての性能や冗長性の低下を抑制することができる伝送制御方法、および、伝送制御システムを提供することを目的とする。
本発明の第1の態様によれば、下記の伝送制御方法が提供される。すなわち、伝送制御方法は、アイパターンの開口部の大きさを定めたパラメータを用いて、伝送線路における伝送の性能を判定し、前記判定の結果に基づいて、伝送線路における伝送品質に影響するパラメータである伝送パラメータを調整する。
本発明の第2の態様によれば、下記の伝送制御システムが提供される。すなわち、伝送制御システムは、記憶部と、第1コントローラと、を備える。第1コントローラは、上位装置であるホストと記憶部を接続する第1伝送線路に接続される。第1コントローラは、調整処理プログラムを実行して、アイパターンの開口部の大きさを定めたパラメータを用いて、第1伝送線路における伝送の性能を判定し、前記判定の結果に基づいて、第1伝送線路における伝送品質に影響するパラメータである伝送パラメータを調整する。
本発明によれば、障害発生の予兆を適切に監視して対応することができ、システム全体としての性能や冗長性の低下を抑制することができる伝送制御方法、および、伝送制御システムが提供される。
本実施形態のストレージシステムについて説明するためのシステムブロック図である。 調整処理プログラムの処理について説明するためのフローチャートである。 本実施形態で用いるデータ(閾値テーブル、および、測定値テーブル)の一例である。 本実施形態で用いるデータ(周期テーブル)の一例である。 自律制御処理プログラムの処理について説明するためのフローチャートである。 本実施形態のストレージシステムにおける、プログラムおよびデータと、ハードウェアと、の関係を説明するための図である。
図1を参照しながら、本実施形態のストレージシステムの構成について説明する。ストレージシステム1(伝送制御システム)は、第1コントローラ11(電子計算機)と、第2コントローラ12と、第1IO装置21と、第2IO装置22と、記憶部と、を備える。記憶部は、適宜の記憶装置(例えば、ハードディスクドライブ)により構成することができ、本実施形態では、2つの記憶装置(第1記憶装置31、および、第2記憶装置32)により構成されている。
第1コントローラ11は、CPUと、SW(スイッチ)と、を備え、上位装置であるホスト41と第1記憶装置31を接続する伝送線路(第1伝送線路)に設けられている。第1IO装置21は、LSI(本実施形態では、チップセットとして構成されている)と、ROMと、を備え、第1コントローラ11とホスト41の間に設けられている。
第1コントローラ11へのデータ入力に用いる受信部、および、第1IO装置21のLSIからのデータ出力に用いる送信部は、伝送線路(第1伝送線路)上でそれぞれ接続されている。また、第1コントローラ11からのデータ出力に用いる送信部、および、第1IO装置21のLSIへのデータ入力に用いる受信部は、伝送線路(第1伝送線路)上でそれぞれ接続されている。なお、本実施形態では、第1コントローラ11と第1IO装置21の接続は、PCIeに基づく接続とされている。
第1コントローラ11のSWは、第1コントローラ11へのデータ入力および第1コントローラ11からのデータ出力を、状況に応じて停止させるための構成であり、第1コントローラ11のCPUによって制御されるように設けられている。第1コントローラ11のデータ入出力が停止した場合、伝送線路(第1伝送線路)上におけるデータの伝送が停止する。
第2コントローラ12は、第1コントローラ11と同様の構成を備える。すなわち、第2コントローラ12は、CPUと、SW(スイッチ)と、を備える。そして、第2コントローラ12は、ホスト41と第2記憶装置32を接続する伝送線路(第2伝送線路)上に設けられている。第2IO装置22は、第1IO装置21と同様に、LSI(チップセットとして構成されている)と、ROMと、を備え、第2コントローラ12とホスト41の間に設けられている。第2コントローラ12と第2IO装置22の接続は、PCIeに基づく接続である。
第2コントローラ12のSWは、第2コントローラ12へのデータ入力および第2コントローラ12からのデータ出力を、状況に応じて停止させるための構成であり、第2コントローラ12のCPUによって制御されるように設けられている。第2コントローラ12のデータ入出力が停止した場合、伝送線路(第2伝送線路)上におけるデータの伝送が停止する。
本実施形態では、第1コントローラ11と第2コントローラ12が通信可能とされている。また、ストレージシステム1には、システムの監視を行うためのサービスプロセッサ51が接続されている。なお、サービスプロセッサ51は、図1においては、第1コントローラ11に接続されているが、第1コントローラ11とは異なるコントローラに接続されていてもよいし、複数のコントローラに接続されていてもよい。
本実施形態のストレージシステム1では、一例として、コントローラとIO装置との間における伝送線路の状態が監視され、その状態に応じた制御が実行される。次に、図2を参照しながら、この制御について詳しく説明する。図2は、調整処理プログラムの処理について説明するためのフローチャートである。
コントローラは、IO装置との間の伝送線路のアイパターンを測定し、内部eye値を取得する(S101)。例えば、第1コントローラ11は、調整処理プログラム61を実行することにより、第1IO装置21との間の伝送線路のアイパターンを測定し、当該伝送線路の内部eye値を取得する。その一方で、第2コントローラ12は、調整処理プログラム61を実行して、第2IO装置22との間の伝送線路のアイパターンを測定し、当該伝送線路の内部eye値を取得する。なお、内部eye値を取得するタイミング(言い換えれば、S101の処理を行うタイミング)は、適宜に決定することができ、本実施形態では、後述する自律制御処理プログラム62の実行により決定され、内部eye値が取得される。
ここで、上記した内部eye値について具体的に説明する。内部eye値は、アイパターンの開口部の大きさを定めたパラメータである。内部eye値は、アイパターンの開口部の大きさを適宜に評価することができればよく、その計算方法は特に限定されないが、本実施形態では、内部eye値は、予め準備されるデータと、実際に測定して取得するデータと、に基づいて計算される。
すなわち、図3に示すように、良好であるアイパターンの開口部を定めるデータ(図3では、閾値テーブル71)が準備される。このデータは、例えば、ベンダスペック(つまり、サービス等を提供するベンダにとって好ましいとされるスペック)に基づくデータとすることができる。そして、実際に測定したアイパターンから取得されるデータ(図3では、測定値テーブル72)と、準備されたデータと、の比較が行われ、内部eye値は、準備されたデータが定めるアイパターンに類似しているかどうかの観点に基づいて、百分率(%)で算出される。
ここで、本実施形態では、百分率(%)の値が小さいほど(つまり、内部eye値が小さいほど)、測定したアイパターンの開口部が、準備されたデータに定めるアイパターンの開口部に類似していることを示す(つまり、アイパターンの開口部が良く開いていることを示す)。その逆に、百分率(%)の値が大きいほど(つまり、内部eye値が大きいほど)、測定したアイパターンの開口部が、準備されたデータに定めるアイパターンの開口部に類似していないことを示す(つまり、アイパターンの開口部が良く開いていないことを示す)。
図3に示すように、本実施形態では、準備されるデータである閾値テーブル71において、信号の種類ごとに、アイパターンの開口部の大きさを定めるデータ(図3では、一例として、開口部の代表的な中心位置を基準とした上下左右それぞれへの長さのデータ)が設けられている。また、測定値テーブル72においても、閾値テーブル71に対応するように、信号の種類ごとに、アイパターンの開口部を定めるデータが設けられている。従って、本実施形態では、内部eye値は、信号の種類ごとに取得することができる。
内部eye値は、一例として、開口部の高さ(つまり、開口部の上下方向の長さ)と、開口部の幅(つまり、開口部の左右方向の長さ)と、に基づいて、計算されてもよく、これにより、妥当性のある内部eye値が計算される。しかしながら、この計算方法とは異なる方法により(例えば、開口部の高さだけを用いて)、内部eye値が計算されてもよい。また、準備されたデータとの比較を省略して、内部eye値は、測定したデータから直接的に計算されてもよい。
コントローラは、内部eye値が30%以上であるかどうかについて判定する(S102)。内部eye値が30%以上でない場合、調整処理プログラム61の処理を終了する。その一方で、内部eye値が30%以上であるとき、S103の処理を実行する。
すなわち、コントローラは、S102の処理の条件に該当する内部eye値が50%よりも小さいかどうかについて判定する(S103)。ここで、内部eye値が50%よりも小さいと判定された場合、S104の処理が実行される。その一方で、内部eye値が50%以上である場合、S111の処理が実行される。
S103の処理で、内部eye値が50%より小さいと判定された場合、コントローラは、内部eye値が30%よりも小さくなるように、伝送パラメータを調整する。ここで、伝送パラメータは、伝送線路における伝送品質に影響するパラメータである。
コントローラは、伝送パラメータの調整にあたり、先ず、他のコントローラへ通知を行う(S104)。例えば、第1コントローラ11が、30%以上で且つ50%未満の内部eye値を取得した場合、第2コントローラ12への通知が行われる。なお、下記の説明において、S104の処理で通知を受信するコントローラを、通知受信コントローラと呼ぶことがある。
コントローラは、S104の処理において通知されたコントローラ(通知受信コントローラ)からのデータを受信し、通知受信コントローラの動作状態を確認する(S105)。すなわち、コントローラは、伝送パラメータの調整を通知受信コントローラが行っておらず、通知受信コントローラ側の伝送線路においてホスト41と記憶部(本実施形態では、第2記憶装置32)の伝送が確立されているかどうかについて、確認する。
なお、S104の処理およびS105の処理では、コントローラ間での直接的な通信が行われてもよいし、サービスプロセッサ51を介した通信が行われてもよい。そして、伝送パラメータの調整を行っておらず、ホスト41と記憶部の伝送が確立されていることが確認できた場合、S106の処理が実行される。その一方で、この確認できない場合、S104の処理が再度実行される。
コントローラは、データの入出力を停止させる(S106)。すなわち、コントローラのCPUは、SWを制御してデータの入出力を停止させ、伝送線路におけるデータの伝送を停止させる。例えば、第1コントローラ11がデータの入出力を停止する場合、第1伝送線路におけるデータの伝送が停止する。
コントローラは、S106の処理でデータの入出力を停止した後に、内部eye値を調整する(S107)。すなわち、コントローラは、S102の処理で30%以上であると判定された内部eye値が30%未満になるように、伝送パラメータを調整する。ここで、コントローラは、例えば、信号の高周波成分や低周波成分を調整するパラメータを伝送パラメータとして調整し、内部eye値を調整してもよい。また、コントローラは、信号強度を調整するパラメータを伝送パラメータとして調整し、内部eye値を調整してもよい。
コントローラは、S107の処理で内部eye値が調整された後に、調整された内部eye値が30%未満になっているかどうかについて確認する(S108)。内部eye値が30%未満であることが確認できない場合、コントローラは、内部eye値の調整を再度実行する。
コントローラは、内部eye値が30%未満に調整されたことを確認した後に、他のコントローラへ通知を行う(S109)。そして、コントローラは、伝送線路においてデータの伝送を行うことができるようにするために、SWを制御して、データの入出力を開始する(S110)。なお、S110の処理の後には、後述するS119の処理が実行される。
次に、S103の処理で内部eye値が50%以上であると判定された場合の処理について説明する。この場合、コントローラは、障害ステータスをマイクロ(サービスプロセッサ51に対応する構成である)に通知する(S111)。すなわち、故障判定がマイクロに通知される。そして、コントローラは、受信部側の内部eye値が50%以上であるかどうかについて、確認する(S112)。コントローラは、例えば、該コントローラの送信部とIO装置の受信部を接続する伝送線路において内部eye値が50%以上であった場合、IO装置の受信部側において内部eye値が50%以上であるかどうかについて確認する。なお、S112の確認処理の結果は、適宜の手法により、ユーザに通知される。確認結果は、例えば、サービスプロセッサ51を介して外部装置に出力され、ユーザに通知される。
そして、確認結果を取得したユーザにより、コントローラの受信部、または、コントローラの送信部の、パッケージ交換(つまり、対象となる構成に係るパッケージ単位の交換)が行われる。例えば、確認結果より、受信部側の内部eye値が50%以上でないことをユーザが把握した場合、ユーザは、送信部のパッケージ交換を行う(S113)。例えば、コントローラの送信部とIO装置の受信部を接続する伝送線路において、受信部側の内部eye値が50%以上でないことをユーザが把握した場合、ユーザは、コントローラの送信部のパッケージ交換を行う。その一方で、確認結果により、受信部側の内部eye値が50%以上であることをユーザが把握した場合、ユーザは、受信部のパッケージ交換を行う(S114)。
そして、S113の処理で送信部が交換された場合、送信部側の内部eye値が確認される(S115)。そして、内部eye値が30%以上である場合、ユーザにその旨が通知され(S117)、ユーザにより、送信部が再度交換される。その一方で、内部eye値が30%未満である場合、S119の処理が実行される。
上記したS114の処理において受信部が交換された場合、受信部側の内部eye値が確認される(S116)。そして、内部eye値が30%以上である場合、ユーザにその旨が通知され(S118)、ユーザにより、受信部が再度交換される。その一方で、内部eye値が30%未満である場合、S119の処理が実行される。
S119の処理では、30%以上であった内部eye値を正常にした(つまり、内部eye値を30%未満にした)回数である、設定回数のインクリメントが実行され、その結果が、下記に説明する周期テーブル73に格納される。次に、図4を参照しながら、周期テーブルについて説明しつつ、S119の処理についても説明する。
周期テーブル73は、閾値テーブル71と測定値テーブル72と同様に、コントローラおよび信号の種類ごとにデータを格納しており、周期テーブル73は、信号の種類ごとに、周期Tと、設定回数iと、を格納している。ここで、周期Tは、調整処理プログラム61の実行により、対応する信号が送信された際の内部eye値が取得される周期である。なお、周期Tは、ユーザによって適宜に設定されてもよいが、本実施形態では、後述する自律制御処理プログラム62の実行により、周期Tは、設定回数iに基づいて変更される。
周期テーブル73において、設定回数iは、調整処理プログラム61の実行におけるS119の処理でインクリメントされた値が格納される。従って、調整処理プログラム61において、S110、S117、および、S118の何れの処理も実行していない状態では、「0」の値が格納されている。そして、この状態において、何れかの処理が実行された場合、S119の処理におけるインクリメントが実行され、「1」の値が格納される。
本実施形態では、上記した調整処理プログラム61の処理を実行するタイミング(言い換えれば、S101の開始のタイミング)は、自律制御処理プログラム62の実行により、決定される。そして、自律制御処理プログラム62の実行により、システム稼働時における内部eye値を取得して監視する処理(つまり、自律制御処理)が行われ、伝送パラメータの自動的な調整や故障判定等が状況に応じて実行される。次に、図5を参照しながら、自律制御処理プログラム62の処理について説明する。図5は、自律制御処理プログラムの処理について説明するためのフローチャートである。
コントローラは、自律制御処理プログラム62を実行して、デバイスの周期(つまり、周期テーブル73における各信号の周期T)を確認する(S201)。また、コントローラは、周期テーブル73に格納されている各信号の設定回数iを確認する(S202)。そして、設定回数iが「0」である場合(S203)、周期テーブル73において該設定回数iに対応する周期Tで調整処理プログラム61が実行されて内部eye値が取得される(S204)。
その一方で、設定回数iが「0」でない場合(S203)、設定回数iが1~6であるかどうかについて判定され(S205)、設定回数iが1~6である場合では、周期テーブル73において該設定回数iに対応する周期Tで調整処理プログラム61が実行されて内部eye値が取得され(S206)、これに加えて、周期Tの変更に関する処理(S207~S209)が行われる。そして、設定回数iが1~6でない場合(つまり、設定回数iが7である場合)では、調整処理プログラム61は実行されず、設定回数iを「0」に設定する処理(S210)と周期Tを変更する処理(S211)が実行される。
ここで、図4に示す周期テーブル73の場合における、自律制御処理プログラム62の処理について、具体的に説明する。
周期テーブル73において、PCIE_RX(0、2、4、6)の設定回数iは、「0」なので、コントローラ(図4では、IC1側のコントローラ)は、これらの信号に対応する周期T(ここでは、30分)で、これらの信号を伝送する場合の伝送線路における内部eye値を取得し、その内部eye値が30%未満であるかどうかについて判定を行う。ここで、内部eye値が30%よりも小さい場合には、周期テーブル73上の設定回数iは変更されず、30分後に再び処理が行われる。
その一方で、内部eye値が30%以上であり、S110、S117、および、S119の処理が行われた場合、周期テーブル73上の設定回数iがインクリメントされる(つまり、PCIE_RX(0、2、4、6)の設定回数iが「1」となる)。その後(つまり、30分後)の処理では、PCIE_RX(0、2、4、6)の設定回数iが「1」であるので、S206において、内部eye値が取得され判定される。ここで、内部eye値が30%よりも小さい場合では、PCIE_RX(0、2、4、6)の設定回数iが「1」で変わらないが、内部eye値が30%以上であってS119の処理でインクリメントされた場合、PCIE_RX(0、2、4、6)の設定回数iが「2」となる。
そして、コントローラ(図4では、IC1側のコントローラ)は、周期Tと設定回数iの積を計算し(S207)、周期Tと設定回数iの積と、定数tと、の値が一致しているかどうかについて判定する(S208)。ここで、定数tは、予め設定されるパラメータであり、定数tの値は、周期Tの倍数である、T、2T、3T、4T、5T、6Tの値から選択することができる。
PCIE_RX(0、2、4、6)の設定回数iが「1」である場合では、S207の処理でt=T×1が計算され、コントローラ(図4では、IC1側のコントローラ)は、S208の処理において、設定された定数tに一致するかどうかについて判定する。その一方で、PCIE_RX(0、2、4、6)の設定回数iが「2」である場合では、S207の処理でt=T×2が計算され、コントローラは、S208の処理において、設定された定数tに一致するかどうかについて判定する。そして、設定された定数tに一致する場合、周期Tの変更は行われない。その一方で、設定された定数tに一致しない場合、周期Tが長くなるように設定される。図4の例では、S209において、周期Tを30分長くする処理が行われ、周期テーブル73上のPCIE_RX(0、2、4、6)の周期Tが変更される(つまり、この例では、周期Tが60になる)。
なお、設定回数iが7回である場合(つまり、S205の条件を満たさない場合)、設定回数および周期のリセット処理(初期化する処理)が行われる。つまり、周期テーブル73において7回になる設定回数iが「0」になり(S210)、対応する周期Tが30に変更される(S211)。
図6(プログラムおよびデータと、ハードウェアと、の関係を説明するための図)に示すように、上記で説明した調整処理プログラム61は、第1コントローラ11のCPUおよび第2コントローラ12のCPUにより適宜に実行されればよく、適宜の記録媒体に記憶させることができる。自律制御処理プログラム62についても同様である。例えば、第1コントローラ11と第2コントローラ12それぞれに記録媒体(例えば、ROM)が設けられ、これらのプログラムがそれぞれの記録媒体に格納されてもよいし、第1コントローラ11や第2コントローラ12の外部に記録媒体(例えば、外付けHDD)が設けられ、これらのプログラムが当該記録媒体に格納されてもよい。なお、図6では、それぞれのコントローラは、CTL1/2と記載されている。
閾値テーブル71、測定値テーブル72、および、周期テーブル73は、上記で説明したプログラム処理において適宜に用いることができればよく、適宜の記録媒体に記憶されることができる。例えば、それぞれのデバイスに記録媒体(例えば、ROM)が設けられ、これらのテーブルに係るデータが格納されてもよいし、特定のデバイスに記録媒体が設けられ(例えば、コントローラにROMが設けられ)、これらのテーブルに係るデータが格納されてもよい。また、サービスプロセッサ51に記録媒体を設け、これらのテーブルが該記録媒体に格納されてもよい。
上記の説明では、コントローラとIO装置との間の伝送線路において、内部eye値を取得して調整する等の処理(つまり、調整処理プログラム61に係る処理)について説明されたが、コントローラと記憶部との間の伝送線路においても、同様の処理が行われてもよい。また、この場合でも、自律制御処理プログラム62による処理が行われてもよい。
上記の説明では、30%の内部eye値の基準値(第1基準値)と、50%の内部eye値の基準値(第2基準値)と、を用いた処理について説明されたが、伝送状態が適切であるか、伝送パラメータの調整を行うべきか、または、受信部や送信部の交換を行うべきか、について適切に判定することができればよく、内部eye値の基準値の大きさは、適宜に変更してもよい。ここで、第1基準値は、内部eye値が正常であるかどうかについて判定するための内部eye値の基準値であり、本実施形態では、上記で説明したS102の処理で用いる基準値である。第2基準値は、内部eye値の自動調整処理を行うか、または、デバイスの故障とみなしてその旨をユーザ等に通知するか、について判定するための内部eye値の基準値であり、本実施形態では、上記で説明したS103の処理で用いる基準値である。また、内部eye値の基準値を用いた閾値判定が行われればよく、基準値を含むか否か(例えば、基準値以下とするか基準値未満とするか)については、適宜に設定することができる。
アイパターンは、適宜の方法を用いて、測定することができる。例えば、伝送線路上に測定装置を設置して、該測定装置を用いてアイパターンが測定されてもよい。
本実施形態では、記憶部は、2つの記憶装置(第1記憶装置31、および、第2記憶装置32)により構成されていたが、3つ以上の記憶装置から構成されてもよいし、1つの記憶装置から構成されてもよい。この場合(記憶部が1つの記憶装置から構成される場合)、それぞれの伝送線路は、共通の記憶装置に接続される。また、本実施形態では、2つの伝送線路について説明されていたが、3つ以上の伝送線路を備える構成であってもよい。そして、それぞれの伝送線路には、コントローラと、IO装置と、が設けられ、それぞれの伝送線路は、一例として、それぞれ別々の記憶装置、または、共通する記憶装置に接続される。
従来の技術では、デバイス間の高速伝送(例えば、PCleのような高速伝送)において、システム稼働時における適切な予兆監視を行うこと、および、システム稼働時における伝送パラメータの適切な調整が難しく、これにより、システム全体としての性能や冗長性が低下するという観点に、改善の余地があると考えられた。これに対して、本実施形態の技術によれば、内部eye値を利用することにより、システムの稼働時において、適切な予兆監視(つまり、障害発生の予兆や故障の検知)を行うことができ、これに加えて、システム稼働時に状況に応じて伝送パラメータを適切に調整するので、伝送品質の維持を図ることができ、システム稼働時における性能や冗長性の低下を抑制することできるという利点を有している。
また、デバイスの規格に差分(つまり、基板上に実装されたデバイス間の規格対応に差分)がある場合、デバイス間において差分のない標準的な伝送パラメータ(例えば、エンファシスやイコライザに係る値)しか設定(調整)することができない。そのため、従来の技術では、エンファシスやイコライザ変更非対応、若しくはその変更を推奨しないデバイスにおいては、適切な予兆監視を行い、伝送パラメータを適切に調整することができない場合があると考えられた。これに対して、本実施形態によれば、内部eye値を用いることにより、適切な予兆監視を行い、伝送パラメータを適切に調整することができる。
以上実施形態について説明したが、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、実施形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。
プロセッサの一例としてはCPUが考えられるが、所定の処理を実行する主体であれば他の半導体デバイス(例えば、GPU)でもよい。
1 ストレージシステム
11 第1コントローラ
12 第2コントローラ
21 第1IO装置
22 第2IO装置
31 第1記憶装置
32 第2記憶装置
41 ホスト
51 サービスプロセッサ
61 調整処理プログラム
62 自律制御処理プログラム
71 閾値テーブル
72 測定値テーブル
73 周期テーブル

Claims (11)

  1. 記憶部と、上位装置であるホストと前記記憶部を接続する第1伝送線路に接続される第1コントローラと、前記ホストと前記記憶部を接続する第2伝送線路に接続される第2コントローラと、を用いて行う伝送制御方法であって、
    前記第1コントローラと前記第2コントローラは、
    通信可能であり、
    前記第1コントローラは、
    アイパターンの開口部の大きさを定めたパラメータを用いて、前記第1伝送線路における伝送の性能を判定し、前記判定の結果に基づいて、前記第1伝送線路における伝送品質に影響するパラメータである伝送パラメータを調整することができ、
    前記第2コントローラは、
    アイパターンの開口部の大きさを定めたパラメータを用いて、前記第2伝送線路における伝送の性能を判定し、前記判定の結果に基づいて、前記第2伝送線路における伝送品質に影響するパラメータである伝送パラメータを調整することができ、
    前記第1コントローラは、
    伝送パラメータの調整の際に、前記第2コントローラへ通知し、前記第2コントローラからのデータを取得し、
    前記第2コントローラが伝送パラメータの調整を行っておらず、前記第2コントローラ側の第2伝送線路において前記ホストと前記記憶部の伝送が確立されているかどうかについて確認し、
    前記伝送が確立されていることを確認した後に、前記第1伝送線路におけるデータの伝送を停止させ、
    伝送パラメータを調整した後に、前記第1伝送線路におけるデータの伝送を再開させる、
    ことを特徴とする伝送制御方法。
  2. 請求項1に記載の伝送制御方法であって、
    前記の第1コントローラおよび第2コントローラが用いるアイパターンの開口部の大きさを定めたパラメータは、開口部の高さと、開口部の幅と、に基づいて定められる、
    ことを特徴とする伝送制御方法。
  3. 請求項1に記載の伝送制御方法であって、
    記第1コントローラの判定は、アイパターンの開口部の大きさが定められた、第1基準値および第2基準値に基づく判定であり、
    前記第2基準値は、前記第1基準値が定める前記開口部の大きさよりも、小さい開口部の大きさを定める基準値である場合に、
    前記伝送パラメータは、前記判定により、アイパターンの開口部の大きさが前記第1基準値よりも小さい若しくは前記第1基準値以下であり、且つ、アイパターンの開口部の大きさが前記第2基準値よりも大きい若しくは前記第2基準値以上である、と判定された場合に、調整される、
    ことを特徴とする伝送制御方法。
  4. 請求項3に記載の伝送制御方法であって、
    アイパターンの開口部の大きさが前記第2基準値よりも小さい若しくは前記第2基準値以下である、と判定された場合に、伝送パラメータの調整を行わないで、ユーザに報知する、
    ことを特徴とする伝送制御方法。
  5. 請求項1に記載の伝送制御方法であって、
    記第1コントローラの判定は、周期で実行される、
    ことを特徴とする伝送制御方法。
  6. 請求項5に記載の伝送制御方法であって、
    前記周期は、前記伝送パラメータを調整した回数に応じて長くなるように変更される、
    ことを特徴とする伝送制御方法。
  7. 記憶部と、
    上位装置であるホストと前記記憶部を接続する第1伝送線路に接続される第1コントローラと
    前記ホストと前記記憶部を接続する第2伝送線路に接続される第2コントローラと、を備え、
    前記第1コントローラと前記第2コントローラは、
    通信可能であり、
    記第1コントローラは
    イパターンの開口部の大きさを定めたパラメータを用いて、前記第1伝送線路における伝送の性能を判定し、前記判定の結果に基づいて、前記第1伝送線路における伝送品質に影響するパラメータである伝送パラメータを調整することができ、
    前記第2コントローラは、
    アイパターンの開口部の大きさを定めたパラメータを用いて、前記第2伝送線路における伝送の性能を判定し、前記判定の結果に基づいて、前記第2伝送線路における伝送品質に影響するパラメータである伝送パラメータを調整することができ、
    前記第1コントローラは、
    伝送パラメータの調整の際に、前記第2コントローラへ通知し、前記第2コントローラからのデータを取得し、
    前記第2コントローラが伝送パラメータの調整を行っておらず、前記第2コントローラ側の第2伝送線路において前記ホストと前記記憶部の伝送が確立されているかどうかについて確認し、
    前記伝送が確立されていることを確認した後に、前記第1伝送線路におけるデータの伝送を停止させ、
    伝送パラメータを調整した後に、前記第1伝送線路におけるデータの伝送を再開させる、
    ことを特徴とする伝送制御システム。
  8. 請求項7に記載の伝送制御システムであって、
    前記第1コントローラは
    イパターンの開口部の大きさが定められた、第1基準値および第2基準値に基づく判定を行い、
    前記第2基準値は、前記第1基準値が定める前記開口部の大きさよりも、小さい開口部の大きさを定める基準値である場合に、アイパターンの開口部の大きさが前記第1基準値よりも小さい若しくは前記第1基準値以下であり、且つ、アイパターンの開口部の大きさが前記第2基準値よりも大きい若しくは前記第2基準値以上である、と判定した場合に、前記伝送パラメータを調整する、
    ことを特徴とする伝送制御システム。
  9. 請求項8に記載の伝送制御システムであって、
    前記第1コントローラは、
    サービスプロセッサに接続され、該サービスプロセッサと通信可能であり、
    前記第1コントローラは
    イパターンの開口部の大きさが前記第2基準値よりも小さい若しくは前記第2基準値以下である、と判定した場合に、伝送パラメータの調整を行わないで、前記サービスプロセッサに通知を行う、
    ことを特徴とする伝送制御システム。
  10. 請求項7に記載の伝送制御システムであって、
    前記第1コントローラは
    前記第1伝送線路における伝送の性能の判定を周期で行う、
    ことを特徴とする伝送制御システム。
  11. 請求項10に記載の伝送制御システムであって、
    前記第1コントローラは
    記伝送パラメータを調整した回数に応じて長くなるように、前記周期を変更する、
    ことを特徴とする伝送制御システム。
JP2021024672A 2021-02-18 2021-02-18 伝送制御方法、伝送制御システム Active JP7266054B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021024672A JP7266054B2 (ja) 2021-02-18 2021-02-18 伝送制御方法、伝送制御システム
CN202110900760.8A CN114968077A (zh) 2021-02-18 2021-08-06 传送控制方法、传送控制***
US17/473,923 US11644976B2 (en) 2021-02-18 2021-09-13 Transmission control method and transmission control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021024672A JP7266054B2 (ja) 2021-02-18 2021-02-18 伝送制御方法、伝送制御システム

Publications (2)

Publication Number Publication Date
JP2022126536A JP2022126536A (ja) 2022-08-30
JP7266054B2 true JP7266054B2 (ja) 2023-04-27

Family

ID=82800845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021024672A Active JP7266054B2 (ja) 2021-02-18 2021-02-18 伝送制御方法、伝送制御システム

Country Status (3)

Country Link
US (1) US11644976B2 (ja)
JP (1) JP7266054B2 (ja)
CN (1) CN114968077A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234788A (ja) 2001-11-21 2003-08-22 Synthesys Research Inc 二進パルスビットストリームの特性測定装置及び特性決定法
JP2004289388A (ja) 2003-03-19 2004-10-14 Synthesys Research Inc アイマスクの範囲外に存在する多値データ信号のエラーを決定する方法及びその装置
JP2009124701A (ja) 2007-11-12 2009-06-04 Tektronix Inc 試験測定機器
JP2018207444A (ja) 2017-06-09 2018-12-27 富士通株式会社 情報処理装置、プログラム、および情報システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480386B2 (ja) * 2003-11-28 2010-06-16 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置のデータ中継方法
JP6686459B2 (ja) 2016-01-19 2020-04-22 富士通株式会社 診断装置、診断方法および診断プログラム
KR102438991B1 (ko) * 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234788A (ja) 2001-11-21 2003-08-22 Synthesys Research Inc 二進パルスビットストリームの特性測定装置及び特性決定法
JP2004289388A (ja) 2003-03-19 2004-10-14 Synthesys Research Inc アイマスクの範囲外に存在する多値データ信号のエラーを決定する方法及びその装置
JP2009124701A (ja) 2007-11-12 2009-06-04 Tektronix Inc 試験測定機器
JP2018207444A (ja) 2017-06-09 2018-12-27 富士通株式会社 情報処理装置、プログラム、および情報システム

Also Published As

Publication number Publication date
US20220261159A1 (en) 2022-08-18
CN114968077A (zh) 2022-08-30
JP2022126536A (ja) 2022-08-30
US11644976B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
US8363492B2 (en) Delay adjustment device and delay adjustment method
US11422960B2 (en) Interrupt monitoring systems and methods for failure detection for a semiconductor device
US7984326B2 (en) Memory downsizing in a computer memory subsystem
US9459982B2 (en) Bus interface optimization by selecting bit-lanes having best performance margins
JP7266054B2 (ja) 伝送制御方法、伝送制御システム
JP2013207348A (ja) 情報処理装置,試験方法,及び試験プログラム
US8799608B1 (en) Techniques involving flaky path detection
US8060332B2 (en) Method for testing sensor function and computer program product thereof
JP6212947B2 (ja) 情報処理装置、制御装置及び制御プログラム
US11422594B2 (en) Method and apparatus for dynamic adjustment of a docking station fan operation
JPWO2019069433A1 (ja) パラメータ調整システムおよびパラメータ調整方法
US11016835B2 (en) System and method for improved handling of memory failures
JP6950289B2 (ja) 情報処理装置、プログラム、および情報システム
JP6654465B2 (ja) 入出力制御装置、入出力制御方法、及び、入出力制御プログラム
US11239920B2 (en) Diagnostic module, monitoring method, and storage medium
JP2014090256A (ja) 機器管理システムの親機および機器管理システム
JP2013196410A (ja) サーバ装置及び障害管理方法及び障害管理プログラム
KR102413096B1 (ko) 전자 장치 및 그 제어 방법
US11112450B2 (en) Method and apparatus for controlling tester, medium and electronic device
WO2024100699A1 (ja) 通信装置、通信システム及び故障予兆診断方法
KR101406455B1 (ko) 컴퓨터의 데이터 전송 장치 및 데이터 전송 채널 변경 방법
CN116131933A (zh) 一种判断光链路中光模块状态的方法、装置及计算设备
CN112825505A (zh) 通信状态检测方法、显示控制器以及模组控制器
JP3838358B2 (ja) 情報処理装置および装置異常検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7266054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150