JP6950289B2 - 情報処理装置、プログラム、および情報システム - Google Patents
情報処理装置、プログラム、および情報システム Download PDFInfo
- Publication number
- JP6950289B2 JP6950289B2 JP2017114142A JP2017114142A JP6950289B2 JP 6950289 B2 JP6950289 B2 JP 6950289B2 JP 2017114142 A JP2017114142 A JP 2017114142A JP 2017114142 A JP2017114142 A JP 2017114142A JP 6950289 B2 JP6950289 B2 JP 6950289B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- parameter
- margin
- parameters
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
ネクタ(CN)で接続した情報処理装置の例である。MOBOには、Central Processing
Unit(CPU)が搭載されている。RIZBには、メモリバッファ(MB)とDual Inline Memory Module(DIMM) が搭載されている。そして、MOBO上のCPUとRIZ
B上のMBとは、コネクタ(CN)を介して高速伝送路で接続されている。ここで、高速伝送路は、情報処理装置の基板上の部品間、あるいは、基板間で信号が授受される伝送路が例示される。
O)系のPeripheral Component Interconnect-Express (PCI-Express(登録商標))や、Double-Data-Rate4(DDR4)等のインターフェースが例示される。
(信号調整)用の回路部品をいい、伝送信号の周波数特性等を調整するためのフィルタ回路などを含む補償回路である。
整する調整回路に既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から伝送路の伝送特性を調整するためのパラメータを決定する。そして、プロセッサは、決定されたパラメータによって伝送特性を調整する。
[実施形態1]
図3から図7により実施形態1に係る情報処理装置1を説明する。
<構成>
リント基板Bが例示されている。また、図3には、情報処理装置1のシステム全体のマネージメントを行うプリント基板Cが例示されている。プリント基板Cは、プリント基板Aとプリント基板Bとにそれぞれ通信路で接続されている。高速伝送路は、例えば、PCI-Express(登録商標)、DDR4等のメモリデータの伝送路、Universal Serial Bus(USB
)等であり、伝送路の一例である。
とに、基板のシリアル番号(SN)、送信イコライザ(TXEQ)の伝送パラメータ下限値(M)、中間値(0)、上限値(P)、受信イコライザ(RXEQ)の伝送パラメータ下限値(M)、中間値(0)、上限値(P)を格納する。
Tableの各パラメータにしたがい、チューニングを実行し、チューニングの結果に基づき、初期EQ Tableの各パラメータ(初期値)のうちから好ましい伝送パラメータを改めて選択し、基板情報格納部12のEQ tableに設定する。また、各基板のコントローラ10は、出荷試験サーバ2を介して、出荷データベース3に、チューニングの結果選択された各基板での好ましい伝送パラメータ(EQ Table)を格納する。
イザへの設定値の組み合わせは全部で32のパラメータある。1パターンのトレーニング時間は5分を要すると仮定すると、全32のパラメータでのトレーニングの実施には、5x32=160分(約2.6時間)の時間が掛かることになる。
に蓄積する。また、出荷試験サーバ2は、チューニング後の伝送パラメータ(中間値)に対する、マージン上限値およびマージン下限値を決定する。そして、出荷試験サーバ2は、この各基板でのチューニング後の伝送パラメータ(中間値)、マージン上限値およびマージン下限値を出荷データベース3に蓄積する。
<処理フロー>
理装置1がPowerOnされた後に(C1)、MMBが固定値の伝送パラメータをCPU/M
Bに設定し(C2)、BIOSの起動後に、CPU/MBのトレーニング(初期化)が実行され(C3)、Operating System(OS)がBootする(C4)。
を搭載し、搭載したLSIを高速伝送路で接続しているプリント基板について、PowerOn
毎に、コントローラ10(MMB)がチューニングの要否を判断する。すなわち、図7のフローのようにPowerOn毎に(D1)、LSIを高速伝送路で接続しているプリント基板
等の部品、例えば、MOBOまたはRIZB等の個体識別情報をMMB等のコントローラ10が確認する。すなわち、MMB等のコントローラ10はMOBOまたはRIZB等のROMに入っているシリアル番号等の個体識別情報、または個体識別情報の組み合わせを読み出し、取得する(D2)。また、MMB等のコントローラ10は、基板情報格納部12から前回起動時に取得しておいた個体識別情報、または個体識別情報の組み合わせを読み出し、取得する。基板情報格納部12は、すでに述べたように、MMB等のコントローラ10内のRAMに構築される。そして、MMB等のコントローラ10は、D2で取得した個体識別情報、または個体識別情報の組み合わせを前回起動時に取得した個体識別情報、または個体識別情報の組み合わせと比較する(D3)。比較の結果が一致する場合は(D3でYES)、図6の比較例のように、MMB等のコントローラ10は、CPU、MB等のイコライザに固定の伝送パラメータを設定する(D4)。そして、MMB等のコントローラ10は、BIOSを起動し、CPU/MB間に固定値を使用したトレーニング(初期化)を実施する(D5)。
起動ではこの再チューニグパスを通らず、図6のような比較例の固定の伝送パラメータによる起動フローでBootすればよい。
情報処理装置1によれば出荷後の故障交換、増設時に伝送パラメータが最適化されるため、出荷後も安定した高速伝送路の品質を確保することが可能となる。
[実施形態2]
と、ManagementBoard(MMB)を有する。SBには、CPUとMemoryBubber(MB−A)が
高速伝送路−Aで接続され、MB−AにはさらにDDRメモリ(DIMM)が接続されている。なお、サーバ装置1Aには、SB上にMemory Riser(MEZZ)の基板が搭載されている(点線箇所参照)。SBとMEZZとにおいて、CPUとMB−Bが高速伝送路−Bで接続され、MB−BにはさらにDIMMが接続されている。SBとMEZZには基板のシリアル番号が記憶されているROMがそれぞれ搭載され、MMB10AとInter-Integrated Circuit(I2C、アイ・スクエアド・シー)で接続される。
及び再チューニングの用のパラメータのTXEQ_M/TXEQ_P,RXEQ_M/RXEQ_Pを格納している。
なお、初期EQ Tableは、MMB10Aファームウェアの更新時に最新のパラメータ初期値に更新される。なお、サーバ装置10A出荷時には、MMB10Aは、出荷時点での最新パラメータを出荷試験サーバ2から取得し、初期EQ Tableに格納し、チューニングを実行する。
出荷データベース3に蓄積する。すなわち、出荷試験サーバ2は、サーバ装置1Aの出荷時のチューニングのたびに、装置ごと、基板ごとに、上記の伝送パラメータの組みを出荷データベース3に蓄積する。さらに、出荷試験サーバ2は、蓄積した伝送パラメータの下限値(M)、中間値(0)、および上限値(P)を各装置の基板について平均した、基板ごとの平均値(MOBO_ave、RIZB_ave等)を保持する。伝送パラメータの下限値(M)、中間値(0)、および上限値(P)を装置の基板ごとに平均した平均値(MOBO_ave、RIZB_ave等)は、チューニング時の標準的な初期値として利用可能である。伝送パラメータの上記3つの組みの平均値は、例えば、ファームウェアのアップデート時に、事業部のファームウェア管理サーバに提供され、基板ごとのイコライザ初期値(中間値、マージン上限値、下限値)とされ、最新MMBファームウェアのデータとしてMMB10Aに設定される。例えば、これらのイコライザ初期値は、定期ファーム更新時の伝送パラメータとしてサーバ装置1Aのユーザに公開されることになる。
13Aと図13Bとは、Z1、Z2の箇所で接続されている。工場出荷時のPowerOn(E
1)では、実施形態1と同様、伝送パラメータ(イコライザ設定値)のチューニングが実行される。この処理では、まず、MMB10AがSB/MEZZのROMを読み、SB/MEZZのシリアル番号等の個体識別情報(以下、単にシリアル情報)を取得する(E2)。
OSの起動を開始し、CPU−MB間の伝送路のトレーニング後(E5)、OSをbootする。
装置組み立て後の最初のファームに書かれている初期EQ Tableの値である。E3でNOの場合は、一の部品について伝送路の伝送特性が調整されていない場合の一例である。
(E8)。そして、MMB10AはE6からE7と同様の処理で、伝送特性(アイパターン)のマージンをBIOS内のRAMへ保存する(E9)。
(E10)。E6、E8、E10の処理は、伝送路の伝送特性を調整する調整回路に既存の測定結果において伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定することの一例である。
、E11の処理は、伝送特性を測定することの一例である。
E13)。
よって伝送特性が調整された伝送路を通じて一の部品による伝送を可能にすることの一例である。
同様である。なお、フィールドでのPowerOnフローでは、E16の処理、つまり、出荷試
験サーバ2は、シリアル情報と、伝送パラメータをMMB10Aから回収する処理は実行されない場合が多い。以上の実施例から出荷後の故障交換、増設時の伝送パラメータを全てのパラメータのパターンを実施せずに短時間で最適化することが可能になる。
ると(S11でYES)、イコライザ設定値を取得する(S12)。S12の処理は、情報処理装置によって伝送路の伝送特性を調整するために決定されたパラメータを取得することの一例である。
(方法1)
(方法2)
限値と、出荷データベース3に格納された既存値との平均値を算出し、出荷データベース3内の既存の初期EQ Tableを更新する(S14)。S14の処理は、既存の測定結果において伝送路の伝送特性が所定の条件を充足する複数のパラメータに取得されたパラメータを反映することの一例である。S14の処理は、取得されたパラメータを反映することは、取得されたパラメータから前記第1パラメータ、第2パラメータ、および第3パラメータを特定し、既存の測定結果における第1パラメータ、第2パラメータ、および第3パラメータとの間での統計値を算出することの一例でもある。更新された初期EQ Tableは、図12で例示したように、以降に出荷される基板に対して設定されるとともに、以降のファームアップにより、フィールドで稼働中のサーバ装置1A等の基板にも適用される。
ージン上限値、マージン下限値を用いて伝送特性を測定させ、伝送マージンが最大のイコライザ設定値を決定する。したがって、工場出荷時とその後の基板交換後に限定して、チューニングが実行される。また、チューニングでは、3つのパラメータ(イコライザ設定値)に限定して伝送特性が測定されるので、多数のパラメータを用いる場合と比較してチューニングの時間が短縮されきる。
値という3つのパラメータでチューニングが実施されたがチューニング時のパラメータが3つに限定される訳ではない。例えば、5個以上のパラメータでチューニングしてもよい。また、例えば、中間値からマージン上限値方向の伝送特性の変化が、中間値からマージン下限値方向の伝送特性よりも急峻に変化する場合には、MMB10A(およびBIOS)は、中間値からマージン上限値方向に2つの上限値を設け、全体で4つのパラメータでチューニングを実行してもよい。同様に、中間値からマージン下限値方向の伝送特性の変化が、中間値からマージン上限値方向の伝送特性よりも急峻に変化する場合には、MMB10A(およびBIOS)は、中間値からマージン下限値方向に2つの下限値を設け、全体で4つのパラメータでチューニングを実行してもよい。このように、MMB10A(およびBIOS)は、偶数個のパラメータでチューニングを実行してもよい。
Tableを設定するとともに、チューニングの結果得られる、各基板で決定されたイコライザ設定値(中間値)を取得する。そして、出荷試験サーバ2は、各基板で決定されたイコライザ設定値(中間値)に対するマージン上限値およびマージン下限値を求め、出荷データベース3の既存の初期EQ Tableに反映する。このような処理によって、出荷試験サーバ2は、多数のサーバ装置1Aの多数基板で得られたイコライザ設定値(中間値)と、イコライザ設定値(中間値)に対するマージン上限値およびマージン下限値を蓄積することができる。したがって、多数の基板で実績のある初期EQ Tableを蓄積し、以降に出荷されるサーバ装置1A、および以降にファームアップが実施されるフィールドで稼働中のサーバ装置1Aに適用できる。
《コンピュータが読み取り可能な記録媒体》
等に固定された記録媒体としても利用可能である。
1A サーバ装置
2 出荷試験サーバ
3 出荷データベース
10 コントローラ
12 基板情報格納部
12A RAM
13T1、13T2 送信イコライザ制御部
11 マイコン
13R1、13R2 受信イコライザ制御部
Claims (6)
- プロセッサを有し、伝送路の伝送特性を調整可能な部品の前記伝送特性を調整する情報処理装置であって、
前記プロセッサが
一の部品について伝送路の伝送特性が調整されていない場合に、前記伝送路の伝送特性を調整する調整回路に既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することと、
前記決定されたパラメータによって伝送特性を調整することと、を実行し、
前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することは、前記伝送路の伝送特性を調整する調整回路に前記既存の測定結果において前記伝送路の伝送特性がマージン上限値となる第1パラメータ、前記伝送特性がマージン下限値となる第2パラメータ、および前記伝送特性が前記マージン上限値と前記マージン下限値との中間値となる第3パラメータをそれぞれ設定して、前記一の部品について前記伝送路の伝送特性をそれぞれ測定し、前記測定された伝送特性が前記マージン上限値と前記マージン下限値との中間値となるときのパラメータを前記第1パラメータ、第2パラメータ、および第3パラメータの中から選択することである、情報処理装置。 - プロセッサを有し、伝送路の伝送特性を調整可能な部品の前記伝送特性を調整する情報処理装置のプロセッサに実行させるためのプログラムであって、
一の部品について伝送路の伝送特性が調整されていない場合に、前記伝送路の伝送特性を調整する調整回路に既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することと、
前記決定されたパラメータによって伝送特性を調整することと、を実行させ、
前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することは、前記伝送路の伝送特性を調整する調整回路に前記既存の測定結果において前記伝送路の伝送特性がマージン上限値となる第1パラメータ、前記伝送特性がマージン下限値となる第2パラメータ、および前記伝送特性が前記マージン上限値と前記マージン下限値との中間値となる第3パラメータをそれぞれ設定して、前記一の部品について前記
伝送路の伝送特性をそれぞれ測定し、前記測定された伝送特性が前記マージン上限値と前記マージン下限値との中間値となるときのパラメータを前記第1パラメータ、第2パラメータ、および第3パラメータの中から選択することである、プログラム。 - 伝送路の伝送特性を調整可能な部品の前記伝送特性を調整する情報処理装置と前記情報処理装置を管理する管理装置とを備える情報システムであって、前記情報処理装置と管理装置は、それぞれプロセッサを有し、
前記情報処理装置のプロセッサは、
前記管理装置から既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを取得することと、
一の部品について伝送路の伝送特性が調整されていない場合に、前記伝送路の伝送特性を調整する調整回路に前記既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータを設定して、伝送特性を測定し、前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することと、
前記決定されたパラメータによって伝送特性を調整することと、を実行し、
前記管理装置のプロセッサは、
前記情報処理装置によって伝送路の伝送特性を調整するために決定されたパラメータを取得することと、
前記既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータに前記取得されたパラメータを反映することと、を実行し、
前記複数のパラメータの中から前記伝送路の伝送特性を調整するためのパラメータを決定することは、前記伝送路の伝送特性を調整する調整回路に前記既存の測定結果において前記伝送路の伝送特性がマージン上限値となる第1パラメータ、前記伝送特性がマージン下限値となる第2パラメータ、および前記伝送特性が前記マージン上限値と前記マージン下限値との中間値となる第3パラメータをそれぞれ設定して、前記一の部品について前記伝送路の伝送特性をそれぞれ測定し、前記測定された伝送特性が前記マージン上限値と前記マージン下限値との中間値となるときのパラメータを前記第1パラメータ、第2パラメータ、および第3パラメータの中から選択することである、情報システム。 - 前記既存の測定結果において前記伝送路の伝送特性が所定の条件を充足する複数のパラメータは、同一構成の部品に対応付けて記憶され、前記既存の測定結果において前記伝送路の伝送特性がマージン上限値となる第1パラメータ、前記伝送特性がマージン下限値となる第2パラメータ、および前記伝送特性が前記マージン上限値と前記マージン下限値との中間値となる第3パラメータであり、
前記取得されたパラメータを反映することは、前記取得されたパラメータから新たな第1パラメータ、第2パラメータ、および第3パラメータを特定し、前記既存の測定結果における第1パラメータ、第2パラメータ、および第3パラメータとの間での統計値を算出することを含む請求項3に記載の情報システム。 - 前記取得されたパラメータを反映することは、前記決定されたパラメータが前記既存の測定結果における第1パラメータである場合に、前記既存の測定結果における第3パラメータを前記下限値となる新たな第2パラメータに決定するとともに、前記既存の測定結果における前記伝送路の伝送特性を基に前記上限値となる新たな第1パラメータを決定することを含む請求項4に記載の情報システム。
- 前記取得されたパラメータを反映することは、前記決定されたパラメータが前記既存の測定結果における第2パラメータである場合に、前記既存の測定結果における第3パラメータを前記上限値となる新たな第1パラメータに決定するとともに、前記既存の測定結果における前記伝送路の伝送特性を基に前記下限値となる新たな第2パラメータを決定することとをさらに実行する請求項4または5に記載の情報システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017114142A JP6950289B2 (ja) | 2017-06-09 | 2017-06-09 | 情報処理装置、プログラム、および情報システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017114142A JP6950289B2 (ja) | 2017-06-09 | 2017-06-09 | 情報処理装置、プログラム、および情報システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018207444A JP2018207444A (ja) | 2018-12-27 |
JP6950289B2 true JP6950289B2 (ja) | 2021-10-13 |
Family
ID=64958244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017114142A Active JP6950289B2 (ja) | 2017-06-09 | 2017-06-09 | 情報処理装置、プログラム、および情報システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6950289B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7266054B2 (ja) | 2021-02-18 | 2023-04-27 | 株式会社日立製作所 | 伝送制御方法、伝送制御システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3993060B2 (ja) * | 2002-09-30 | 2007-10-17 | 日本信号株式会社 | 無線通信システム |
JP4652032B2 (ja) * | 2004-11-30 | 2011-03-16 | 株式会社リコー | 組立情報管理装置 |
JP2010268364A (ja) * | 2009-05-18 | 2010-11-25 | Nec Network & Sensor Systems Ltd | 狭帯域デジタル無線通信装置および群遅延歪みを等化するためのパラメータ設定方法 |
JP2011041109A (ja) * | 2009-08-17 | 2011-02-24 | Hitachi Ltd | 伝送システムおよび伝送方法 |
JP5804051B2 (ja) * | 2011-03-31 | 2015-11-04 | 富士通株式会社 | 情報処理装置、情報処理システムおよび通信制御方法 |
-
2017
- 2017-06-09 JP JP2017114142A patent/JP6950289B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018207444A (ja) | 2018-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8363492B2 (en) | Delay adjustment device and delay adjustment method | |
US11210172B2 (en) | System and method for information handling system boot status and error data capture and analysis | |
US10795592B2 (en) | System and method for setting communication channel equalization of a communication channel between a processing unit and a memory | |
CN111459557B (zh) | 一种缩短服务器开机时间的方法及*** | |
CA2533980C (en) | A storage medium array controller, a storage medium array apparatus, a storage medium drive, a method of controlling a storage medium array, anda signal-bearing medium embodying aprogram of a storage medium array controller | |
JP6950289B2 (ja) | 情報処理装置、プログラム、および情報システム | |
US9923740B2 (en) | System aware transmitter adaptation for high speed serial interfaces | |
US20100131221A1 (en) | Method for determining quality parameter and the electronic apparatus using the same | |
CN111966386A (zh) | 一种存储***的控制器升级方法及相关装置 | |
JP5893176B2 (ja) | ディスクアレイシステム及びケーブル情報設定方法 | |
US10140235B2 (en) | Server | |
US6055582A (en) | SCSI duplex-ready backplane for selectively enabling SCSI simplex and duplex modes based on indication of desired SCSI mode | |
US8060332B2 (en) | Method for testing sensor function and computer program product thereof | |
JP5369945B2 (ja) | 構成情報設定方法及び情報処理装置 | |
US10860505B1 (en) | System and method for enhancing receiver equalization | |
JP6654465B2 (ja) | 入出力制御装置、入出力制御方法、及び、入出力制御プログラム | |
JP5334904B2 (ja) | 情報処理装置、情報処理装置の識別方法、情報処理装置の識別プログラム及びマザーボード | |
JP7266054B2 (ja) | 伝送制御方法、伝送制御システム | |
JP7342672B2 (ja) | 拡張カード設定装置、拡張カード設定方法および拡張カード設定プログラム | |
US11747381B2 (en) | Capacitive detection of antenna configuration using a proximity sensor | |
CN115061860B (zh) | 单路***内存调试方法、装置及介质 | |
JP6725711B1 (ja) | 電子基板および通信方法 | |
US7487399B2 (en) | System and method for testing a component in a computer system using frequency margining | |
WO2016202115A1 (zh) | 印制电路板制作信息的确定方法及装置 | |
US20210124514A1 (en) | Information processing apparatus and method for controlling information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6950289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |