JP7237214B2 - 半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール - Google Patents
半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール Download PDFInfo
- Publication number
- JP7237214B2 JP7237214B2 JP2022041548A JP2022041548A JP7237214B2 JP 7237214 B2 JP7237214 B2 JP 7237214B2 JP 2022041548 A JP2022041548 A JP 2022041548A JP 2022041548 A JP2022041548 A JP 2022041548A JP 7237214 B2 JP7237214 B2 JP 7237214B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- top layer
- metal top
- substrate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 236
- 239000002184 metal Substances 0.000 title claims description 236
- 239000000758 substrate Substances 0.000 title claims description 83
- 238000000034 method Methods 0.000 title claims description 56
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000003466 welding Methods 0.000 claims description 49
- 238000000465 moulding Methods 0.000 claims description 21
- 238000005304 joining Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000001721 transfer moulding Methods 0.000 claims description 7
- 238000000748 compression moulding Methods 0.000 claims description 6
- 238000001746 injection moulding Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 239000012778 molding material Substances 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 238000003475 lamination Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 230000006378 damage Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005755 formation reaction Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 230000032798 delamination Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000004643 cyanate ester Substances 0.000 description 2
- 150000001913 cyanates Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 239000011345 viscous material Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012764 mineral filler Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
- H05K2201/10318—Surface mounted metallic pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本開示は、半導体パワーモジュール用の金属基板構造および半導体装置用の半導体パワーモジュールに関する。本開示はさらに、金属基板構造の対応する製造方法に関する。
従来の絶縁金属基板は、低絶縁要件および低耐熱要件を同時に有する低電力および中電力半導体パッケージのための技術を形成する。絶縁金属基板上に端子が備えられる。
本開示の実施形態は、高電圧パワーモジュール用途でも信頼性の高い機能を可能にする、半導体パワーモジュール用の低コストの金属基板構造を提供することができる。本開示の別の実施形態は、半導体装置のための対応する半導体パワーモジュール、およびこのような金属基板構造の製造方法を提供することができる。
一実施形態に係り、半導体パワーモジュールのための金属基板構造の製造方法は、少なくとも１つの端子を設けることと、金属最上層を設けることと、誘電体層を設けることと、金属最下層を設けることと、を含む。本方法は、溶接によって、例えば超音波溶接および／またはレーザ溶接によって、少なくとも１つの端子を金属最上層と結合することをさらに含む。他の溶接プロセスも可能である。本方法は、誘電体層が金属最上層および金属最下層の両方との間で結合されるように、金属最上層を誘電体層および金属最下層と結合することをさらに含み、少なくとも１つの端子と金属最上層との結合が、金属最上層と誘電体層および金属最下層との結合に対して事前に行われる。
記載された製造方法により、高電圧パワーモジュール用途であっても半導体パワーモジュールの安定的な信頼性のある機能に寄与することができる絶縁金属基板上の溶接接合の実現が可能である。端子と金属最上層との溶接接続が行われ、次いで金属最上層が誘電体層および／または金属最下層と結合される。言い換えれば、金属最上層と誘電体層および／または金属最下層との結合は、溶接によって端子と金属最上層とが結合された後に行われる。したがって、誘電体層への溶接による機械的応力は避けられ、誘電体層の亀裂または他の損傷の回避に寄与する。
本開示に関連して、従来の絶縁金属基板は、低絶縁要件および低耐熱要件を同時に有する低電力および中電力半導体パッケージのための技術を実現することが認識されている。信頼性要件が低い場合、端子は、例えば基板上にはんだ付けすることができる。通常、溶接はより高い信頼性を提供するが、溶接プロセスは基板構造にとって問題となり得る。そのような絶縁金属基板の従来の構成を考慮して、対応する端子は溶接技術を使用して上部メタライゼーションに接続されて、基板上の安定したプロセスおよびメタライゼーション下の樹脂絶縁シートに関して重要であり得る典型的な接合接続を提供する。溶接プロセスは、基板構造の損傷につながる可能性があり、特に超音波溶接は、端子脚部と基板との間での摩擦および圧力に起因する基板構造上の熱と組み合わさった熱的および機械的応力の強い影響を与える。ここで、樹脂シートは変形および亀裂形成の危険に強くさらされる。絶縁金属基板の回路メタライゼーションに端子脚部の超音波溶接を適用する場合、対応する故障モードを考慮する必要がある。しかし、他の溶接方法がそのような絶縁金属基板上で使用される場合でも基板損傷リスクは高い。したがって、例えばレーザ溶接によって端子脚部を基板に接合する場合、強い熱衝撃も考慮されなければならない。
このような金属基板構造の従来の製造、例えば超音波溶接の使用により、溶接プロセス中に絶縁層の絶縁シートに深刻な損傷が発生する可能性がある。最上層の回路メタライゼーション上の主端子および／または補助端子の超音波溶接の後に、最上層と絶縁層との間で完全な剥離が生じる可能性がある。樹脂シートまたは絶縁材料の変形は、端子位置で剥離金属シートにさらに接着する可能性があり、その結果、絶縁金属基板の絶縁シートにもコンコイダル亀裂が形成される。
金属基板構造を製造するための前述の方法を使用することにより、金属最上層と誘電体層との結合から離間して事前に行われる個別の溶接プロセスによって、前述の悪影響を打ち消すことが可能である。これにより、亀裂や損傷の発生するリスクを完全に抑制することができ、例えば０．５ｋＶから１０．０ｋＶまでの電圧範囲での高電圧パワーモジュール用途でも確実に機能させることができる安定した半導体パワーモジュールが実現できる。１つまたは複数の端子は、例えば、銅と銅との直接接触を形成するために、金属最上層の表面に直接溶接することができる。あるいは、はんだ、または、接着剤、塗料および／またはワニス層などの他の材料が、互いに対向する端子の底面と金属最上層の上面との間に配置されることができる。
本方法の一実施形態によれば、金属最上層を誘電体層および金属最下層と結合するステップは、金属最上層と、誘電体層と、金属最下層とを互いに対して位置合わせすることを含む。この方法は、金属最上層、誘電体層、および金属最下層を積層することをさらに含む。
あるいは、金属最上層を誘電体層および金属最下層と結合するステップは、成形物質を提供することと、金属最上層および金属最下層を間に所定の距離を置いて互いに対して位置合わせすることと、次いで、位置合わせされた金属最上層と金属最下層との間に、提供された成形物質をもたらして成形によって誘電体層を形成することとを含む。成形による誘電体層の形成は、例えば、射出成形、圧縮成形および／またはトランスファ成形によって行うことができる。
したがって、誘電体層は、金属最上層および金属最下層を形成する上下の２つの金属板の間に組み立てられるプリプレグシートを実現することができる。このようなメタライゼーションシートまたはプレートは、例えば、積層プロセスによって誘電体層の絶縁体に接合される。次いで、金属最上層の必要なメタライゼーション構造は、導電性金属を局所的に除去するためのマスキングおよびエッチングプロセスの後続のステップによって行われ、最終メタライゼーション構造を作成することができる。
成形誘電体層に関して、成形物質は、所定の材料特性を有する圧送可能物質を実現する。圧送可能物質は、形成される誘電体層の液状または粘性のある原料である。例えば、成形物質はエポキシおよび／またはセラミック系液体である。代替的または追加的に、誘電体層の原料は、ポリアミド、ＰＢＴ、ＰＥＴなどの熱硬化性または熱可塑性樹脂材料であってもよい。代替的または追加的に、誘電体層の原料は、金属最上層および／または金属最下層に対する改善された熱伝導率および／またはＣＴＥ調整のための無機充填剤を含んでもよい。例えば、成形誘電体層は、セラミック充填材料、例えばエポキシ、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ、Ｓｉ３Ｎ４またはＳｉＯ２を有する樹脂系誘電体材料を含む。例えば、誘電体層は、充填剤を含むエポキシである。誘電体層はまた、ビスマレイミド、シアネートエステル、ポリイミドおよび／またはシリコーンなどのトランスファ、射出または圧縮成形に適した他の材料に基づくことができる。代替的または追加的に、誘電体層は、セラミック材料および／またはハイドロセット材料、または前述の成分のうちの２つ以上の材料の組合せを含むことができる。
間に所定の距離を置いて金属最上層と金属最下層とを互いに対して位置合わせすることにより、成形誘電体層の後の厚さが実質的に予め決定される。例えば、位置合わせは、金属最上層を剥離フィルム若しくはライナー上に配置する、または例えば成形ツールのモールドチェイス内の別の固定によって実現することができる。これは、金属最上層の提供されたメタライゼーション構造を金属最下層に対して正確に位置決めすることを可能にし、例えば、異なる動作電位に起因して金属最上層が別個の金属パッドを含む場合に有用であり得る。積層の場合、樹脂層の厚さは、積層された層の厚さおよび挙動によって与えられる。
製造方法のさらなる実施形態によれば、金属最上層には、スタンピングによって少なくとも１つの凹部を設けることができる。スタンピングされた金属最上層を考慮して、少なくとも１つの端子と金属最上層との溶接による結合は、金属最上層のスタンピングの前または後に行うことができる。
代替的または追加的に、金属最上層には、例えばエッチングおよび／または切断によって少なくとも１つの凹部を設けることができる。代替的または追加的に、金属最上層は、例えば、提供された金属シートのレーザ切断によって所定の構造で形成される。
金属最上層のメタライゼーションは、銅および／またはアルミニウム、および／または銅および／またはアルミニウムの合金を含むフィルムおよび／またはシートから形成することができる。これは、例えば、銅および／またはアルミニウム板として形成することができる金属最下層にも適用することができる。少なくとも１つの凹部は、金属最上層のメタライゼーションを形成する金属のまとまった部分を貫通する貫通開口部を実現することができる。あるいは、少なくとも１つの凹部は、例えば、２つの別個の金属経路の間に溝または自由空間を形成する。金属最上層はまた、金属基板構造の上部に所望のメタライゼーションを作製するために所定の金属パターンを形成するための複数の凹部および／または溝を含むことができる。これはまた、金属基板構造の上面上の複数の分離された金属パターンを意味し得る。
金属基板構造の製造方法は、結合端子、金属最上層、誘電体層および／または金属最下層の洗浄および／またはレベリングをさらに含むことができる。
また、さらなる実施形態によれば、例えば、電子機器が提供され、少なくとも１つの端子と結合されて半導体パワーモジュールを形成する。
一実施形態によれば、半導体パワーモジュールのための金属基板構造は、少なくとも１つの凹部を有する金属最上層と、溶接によって金属最上層と結合される少なくとも１つの端子とを備える。金属基板構造は、金属最下層と、金属最上層および金属最下層の両方に結合されるとともに金属最上層と金属最下層との間に成形によって形成される誘電体層とをさらに含む。例えば、少なくとも１つの凹部を含む金属最上層は、スタンピングによって形成され、誘電体層は、この少なくとも１つの凹部内に延伸するように成形される。さらに、誘電体層は、少なくとも１つの凹部に溝またはトレンチを形成するように成形することができる。あるいは、誘電体層は、少なくとも１つの凹部を通って延伸し、金属最上層の外面の上方に突出する***部分またはバリアを形成するように成形される。
一実施形態によれば、半導体装置用の半導体パワーモジュールは、記載された金属基板構造の一実施形態と、金属基板構造の少なくとも１つの端子と結合される電子機器とを備える。半導体パワーモジュールは、半導体パワーモジュールの動作中に熱を放散するために金属基板構造の金属最下層と結合されるヒートシンクをさらに備えることができる。したがって、半導体パワーモジュールは、別個のヒートシンクを備えることができる。代替的または追加的に、金属基板構造の金属最下層自体が、ヒートシンクとして作用することができ、例えば、有益な放熱を提供するために、リブまたは突起を備えるように構成することができる。金属最下層はさらに、半導体パワーモジュールのベースプレートとして機能することができる。金属基板構造を含む半導体パワーモジュールは、成形またはポッティングによって作製された樹脂または誘電体ゲルによって、さらに部分的または完全に封入されることができる。端子は、電力端子として、または例えば信号配線に使用される補助端子として機能することができる。
さらに、半導体パワーモジュールは、前述の金属基板構造の２つ以上の実施形態を備えることができる。電子機器は、チップ、集積回路、および／または他の装置ディスクリート装置を含むことができる。
結果として、記載された方法が前述の金属基板構造および半導体パワーモジュールの実施形態の製造を可能にし、製造方法について記載された特徴および特性はまた、金属基板構造および半導体パワーモジュールに関して開示され、逆もまた同様である。したがって、本開示はいくつかの態様を含み、それぞれの特徴が特定の態様の文脈で明示的に言及されていなくても、態様の１つに関して説明されたすべての特徴は他の態様に関しても本明細書に開示される。
例示的な実施形態は、概略図および参照番号を用いて以下に説明される。
添付の図面は、さらなる理解を提供するために含まれる。図示される実施形態は例示的な表現であり、必ずしも一定の縮尺で描かれていないことを理解されたい。同一の参照符号は、同一の機能を有する要素または構成要素を示す。要素または構成要素が異なる図におけるそれらの機能に関して互いに対応する限り、以下の図のそれぞれについてその説明は繰り返さない。明確にするために、要素は、場合によってはすべての図に対応する参照符号で表示されない場合がある。
図１は、半導体装置用の半導体パワーモジュール１の一実施形態の側面図を示す。半導体パワーモジュール１は、金属基板構造１０と、金属基板構造１０に結合された電子機器２と、同様に金属基板構造１０に結合されたヒートシンク３とを備える。電子機器２は、例えばチップを含むことができ、図１は、金属基板構造１０上にチップを有する半導体パワーモジュール１を示している。図示の積層方向Ａに関して、電子機器２は金属最上層１１と結合され、ヒートシンク３は金属基板構造１０の金属最下層１３と結合される。金属基板構造１０は、金属最上層１１と金属最下層１３との間に形成された誘電体層１２をさらに備える。
金属最上層１１および金属最下層１３の両方は、金属からなるか、または例えば少なくとも銅および／またはアルミニウムなどの金属を含む。代替的に、熱伝導性および／または導電性材料または材料の組合せを使用することができる。誘電体層１２は、例えば、プリプレグシートまたはフィラー入りのエポキシ成形体である。フィラーは、セラミックのようなものであってもよく、またはガラス繊維のような他の無機質フィラーによって実現されてもよい。代替的または追加的に、誘電体層１２は、ポリアミド、ＰＢＴおよび／またはＰＥＴなどの熱可塑性または熱硬化性樹脂を含むことができる。代替的または追加的に、誘電体層１２は、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ、Ｓｉ３Ｎ４、ＳｉＯ２などのセラミックベースの絶縁層を含む。誘電体層１２はまた、ビスマレイミド、シアネートエステル、ポリイミドおよびシリコーンなどの射出成形、トランスファ成形および／または圧縮成形に適した他の材料に基づくことができ、またはハイドロセット材料などのセラミック材料に基づくこともできる。したがって、金属基板構造１０は、構造化された上面メタライゼーション、金属背面板、およびそれらの間の誘電体絶縁層を有する絶縁金属基板を実現する。金属最上層１１のパッドは、溶接によって金属最上層１１と結合されたリード４および／または端子１５を介して電子機器２の構成要素に接続される。
図示された半導体パワーモジュール１は、ゲル充填パワーモジュールを実現することができ、電子機器２、またはさらには上面全体、またはさらには金属基板構造１０のそれ以上の部分が、エポキシおよび／またはゲル封止によって埋め込まれるか、または覆われることができる。そのような封止は、例えば、金属基板構造１０の製造の後に成形によって行うことができる。半導体パワーモジュール１の作製の選択肢は、ゲルの充填、ポッティング樹脂のようなＮ型エポキシ樹脂の充填、トランスファ成形および／または他の成形方法を含むことができる。
図２～図３は、金属基板構造１０の２つの異なる実施形態を概略側面図で示す。図２は、例えば成形によって形成された誘電体層１２の材料で所定の方法で充填された２つの貫通凹部１４を含む金属最上層１１を含む金属基板構造１０を示す。したがって、誘電体層１２は、凹部１４内に延在し、凹部１４をそれぞれ制限する金属最上層１１の縁部を覆うように成形される。
図３に示す実施形態によれば、誘電体層１２は、一方の凹部１４に形成された誘電体溝１７と、他方の凹部１４に形成された誘電体バリア１８とが存在するように成形されることができる。バリア１６は、対応する凹部１４を延伸し、金属最上層１１の外面１１１上に突出する。バリア１６の突出部は、リブと呼ぶことができる。溝１５およびバリア１６は、例えば一成形プロセスで誘電体層１２と一体的に形成され、それらの制限誘電体材料は、対応する凹部１４を制限する金属最上層１１の縁部を覆うことができる。
１つまたは複数の端子１５は、例えば、直接導電性接点を形成するために、金属最上層１１のメタライゼーション上に直接溶接することができる。したがって、端子１５のそれぞれの接触面１６は、金属最上層１１の外面１１１に直接接触する。あるいは、はんだ、または接着剤、塗料および／またはワニス層などの別の材料が、互いに対向する端子１５の接触面１６と金属最上層１１の外面１１１との間に位置することができる。この点において、はんだ付け、焼結および／または接着は、製造プロセスにおいて実施することができる。
端子１５は、溶接によって、例えば超音波溶接および／またはレーザ溶接によって、金属最上層１１と結合される。他の溶接プロセスも可能である。端子１５と金属最上層１１との結合は、金属最上層１１と誘電体層１２および／または金属最下層１３との結合に対して事前に行われる。
図４～図６は、例えば、図３による金属基板構造１０の一実施形態を製造するための方法の異なる製造段階を示す。対応する製造方法のステップは、図１０に示すフローチャートに従うことができる。
ステップＳ１において、後の金属最上層１１を形成するために生シート１９が提供される（図４の上部を参照）。また、端子１５は、積層方向Ａおよび横方向Ｂの断面に対してＬ字形状を有するものが３つ設けられている。当然、端子１５の異なる形状も可能である。
ステップＳ２において、端子１５は、金属最上層１１の外面１１１上に溶接される（図４の下部を参照）。溶接は、例えば、超音波溶接および／またはレーザ溶接で行うことができる。
ステップＳ３において、生シート１９は、例えば所定のメタライゼーション構造を有する凹部１４および金属最上層１１を形成するように準備された突起を有するスタンピングツールを使用してスタンピングされる（図５の上部を参照）。あるいは、金属最上層１１上への端子１５の溶接に先立って、別個の金属パッドを打ち抜くことができる（図７を参照）。エッチング、切断またはレーザ切断などの他の分離方法も可能である。
ステップＳ４において、金属最下層１３を、後の誘電体層１２を形成する所定の材料特性を有する液体または粘性原料を圧送可能な成形物質として設けることができる。さらに、ステップＳ４において、溶接端子１５を有するスタンピングされた金属最上層１１および設けられた金属最下層１３は、所定の距離を置いて互いに対して位置合わせされる（図５の下部を参照）。これは、例えば、金属最上層１１の提供されたメタライゼーション構造が、その上に組み立てられる成形ツールである固定のための剥離フィルムを使用することによって行うことができる。その後、そのような金属最上層の剥離フィルムユニットは、例えば、金属最上層１１が金属最下層１３に面するように、提供された金属最下層１３に対して相対的に配置することができる。
ステップＳ５において、提供された成形物質は、位置合わせされた金属最上層１１と金属最下層１３との間の自由空間にもたらされ、それによって誘電体層１２の成形が行われる。誘電体層１２の形成は、射出成形、トランスファ成形および／または圧縮成形によって行うことができ、対応する凹部１４内におよび／またはそれを通って延伸する１つまたは複数の溝１７および／またはバリア１８の形成を含むことができる。例えば、これは、成形ツールおよび金属最上層１１によって制限されたそれぞれのキャビティを凹部１４の領域に設けることによって行われる。次いで、提供された物質をそのようなキャビティに入れて、トレンチ、溝１７、バリア１８および／またはリブを形成する。溝を設けるために、成形ツールは、例えば、対応する突起を有する。
したがって、半導体パワーモジュール１のための金属基板構造１０の一実施形態は、金属最上層１１を実現するスタンピングされた金属プレート上面、誘電体層１２を実現するエポキシ系成形絶縁体、および金属最下層１３を実現する金属プレート底面からなるように製造することができる。あるいは、成形後に均一な上部メタライゼーションのエッチングを行ってもよい。
図７は、金属最上層１１に所定の貫通凹部１４を設ける別のステップを示す。金属最上層１１は、端子１５を金属最上層１１に溶接する前であっても、スタンピングによって提供することができる（図７の上部を参照）。端子１５を金属最上層１１に溶接した後、図５および図６に示すように製造方法を継続することができる。
図８および図９は、金属基板構造１０のさらなる実施形態を製造するための異なる方法の製造状態を示す。そのような実施形態によれば、金属基板構造１０は、積層、マスキングおよびエッチングによって形成することができる。
ステップＳ１において、後の金属最上層１１を形成するために生シート１９が提供され、端子１５が外面１１１に溶接される（図８の上部を参照）。また、誘電体層１２は、例えばプリプレグ材料シートの形態で設けられる。さらに、金属最下層１３が設けられ、金属最上層１１、誘電体層１２、および金属最下層１３が互いに位置合わせされる。
ステップＳ２において、上述の層１１、１２、および１３を互いに結合するために積層が行われる（図８の下部を参照）。
ステップＳ３において、マスキングおよびエッチングによって金属最上層１１に凹部１４が形成される（図９を参照）。さらに、金属基板構造１０の洗浄および／またはレベリングを実行することができる。
上述の実施形態によれば、端子１５は、金属基板構造１０の層１１、１２、１３の結合が完了する前に金属最上層１１に接合される。ここで、金属基板構造の製造は、半導体パワーモジュール１の製造内のプロセスを実行することができる。絶縁金属基板の従来の製造プロセスおよびその後のモジュール組立プロセスとは対照的に、主端子および補助端子１５は、残りの金属基板構造１０自体の製造に先立って、金属最上層１１を実現する裸銅の上面メタライゼーションプレートに溶接される。その結果、誘電体層１２を実現するシートがなく、溶接処理中に機械的および熱的応力を受けることがない。溶接は、超音波溶接、レーザ溶接、または任意の他の種類の適用可能な溶接プロセスによって行うことができる。
金属基板構造１０の前述の可能なセットアップタイプについて図示されたプロセスフローによれば、端子１５を接合するための溶接プロセスは、それぞれ誘電体層１２の絶縁材料の積層または成形の前に行われる。積層プロセスによる金属基板構造１０の製造において、溶接端子１５を有する均一な銅製上部側面板と、プリプレグ誘電体層１２と、底板とが互いに結合される。積層工程後、エッチングにより回路パターンを作製する。代替的または追加的に、パターンのシンギュレーションは、積層前に行うことができる。
誘電体層１２の絶縁材料の成形プロセスによる金属基板構造１０の製造において、回路メタライゼーションのパターンは、射出、トランスファ、または圧縮成形プロセスが実行される前に、スタンピング、エッチング、および／または切断によって準備することができる。代替的または追加的に、パターンのシンギュレーションは、積層前に行うことができる。しかしながら、完全に絶縁金属基板構造１０を組み立てる前に、溶接工程後に変形されるトッププレートの洗浄工程またはレベリング工程のように、さらな工程ステップも製造方法に統合されることができる。
端子１５は、銅または銅合金から作製することができ、補助または主端子となり得る。端子１５の厚さは、横方向Ｂおよび／または積層方向Ａに対して０．２ｍｍから３．０ｍｍまでの値を有することができる。これは、Ｌ字形端子１５の直立本体部分および／または水平脚部分の両方にそれぞれ適用することができる。水平部分および垂直部分の厚さは、等しいか、または異なることができる。
製造方法の前述の選択肢により、金属最上層１１の回路メタライゼーションを超音波溶接する場合であっても、比較的柔らかい樹脂誘電体層１２の熱的および機械的衝撃による変形を防止することができる。これはさらに、樹脂シートと金属部品との間の少なくとも局所的な剥離および／または誘電体層の絶縁シートの内部の亀裂形成を回避するために寄与する。剥離または亀裂形成はまた、高電圧パワーモジュールにおいて部分放電および絶縁破壊を引き起こす可能性がある。したがって、溶接された端子脚部の下で、機械的および／または熱的衝撃によって引き起こされる樹脂シートの変形または目に見える誘電体層１２の樹脂の変形はない。
よって、半導体パワーモジュール１の対応する設計は、以下の利点のうちの１つまたは複数を含むことができる。すなわち、提案されたプロセスフローは、溶接プロセス中に誘電体層１２の機械的および熱的に敏感な樹脂絶縁シートに起こり得る損傷の問題を回避する。この機会によって、溶接技術（例えば、超音波溶接、レーザ溶接）のような新しい接合方法も使用されることを考慮して、この比較的費用対効果の高い基板設計の使用を大型パワーモジュールにとって興味深いものにし、より高い電圧クラスに適用可能になる。その結果、ベースプレートにはんだ付けされたセラミック絶縁シートを有する従来の基板の構成を、本開示による絶縁金属基板構造１０によって置き換える場合、大幅なコスト削減が可能であり得る。一方では、材料コストを低減することができ、他方では、金属基板構造１０と半導体パワーモジュール１内のベースプレートまたは冷却器との間の接合工程のようないくつかの工程ステップを、対応する工程フローから削ることができる。
金属基板構造を製造するための前述の方法を使用することにより、個別の溶接プロセスに起因する亀裂または損傷の形成に対処することが可能であり、金属最上層１１と誘電体層１２との結合を含む絶縁金属基板構造１０の準備の前に、また離間して、端子１５が金属最上層１１の回路メタライゼーションに溶接される。したがって、亀裂または損傷の形成のリスクが大幅に低減されるか、または完全に抑制され、例えば０．５ｋＶから１０．０ｋＶまでの電圧範囲の高電圧パワーモジュール用途でも信頼性の高い機能を可能にする安定した半導体パワーモジュール１が実現可能である。
上述の図１から図１０に示す実施形態は、改良された金属基板構造１０、半導体パワーモジュール１、およびその製造方法の例示的な実施形態を示している。したがって、それらはすべての実施形態の完全な羅列をなすものではない。実際の配置および方法は、例えば、金属基板構造およびパワーモジュールに関して示された実施形態とは異なり得る。
参照符号
１ 半導体パワーモジュール
２ 電子機器
３ ヒートシンク
４ リード
１０ 金属基板構造
１１ 金属最上層
１１１ 外面
１２ 誘電体層
１３ 金属最下層
１４ 凹部
１５ 端子
１６ 接触面
１７ 成形溝
１８ 成形バリア
１９ 生シート
Ａ 積層方向
Ｂ 横方向
Ｓ（ｉ）半導体パワーモジュールのための金属基板構造を製造するための方法のステップ
１ 半導体パワーモジュール
２ 電子機器
３ ヒートシンク
４ リード
１０ 金属基板構造
１１ 金属最上層
１１１ 外面
１２ 誘電体層
１３ 金属最下層
１４ 凹部
１５ 端子
１６ 接触面
１７ 成形溝
１８ 成形バリア
１９ 生シート
Ａ 積層方向
Ｂ 横方向
Ｓ（ｉ）半導体パワーモジュールのための金属基板構造を製造するための方法のステップ
Claims (10)
- 半導体パワーモジュール（１）のための金属基板構造（１０）を製造するための方法であって、
少なくとも１つの端子（１５）を設けるステップと、
金属最上層（１１）を設けるステップと、
誘電体層（１２）を設けるステップと、
金属最下層（１３）を設けるステップと、
溶接によって前記少なくとも１つの端子（１５）を前記金属最上層（１１）と結合するステップと、
前記誘電体層（１２）が前記金属最上層（１１）および前記金属最下層（１３）の両方との間で結合されるように、前記金属最上層（１１）を前記誘電体層（１２）および前記金属最下層（１３）と結合するステップと、
を含み、
前記溶接によって前記少なくとも１つの端子（１５）を前記金属最上層（１１）と結合するステップが、前記金属最上層（１１）を前記誘電体層（１２）および前記金属最下層（１３）と結合するステップに対して事前に行われる、方法。 - 前記金属最上層（１１）を前記誘電体層（１２）および前記金属最下層（１３）と結合するステップが、
前記金属最上層（１１）、前記誘電体層（１２）、および前記金属最下層（１３）を互いに対して位置合わせするステップと、
前記金属最上層（１１）、前記誘電体層（１２）、および前記金属最下層（１３）を積層するステップと、を含む請求項１に記載の方法。 - 前記金属最上層（１１）を前記誘電体層（１２）および前記金属最下層（１３）と結合するステップが、
成形物質を提供するステップと、
前記金属最上層（１１）と前記金属最下層（１３）とを間に所定の距離を置いて互いに対して位置合わせするステップと、
位置合わせされた前記金属最上層（１１）と前記金属最下層（１３）との間に提供された前記成形物質をもたらして、成形によって前記誘電体層（１２）を形成するステップと、を含む請求項１に記載の方法。 - 前記誘電体層（１２）が、射出成形、圧縮成形および／またはトランスファ成形によって形成される、請求項３に記載の方法。
- 前記金属最上層（１１）を設けるステップが、
マスキングおよびエッチングによって少なくとも１つの凹部（１４）を有する前記金属最上層（１１）を形成するステップを含む、請求項１から４のいずれか１項に記載の方法。 - 前記金属最上層（１１）を設けるステップが、
スタンピングおよび／または切断によって少なくとも１つの凹部（１４）を有する前記金属最上層（１１）を形成するステップを含む、請求項１から５のいずれか１項に記載の方法。 - 溶接によって前記少なくとも１つの端子（１５）を前記金属最上層（１１）と結合するステップが、前記金属最上層（１１）のスタンピングの前または後に行われる、請求項６に記載の方法。
- 溶接によって前記少なくとも１つの端子（１５）を前記金属最上層（１１）と結合するステップが、超音波溶接および／またはレーザ溶接によって行われる、請求項１から７のいずれか１項に記載の方法。
- 結合された前記少なくとも１つの端子（１５）、前記金属最上層（１１）、前記誘電体層（１２）、および／または前記金属最下層（１３）の洗浄および／またはレベリングをさらに含む、請求項１から８のいずれか１項に記載の方法。
- 電子機器（２）を提供するステップと、
前記電子機器（２）を前記金属最上層（１１）と結合するステップと、をさらに含む、請求項１から９のいずれか１項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP21166412.3A EP4068348B1 (en) | 2021-03-31 | 2021-03-31 | Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module |
| EP21166412 | 2021-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022159012A JP2022159012A (ja) | 2022-10-17 |
| JP7237214B2 true JP7237214B2 (ja) | 2023-03-10 |
Family
ID=75362350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022041548A Active JP7237214B2 (ja) | 2021-03-31 | 2022-03-16 | 半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220344456A1 (ja) |
| EP (1) | EP4068348B1 (ja) |
| JP (1) | JP7237214B2 (ja) |
| CN (1) | CN115148607A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264354A (ja) | 2002-03-11 | 2003-09-19 | Mitsubishi Electric Corp | 空気調和機の制御基板 |
| JP2008141058A (ja) | 2006-12-04 | 2008-06-19 | Hitachi Ltd | 電子装置 |
| WO2009011077A1 (ja) | 2007-07-17 | 2009-01-22 | Mitsubishi Electric Corporation | 半導体装置及びその製造方法 |
| JP7001186B1 (ja) | 2021-03-18 | 2022-01-19 | 富士電機株式会社 | 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1895584B1 (en) * | 2000-06-01 | 2010-12-22 | Panasonic Corporation | Method of manufacturing a thermally conductive substrate with leadframe and heat radiation plate |
| JP2013539919A (ja) * | 2010-10-13 | 2013-10-28 | アーベーベー・リサーチ・リミテッド | 半導体モジュールおよび半導体モジュールを製造する方法 |
| WO2015079600A1 (ja) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | パワーモジュール、及びパワーモジュールの製造方法 |
| JP7145075B2 (ja) * | 2016-02-24 | 2022-09-30 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 多層回路基板に基づくパワーモジュール |
| JP6665664B2 (ja) * | 2016-04-27 | 2020-03-13 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US20220310409A1 (en) * | 2021-03-24 | 2022-09-29 | Littelfuse, Inc. | Method to connect power terminal to substrate within semiconductor package |
-
2021
- 2021-03-31 EP EP21166412.3A patent/EP4068348B1/en active Active
-
2022
- 2022-03-09 CN CN202210225822.4A patent/CN115148607A/zh active Pending
- 2022-03-16 JP JP2022041548A patent/JP7237214B2/ja active Active
- 2022-03-28 US US17/705,980 patent/US20220344456A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264354A (ja) | 2002-03-11 | 2003-09-19 | Mitsubishi Electric Corp | 空気調和機の制御基板 |
| JP2008141058A (ja) | 2006-12-04 | 2008-06-19 | Hitachi Ltd | 電子装置 |
| WO2009011077A1 (ja) | 2007-07-17 | 2009-01-22 | Mitsubishi Electric Corporation | 半導体装置及びその製造方法 |
| JP7001186B1 (ja) | 2021-03-18 | 2022-01-19 | 富士電機株式会社 | 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220344456A1 (en) | 2022-10-27 |
| EP4068348B1 (en) | 2023-11-29 |
| JP2022159012A (ja) | 2022-10-17 |
| EP4068348A1 (en) | 2022-10-05 |
| CN115148607A (zh) | 2022-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8987876B2 (en) | Power overlay structure and method of making same | |
| TWI569387B (zh) | 具有隔離件之散熱增益型線路板製作方法 | |
| US8952520B2 (en) | Power semiconductor device | |
| US20100134979A1 (en) | Power semiconductor apparatus | |
| KR19980081522A (ko) | 반도체 장치 및 그의 제조방법 | |
| JP2010153505A (ja) | 微細配線パッケージ及びその製造方法 | |
| WO2014112167A1 (ja) | モジュールおよびその製造方法 | |
| CN110998827A (zh) | 具有至少一个功率半导体的功率模块 | |
| EP2804209A1 (en) | Moulded electronics module | |
| JP2002026067A (ja) | 半導体装置及びその実装方法 | |
| TW201941394A (zh) | 線路基板、堆疊式半導體組體及其製作方法 | |
| JP7237214B2 (ja) | 半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール | |
| JP7172338B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20160211207A1 (en) | Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board | |
| JP2002026244A (ja) | 多層モジュールおよびその製造方法 | |
| US20210035879A1 (en) | Encapsulated package with carrier, laminate body and component in between | |
| EP4292129B1 (en) | Semiconductor power module and method for manufacturing a semiconductor power module | |
| JP2012015446A (ja) | 半導体装置の製造方法 | |
| EP4239660A1 (en) | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module | |
| CN110634751A (zh) | 一种功率半导体模块的封装方法及封装结构 | |
| EP4283662A1 (en) | Method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module | |
| JP7483595B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| EP4057338A1 (en) | Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor power module | |
| WO2023073831A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP4187594A1 (en) | Metal substrate structure and method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220607 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220607 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7237214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |