JP2012015446A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012015446A
JP2012015446A JP2010152994A JP2010152994A JP2012015446A JP 2012015446 A JP2012015446 A JP 2012015446A JP 2010152994 A JP2010152994 A JP 2010152994A JP 2010152994 A JP2010152994 A JP 2010152994A JP 2012015446 A JP2012015446 A JP 2012015446A
Authority
JP
Japan
Prior art keywords
chip
recess
chip stack
sealing material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010152994A
Other languages
English (en)
Inventor
Tomoyuki Fujishima
智之 藤嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010152994A priority Critical patent/JP2012015446A/ja
Publication of JP2012015446A publication Critical patent/JP2012015446A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】封止後のチップ積層体の外形を均一化する。
【解決手段】本発明の一態様における製造方法は、複数の半導体チップ１０が積層されたチップ積層体１１を有する半導体装置を製造する方法に関する。この製造方法は、複数の半導体チップ１０がバンプ電極１２を介して積載されたチップ積層体１１を、ステージ１２０上に形成された凹部１２２内に配置する工程と、液状の封止材１４を、凹部１２２内のチップ積層体１１と凹部１２２の側面との間の隙間１２４から凹部１２２内へ注入する工程と、封止材１４を硬化させる工程と、を有する。
【選択図】図２

Description

本発明は、ＣｏＣ（chip on chip）型の半導体装置の製造方法に関する。
近年、電子機器の小型化および高機能化に伴って、貫通電極を有する複数の半導体チップが積層されたＣｏＣ型の半導体装置が提案されている。ＣｏＣ型の半導体装置では、通常、各々の半導体チップ間に封止樹脂が配設されている。特開２００７−３６１８４号（以下、特許文献１）は、このような、ＣｏＣ型の半導体装置およびその製造方法を開示している。
特許文献１には、液状の封止樹脂が予め塗布された複数のチップを積層配置することが記載されている。また、複数のチップを積層配置し、チップ間に液状の封止樹脂を注入することも記載されている。封止樹脂は、一般に、液滴吐出法により、半導体チップの側方から半導体チップ間の隙間に注入される。
特開２００７−３６１８４号公報
封止樹脂は、液滴吐出法により、半導体チップ間の側方から半導体チップ間の隙間に注入される。この封止樹脂は、積層した半導体チップ（チップ積層体）の周囲にも形成され、チップ積層体の周囲にフィレットを構成する。封止樹脂のフィレットの形状は、吐出される封止樹脂の吐出方向や周囲の環境などに依存するため、製造されたチップ積層体毎にばらついてしまうという問題がある。
これらのチップ積層体は、例えば、画像処理法により多数個取りの配線基板（ウエハ）に搭載されて、半導体装置を構成する。したがって、複数のチップ積層体の外形が均一でない場合、チップ積層体のウエハへの実装精度が低下する。
したがって、均一の形状の封止材を形成できる、半導体装置の製造方法を提供することが望まれる。
一態様における半導体装置の製造方法は、複数の半導体チップが積層されたチップ積層体を有する半導体装置を製造する方法に関する。この製造方法は、複数の半導体チップがバンプ電極を介して積載されたチップ積層体を、ステージ上に形成された凹部内に配置する工程と、液状の封止材を、凹部内のチップ積層体と凹部の側面との間の隙間から凹部内へ注入する工程と、封止材を硬化させる工程と、を有する。
本発明によれば、ステージの凹部内にチップ積層体を保持した状態で、凹部内に封止材を供給するため、封止後の複数のチップ積層体の外形を均一化することができる。これにより、チップ積層体を精度良く配線基板へ実装できるという利点がある。また、凹部内に封止体を供給するだけで、半導体チップ間の隙間やチップ積層体の周りに、容易に封止材を形成することができる。
複数の半導体チップを積層する工程を示す工程図である。 チップ積層体に封止材を形成する工程を示す工程図である。 ステージの凹部内にチップ積層体が置かれた状態を示す上面図である。 チップ積層体を配線基板に搭載する工程を示す工程図である。 チップ積層体が搭載された配線基板に外部端子を取り付ける工程を示す工程図である。 第１の実施例における半導体装置の製造方法によって製造された半導体装置の概略断面図である。 チップ積層体に封止材を形成する別の工程を示す工程図である。 第２の実施例において、ステージの凹部内にチップ積層体が置かれた状態を示す上面図である。 第２の実施例における半導体装置の製造方法によって製造された半導体装置の概略断面図である。
以下、図面を参照して、本発明の実施例について説明する。本発明は、例えばメモリチップのような半導体チップが積層されたチップ積層体を有する半導体装置の製造方法に関する。
第１の実施例における半導体装置の製造方法では、まず、複数の半導体チップが積層されたチップ積層体を準備する。図１は、チップ積層体を構成する手順の一例を示している。
まず、バンプ電極１２を有する複数の半導体チップ１０を準備する。半導体チップ１０は、略四角形の板状のシリコン等からなる基板を含み、基板の一方の面にメモリ回路等の所定の回路が形成されている。本実施例では、半導体チップ１０の両面にバンプ電極１２が設けられており、両面のバンプ電極１２は、貫通電極１３で電気的に接続されている。
半導体チップ１０は、図１（ａ）に示す吸着ステージ１００上に、所定の回路が形成された一方の面を上方に向けて載置される。図１（ａ）に示すように、吸着ステージ１００は、凹部１０１を備え、半導体チップ１０は凹部１０１内に収容される。
半導体チップ１０は、吸着ステージ１００に設けられた吸着孔１０２を介して、不図示の真空装置により真空吸引されることで、吸着ステージ１００上に保持される(図１（ａ）参照)。
凹部１０１の内側面はすり鉢状のテーパ部１０３となっており、テーパ部１０３は吸着ステージ１００上に載置された半導体チップ１０を所定の位置に案内する。また、テーパ部１０３と半導体チップ１０の側面とが密着し、密閉空間を形成することで、半導体チップ１０を吸着ステージ１００上に良好に吸着保持できる。
吸着ステージ１００上に保持した１段目の半導体チップ１０上には、２段目の半導体チップ１０が搭載される（図１（ｂ）参照。）。１段目の半導体チップ１０の一方の面のバンプ電極１２と、２段目の半導体チップ１０の回路が形成されていない他方の面のバンプ電極１２とが互いに接合される。このように、２段目の半導体チップ１０は、１段目の半導体チップ１０上に接続固定される。
バンプ電極１２同士の接合には、例えば、高温（例えば３００℃程度）に設定したボンディングツール１１０により半導体チップ１０に所定の荷重を加える熱圧着法が用いられる。なお、半導体チップ１０同士の接合には、熱圧着法だけでなく、超音波を印加しつつ圧着する超音波圧着法、あるいはこれらを併用する超音波熱圧着法を用いることができる。ボンディングツール１１０は、吸着孔１１２を有することが好ましく、半導体チップ１０を吸着保持できる。
２段目の半導体チップ１０上には、上記と同様の手順で３段目の半導体チップ１０を接続固定し、３段目の半導体チップ１０上には、上記と同様の手順で４段目の半導体チップ１０を接続固定する(図１（ｃ）参照)。このようにして、４つの半導体チップ１０が積層されたチップ積層体１１が構成される。本実施例の態様に限定されず、チップ積層体１１は、２つ以上の半導体チップ１０を含んでいれば良い。
次に、図２（ａ）に示すように、チップ積層体１１を、ステージ１２０上に形成された凹部１２２内に配置する。ステージ１２０に形成された凹部１２２の表面には塗布用シート１２１が貼られている。塗布用シート１２１は、フッ素系シートやシリコン系接着材が塗布されたシート等のように、封止材（アンダーフィル材）１４に対する濡れ性が悪い材料であることが好ましい。これは、封止材の熱硬化時に、封止材１４が塗布用シート１２１へ付着することを防止するためである。
ステージ１２０の凹部１２２の底には、吸着孔１２３が設けられていることが好ましい。これにより、吸着孔１２３によりチップ積層体１１を吸引することで、チップ積層体１１が凹部１２２内に保持される。
一例として、チップ積層体１１は略直方体形状であり、凹部１２２はチップ積層体１１よりも大きい直方体形状である。これにより、チップ積層体１１の一側面３１と凹部１２２の側面３２との間に隙間１２４が生じる。
次に、液状の封止材１４を、チップ積層体１１と凹部１２２の側面３２との間の隙間１２４から凹部１２２内へ注入する（図２（ｂ）参照。）。封止材１４は、ディスペンサ１３０により供給することができる。
凹部１２２の深さは、チップ積層体１１の下面から最上段の半導体チップ１０の下面までの距離より大きく、かつ、チップ積層体１１の下面から最上段の半導体チップ１０の上面までの距離より小さい範囲にあることが好ましい。これにより、液状の封止材１４は、半導体チップ１０間の隙間へ毛細管現象によって進入し、半導体チップ１０間の隙間を埋める。また、チップ積層体１１の上面、つまりバンプ電極１２が存在する面に封止材１１が付着することが防止される。封止材１４は、例えば熱硬化性の樹脂が用いられる。
図３は、ステージ１２０の凹部１２２内にチップ積層体１１が置かれた状態を示す上面図である。ステージ１２０の表面には、凹部１２２に接続された流出溝１２８が形成されていることが好ましい。流出溝１２８の底面は、凹部１２２に配置されたチップ積層体１１の最上段の半導体チップ１０の上面よりも低い位置にある。これにより、余分な封止材１４は、この流出溝１２８を通って外部へ流出するため、封止材１４がチップ積層体１１の上面へ這い上がることが防止される。したがって、チップ積層体１１を配線基板へ実装する際に、封止材１４の這い上がりに起因した接続不良が抑制できる。
本実施例では、図２に示すように、チップ積層体１１の、図中左側の側面３３が凹部１２２の側面３４に接するように、チップ積層体１１が配置されている。これにより、チップ積層体１１を、凹部１２２内の所定の位置に容易に位置決めできる。チップ積層体１１は、少なくとも１つの側面が凹部１２２に接することが好ましいが、図３に示すように、チップ積層体１１の３つの側面３３が凹部の３つの側面３４に接することがより好ましい。これにより、封止材１４に対するチップ積層体１１の位置が精度良く決定される。
次に、封止材１４を硬化させる（図２（ｃ）参照。）。封止材１４は、所定の温度、例えば１５０℃程度でキュア(熱処理)することで熱硬化される。ステージ１２０は、ヒータ１２６を備えていることが好ましい。そして、熱硬化の際、ステージ１２０の少なくとも凹部１２２周辺をヒータ１２６によって加熱する。これにより、凹部１２２の底面だけでなく凹部の側面も加熱することができ、チップ積層体１１の上部と下部とにおける温度差が抑制される。したがって、封止材１４の充填性が向上し、ボイドの発生が抑制できる。封止材１４の硬化後、封止材１４を含むチップ積層体１１はステージ１２０の凹部１２２から取りだされる（図２（ｄ）参照。）。
上記の製造方法によれば、ステージ１２０の凹部１２２内にチップ積層体１１を保持した状態で、凹部１２２内に封止材１４を供給するため、複数製造されたチップ積層体１１の外形を均一化することができる。そのため、チップ積層体１１の、配線基板への実装精度を向上できる。また、凹部１２２内に封止体１４を供給するだけで、半導体チップ１０間の隙間やチップ積層体１１の周りに、容易に封止材１４を構成することができる。
次に、上記のチップ積層体１１を含む半導体装置の組み立ての手順について、図４及び図５を用いて説明する。図４及び図５は、複数のチップ積層体１１を用い、複数の半導体装置を一括して形成するための組み立て手順の一例を示している。
まず、マトリックス状に配置された複数の製品形成部２６を備えた配線基板２０を準備する。製品形成部２６とは、各々の半導体装置の配線基板２０となる部位である。各製品形成部２６には所定のパターンの配線が形成されている。各配線は、接続パッド２１及びランド２３の部分を除いてゾルダーレジスト膜等の絶縁膜によって覆われている。配線基板２０の、製品形成部２６間には、個々の製品形成部２６に切り離す際のダイシングラインが形成されている。
配線基板２０の一方の面には、チップ積層体１１と電気的に接続される複数の接続パッド２１が形成されている。配線基板２０の他方の面には外部端子となる金属ボールが搭載される複数のランド２３が形成されている。これら接続パッド２１は、対応するランド２３と配線によって電気的に接続されている。配線基板２０の接続パッド２１には、チップ積層体１１のバンプ電極１２と接続されるワイヤバンプ１５が搭載されている。
配線基板２０の準備が完了すると、図４（ａ）に示すように、配線基板２０の各製品形成部２６上に、絶縁性の接着部材２４、例えば非導電性ペースト（Non Conductive Paste：ＮＣＰ）をディスペンサ１５０により塗布する。
次に、上述した方法により封止材１４が形成されたチップ積層体１１を、配線基板２０に搭載する。具体的には、チップ積層体１１をボンディングツール１６０等で吸着保持し、配線基板２０のそれぞれの製品形成部２６に搭載する（図４（ｂ）参照）。そして、チップ積層体１１のバンプ電極１２と各接続パッド２１上のワイヤバンプとを、例えば熱圧着法を用いて接合する。このとき、配線基板２０上に塗布していた接着部材２４が、チップ積層体１１と配線基板２０との間に充填され、配線基板２０とチップ積層体１１とが接着固定される（図４（ｃ）参照）。
ここで、複数のチップ積層体１１の外形は均一であるため、チップ積層体１１を精度良く配線基板に搭載できる。また、個々のチップ積層体１１において、封止材１４に対する半導体チップ１０の位置が正確に決められていることで、半導体チップ１０のバンプ電極１２と配線基板２０の接続パッド２１とを、精度良く位置決めできる。
チップ積層体１１が搭載された配線基板２０は、不図示のトランスファモールド装置の、上型と下型とから成る成型金型にセットされ、モールド工程が行われる。成型金型には、複数のチップ積層体１１を一括して覆う不図示のキャビティが形成されており、該キャビティ内に配線基板２０上に搭載されたチップ積層体１１が収容される。
次に、成型金型のキャビティ内に加熱溶融させた封止樹脂２５を注入し、配線基板２０上の複数のチップ積層体１１全体を覆う封止樹脂２５を形成する。封止樹脂２５には、エポキシ樹脂等の熱硬化性樹脂を用いることができる。
続いて、所定の温度、例えば１８０℃程度でキュアすることで、封止樹脂２５を熱硬化させる。これにより、図５（ａ）に示すように、複数の製品形成部２６上に搭載された複数のチップ積層体１１全体を覆う封止樹脂２５が形成される。さらに、所定の温度でベークすることで、封止樹脂２５を完全に硬化させる。
本実施例では、チップ積層体１１を構成する半導体チップ１０間を封止材１４で封止した後、複数のチップ積層体１１全体を覆う別の封止樹脂２５を形成する。そのため、半導体チップ１０間の隙間でボイドが発生することが抑制される。
次に、ボールマウント工程を実施し、図５（ｂ）に示すように、配線基板２０の他方の面に形成されたランド２３に、外部端子を接続する。外部端子としては、導電性の金属ボール２２、例えば半田ボールを用いることができる。
ボールマウント工程では、好ましくは、複数の吸着孔を備えたマウントツール１７０が用いられる。吸着孔の位置は、配線基板２０の各ランド２３の位置と一致する。吸着孔は金属ボール２２を吸着保持する。マウントツール１７０は、金属ボール２２にフラックスを転写した後、各金属ボール２２を配線基板２０のランド２３上に一括して搭載する。全ての製品形成部２６に金属ボール２２を搭載した後、配線基板２０をリフローすることで各金属ボール２２と各ランド２３とを接続する。
金属ボール２２の接続が完了すると、基板ダイシング工程に移行を実施する。基板ダイシング工程では、所定のダイシングラインに沿って、配線基板２０を製品形成部２６毎に切断および分離することで半導体装置１を形成する。
基板ダイシング工程では、封止樹脂２５にダイシングテープ１８０を貼着することで製品形成部２６を支持する。そして、図５（ｃ）に示すように、不図示のダイシング装置が備えるダイシングブレード１８１により所定のダイシングラインに沿って配線基板２０を切断する。これにより、製品形成部２６毎に配線基板２０が分離される。その後、ダイシングテープ１８０から製品形成部２６をピックアップすることで、図６に示すようなＣｏＣ型の半導体装置１が得られる。
本実施例によれば、複数の半導体チップ１０を積載したチップ積層体１１を先に作成し、その後、配線基板２０に該チップ積層体１１を接続固定する。これにより、製造中の熱によって、半導体チップ１０と配線基板２０との熱膨張係数や剛性の違いに起因して、半導体チップ１０間の接続部や半導体チップ１０へ加わる熱応力が低減される。そのため、半導体チップ１０間の接続部の破断や、半導体チップ１０にクラックが発生することを抑制できる。
平坦なステージ上で、チップ積層体に封止材を供給すると、封止材が広がり、幅広のフィレットを形成することがある。本実施例では、封止材１４の外形は、ステージ１２０に形成された凹部１２２の形状で決定されるため、フィレットの広がりに起因する、半導体装置サイズの大型化が抑制される。
さらに、各々のチップ積層体１１の上下での封止材１４の厚さを均一化できるため、封止材１４の硬化や収縮等に起因して半導体チップにかかる応力を分散化でき、バンプ接続の信頼性を向上できる。
次に、第２の実施例における半導体装置の製造方法について、図７および図８を参照して説明する。第２の実施例における半導体装置の製造方法は、第１の実施例とほぼ同様であるが、チップ積層体１１に封止材１４を塗布する工程が異なっている。
本実施例では、複数の半導体チップ１０がバンプ電極１２を介して互いに積載されたチップ積層体１１を、ステージ１２０の凹部１２２の中央に配置する。具体的には、図７（ａ）および図８に示すように、チップ積層体１１の互いに対向する２つの側面４１と凹部１２２の側面４２との間に、互いに同じ間隔の隙間１２４が開けられている。さらに、チップ積層体１１の他の２つの側面４３は凹部１２２の側面４４に接している。
この状態で、吸着孔１２３よりチップ積層体１１を、吸引し、保持する。この後、ステージ１２０の凹部１２２の側面とチップ積層体１１との間の隙間１２４から、封止材１４を凹部１２２内に供給する。これ以降の工程は、第１の実施例と同様に行い、その結果、図９に示す半導体装置１が完成する。第２の実施例の製造方法では、第１の実施例と同様に、チップ積層体の外形を均一化や、容易にアンダーフィルを塗布することができる。
また、本実施例では、チップ積層体１１を凹部１２２の中央に配置するため、チップ積層体１１の両側に均等に封止材１４が形成される（図７（ｄ）および図９参照。）。これにより、封止材１４の硬化後に生じる、チップ積層体１１の反りのバランスが良くなるという利点がある。
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、チップ積層体は、メモリチップが積層したものであってもよいが、メモリチップとロジックチップ等、どのようなチップの組み合わせから構成されていても良い。
また、図では、同じサイズの半導体チップが積層したチップ積層体が示されているが、異なるサイズの半導体チップが積層したチップ積層体を用いても良い。
また、本発明は、ＢＧＡ型の半導体装置だけではなく、例えばＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型のような、他の型の半導体装置に適用することもできる。
１ 半導体装置
１０ 半導体チップ
１１ チップ積層体
１２ バンプ電極
１３ 貫通電極
１４ 封止材
１５ ワイヤバンプ
２０ 配線基板
２１ 接続パッド
２２ 金属ボール
２３ ランド
２４ 接着部材
２５ 封止樹脂
２６ 製品形成部
１００ 吸着ステージ
１０１ 凹部
１０２ 吸着孔
１０３ テーパ部
１１０，１６０ ボンディングツール
１１２ 吸着孔
１２０ ステージ
１２１ 塗布用シート
１２２ 凹部
１２３ 吸着孔
１２４ 隙間
１２６ ヒータ
１２８ 流出溝
１３０，１５０ ディスペンサ
１７０ マウントツール
１８０ ダイシングテープ
１８１ ダイシングブレード

Claims (7)

  1. 複数の半導体チップが積層されたチップ積層体を有する半導体装置を製造する方法であって、
    複数の半導体チップがバンプ電極を介して積載されたチップ積層体を、ステージ上に形成された凹部内に配置する工程と、
    液状の封止材を、前記凹部内の前記チップ積層体と前記凹部の側面との間の隙間から前記凹部内へ注入する工程と、
    前記封止材を硬化させる工程と、を有する半導体装置の製造方法。
  2. 前記凹部の深さは、前記チップ積層体の下面から前記チップ積層体の最上段の半導体チップの下面までの距離より大きく、かつ、前記チップ積層体の前記下面から前記最上段の半導体チップの上面までの距離より小さい、請求項１に記載の半導体装置の製造方法。
  3. 前記凹部に接続された溝が前記ステージの表面に形成されており、
    前記溝の底面が、前記凹部内に配置された前記チップ積層体の最上段の半導体チップの上面よりも低い位置にある、請求項１または２に記載の半導体装置の製造方法。
  4. 前記封止材は熱硬化性樹脂であり、
    前記ステージの少なくとも前記凹部の周辺を加熱することによって、前記凹部内の前記熱硬化性樹脂を硬化させる、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記チップ積層体の少なくとも１つの側面が前記凹部の側面に接するように、前記チップ積層体を前記凹部内に配置する、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記チップ積層体を前記凹部の中央に配置する、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  7. 複数の半導体チップがバンプ電極を介して積載されたチップ積層体を、ステージ上に形成された凹部内に配置する工程と、
    液状の封止材を、前記凹部内の前記チップ積層体と前記凹部の側面との間の隙間から前記凹部内へ注入する工程と、
    前記封止材を硬化させる工程と、を実施して前記封止材が形成された前記チップ積層体を複数作り、
    前記封止材が形成された前記複数のチップ積層体を、所定の配線が形成された製品形成部を複数有する配線基板上の、それぞれの前記製品形成部に搭載する工程と、
    前記配線基板上の前記複数のチップ積層体全体を封止樹脂で覆う工程と、
    前記配線基板を、前記製品形成部毎に切断分離する工程と、をさらに有する半導体装置の製造方法。
JP2010152994A 2010-07-05 2010-07-05 半導体装置の製造方法 Pending JP2012015446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010152994A JP2012015446A (ja) 2010-07-05 2010-07-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010152994A JP2012015446A (ja) 2010-07-05 2010-07-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012015446A true JP2012015446A (ja) 2012-01-19

Family

ID=45601491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010152994A Pending JP2012015446A (ja) 2010-07-05 2010-07-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012015446A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2014029955A (ja) * 2012-07-31 2014-02-13 Toyota Industries Corp 封止部成形治具、半導体装置、及び半導体装置の製造方法
US11929332B2 (en) 2020-07-07 2024-03-12 Kioxia Corporation Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
JP2014029955A (ja) * 2012-07-31 2014-02-13 Toyota Industries Corp 封止部成形治具、半導体装置、及び半導体装置の製造方法
US11929332B2 (en) 2020-07-07 2024-03-12 Kioxia Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5570799B2 (ja) 半導体装置及びその製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP2010251347A (ja) 半導体装置の製造方法
WO2014181766A1 (ja) 半導体装置及び半導体装置の製造方法
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US10121774B2 (en) Method of manufacturing a semiconductor package
JP2012069903A (ja) 半導体装置及びその製造方法
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
WO2014203807A1 (ja) 半導体装置
US20120252165A1 (en) Method for manufacturing a semiconductor device
JP2012109437A (ja) 半導体装置及びその製造方法
JP2012094592A (ja) 半導体装置及びその製造方法
JP2012142536A (ja) 半導体装置及びその製造方法
JP2014007228A (ja) 半導体装置及びその製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
US10553560B2 (en) Semiconductor device having multiple semiconductor chips laminated together and electrically connected
JP2012146853A (ja) 半導体装置の製造方法
JP2015008210A (ja) 半導体装置の製造方法
JP2012209449A (ja) 半導体装置の製造方法
JP2012119368A (ja) 半導体装置の製造方法
JP4626445B2 (ja) 半導体パッケージの製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2010251547A (ja) 半導体装置及びその製造方法
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法