JP7145075B2 - 多層回路基板に基づくパワーモジュール - Google Patents

多層回路基板に基づくパワーモジュール Download PDF

Info

Publication number
JP7145075B2
JP7145075B2 JP2018544498A JP2018544498A JP7145075B2 JP 7145075 B2 JP7145075 B2 JP 7145075B2 JP 2018544498 A JP2018544498 A JP 2018544498A JP 2018544498 A JP2018544498 A JP 2018544498A JP 7145075 B2 JP7145075 B2 JP 7145075B2
Authority
JP
Japan
Prior art keywords
circuit board
layer
multilayer circuit
conductive
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018544498A
Other languages
English (en)
Other versions
JP2019506753A (ja
Inventor
モーン，ファビアン
シュダーラー，ユルゲン
トラウブ，フェリクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of JP2019506753A publication Critical patent/JP2019506753A/ja
Application granted granted Critical
Publication of JP7145075B2 publication Critical patent/JP7145075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

発明の分野
本発明は、パワー半導体デバイスのパッケージングの分野に関する。特に、本発明は、多層回路基板に基づくパワーモジュールに関する。
発明の背景
ＩＧＢＴまたはパワーＭＯＳＦＥＴなどのパワー半導体デバイスは、さまざまなパワーエレクトロニクス用途において電流のスイッチまたは整流に使用されている。重要な急速に成長している用途は、電気またはハイブリッド電気自動車のためのコンバータシステムである。この用途では、利用可能な搭載量が限られているため、電力密度はパワーエレクトロニクスコンバータシステムにとって重要な要件である。シリコンカーバイド（ＳｉＣ）デバイスのような代替のワイドバンドギャップ半導体デバイスの使用は、この点でさらなる改善を請け合う。
パワーモジュール内の電力および信号回路の自己インダクタンスおよび相互インダクタンスを低減するための手法は、複数の垂直に積み重ねられた層に電流をルーティングすることであり得る。
例えば、追加の通電層を基板の上に配置することができる。米国特許第８ ８２９ ６９２号明細書は、そのような層が直接ボンディングされた銅基板上に形成することを示している。
ドイツ特許出願公開第１０ ２０１３ ０１５ ９５６号明細書に提案されているように、パワー半導体デバイスは、プリント回路基板構造内に完全に埋め込まれてもよく、銅ビアによって直接接触されてもよい。
これらのアプローチのいずれも、その製造しやすさに関して不利な点がある。複数の層の積層は、通常、追加のボンディングプロセスを必要とし、複数の層の間の追加の界面は、パワーモジュールの信頼性にとってリスクをもたらす可能性がある。
一方、プリント回路基板上にパワー半導体デバイスを完全に埋め込むためには、特別な上側メタライゼーションが必要であり、達成可能な最大ビア深さおよび結果としての絶縁厚さに関して、トップコンタクトのためのビアを穿孔するプロセスが制限されることがある。
米国特許出願公開第２０１４／０７０３９４号明細書は、半導体素子が配置されたキャビティを有する多層回路基板を示す。しかしながら、米国特許出願公開第２０１４／０７０３９４号明細書では、放熱基板は、さらなる放熱基板を有する多層回路基板から離間されている。
国際公開第９８／４４５５７号パンフレットは、半導体素子が配置されたキャビティを有する多層回路基板を示す。キャビティの底部において、半導体素子は、多層回路基板に取り付けられた冷却体に取り付けられる。
さらに、パワーモジュールは、国際公開第２００５／０２４９４６号パンフレット、欧州特許出願公開第０ ５９７ １４４号明細書、米国特許出願公開第２００３／０７６６５９号明細書、米国特許出願公開第２０１４／２４６６８１号明細書、米国特許出願公開第２００９／０３９４９８号明細書および米国特許第２０１１／１２７６７５号明細書から公知である。
発明の説明
本発明の目的は、漂遊インピーダンスを低くすることができる製造しやすいパワーモジュールを提供することである。
この目的は、独立請求項の主題によって達成される。さらなる例示的な実施形態は、従属請求項および以下の説明から明らかである。
本発明はパワーモジュールに関する。パワーモジュールは、１つまたは複数のパワー半導体デバイス（ダイオード、トランジスタ、サイリスタなど）、ならびにこれらのデバイスを機械的に支持し、電気的に相互接続するさらなる部材を備えるデバイスと見ることができる。パワー半導体モジュールおよびパワー半導体デバイスは、１０Ａを超えるおよび／または１００Ｖを超える電流を処理するように適合することができる。
本発明の一実施形態によれば、パワーモジュールは、上側に電気トップコンタクト領域を有し、随意選択的に下側に電気ボトムコンタクト領域を有する少なくとも１つのパワー半導体デバイスを含む。パワー半導体デバイスは、半導体チップであってもよいし、または半導体チップを含んでもよく、および／またはトランジスタ、ダイオード、サイリスタなどを含んでもよい。特に、パワー半導体デバイスは、例えば１．２ｋＶまでのパワー範囲内のＳｉＣデバイスであってもよく、これは自動車用途に特に適し得る。
パワー半導体デバイスは、上側または対向する上側および下側に電気コンタクト領域（ドレイン領域および／またはソース領域など）を提供する平坦な本体を備えることができる。用語「下側」および「上側」は、地表に対する方向を指定するのではなく、単に対向する側を記述することに留意しなければならない。
パワーモジュールは、複数の電気絶縁層によって分離された複数の導電層を有する多層回路基板をさらに含む。電気絶縁層は、導電層とともに積層されるプラスチック材料（例えば、プリプレグ材料）に基づくものであってもよい。プリント回路基板として見ることができる多層回路基板は、１つのステップでともに接合された複数の導電層および電気絶縁層から組み立てることができる。例えば、導電経路を提供する導電性構造化層は、プリプレグ材料（エポキシ樹脂含浸繊維マットなど）と絡み合わせ、その後、加熱されながらともにプレスされて、多層回路基板を形成することができる。
多層回路基板は、多層回路基板の上側に開口する少なくとも１つのキャビティを有し、キャビティは、少なくとも２つの導電層を貫通する。例えば、キャビティは、多層回路基板の特定の層内に対応する開口を設け、および／またはすでに形成された多層回路基板からキャビティを切り出すことによって生成することができる。キャビティは、多層回路基板の延伸に対して実質的に直交するように延伸する壁を有することができ、および／または多層回路基板の延伸に実質的に平行に延伸する底部を有することができる。
さらに、パワー半導体デバイスはキャビティの底部に取り付けられる。例えば、パワー半導体デバイスをキャビティの底部にボンディングすることができる。「ボンディング」という用語は、デバイスまたはメタライズされた部材をメタライゼーション層と機械的および電気的に接続するように適合された任意のプロセスを指すことができる。このようなプロセスの例ははんだ付けまたは焼結である。
その反対側で、パワー半導体デバイスは、ワイヤボンドおよび／または金属ストリップなどの追加の導電性部材と電気的に接続される。特に、パワー半導体デバイスは、第１の端部がトップコンタクト領域にボンディングされ（例えば、はんだ付け、焼結および／または溶接され）、第２の端部が多層回路基板の上側にボンディングされる（例えば、はんだ付け、焼結および／または溶接され）導電性部材によって、多層回路基板の上側に電気的に接続される。多層回路の上側は金属層を提供することができ、金属層はこのとき、パワー半導体デバイスをパワーモジュールの端子と相互接続する。
パワーモジュールは、複数の導電層のための複雑な積層プロセスが必要でないため、製造が容易であり得る。多層回路基板によって複雑な電流ルーティングが提供され、これは製造をより容易にすることができる。多層回路基板では、パワー半導体デバイスのみをボンディングする必要があり、これはその後、さらなる導電性部材を介して回路基板の上側に容易に接続することができる。少数の製造ステップのみが必要であり得、これはほぼ自動化（ピックアンドプレース、ワイヤボンディングなど）することができる。
さらに、パワーモジュールは有益な電気的特性を有することができる。パワーモジュールは、多層回路基板内の複数の層に電流をルーティングことによって基板面積を節約することができるため、高い電力密度を有することができる。さらに、パワーモジュールは、多層回路基板の複数の導電層内に導電経路を配置する自由度が高いため、漂遊インピーダンスおよび結合を低くすることができる。
本発明の一実施形態によれば、少なくとも１つのパワー半導体デバイスは、下側に電気ボトムコンタクト領域を含み、パワー半導体デバイスは、ボトムコンタクト領域によってキャビティの底部にボンディングされる。このようにして、パワー半導体デバイスの異なる側の電気コンタクト領域を、多層回路基板と電気的に接続することができる。上側にはワイヤボンドまたは他の導電性部材を用い、下側にはボンディングプロセスを用いる。
本発明の一実施形態によれば、パワーモジュールは、多層回路基板の下側に設けられた導電性底層をさらに備え、キャビティは多層回路基板を通って底層に達する。また、底層は、キャビティの底部を提供してもよく、すなわち、キャビティは、多層回路基板を完全に貫通していなくてもよい。この場合、パワー半導体デバイスは、ボトムコンタクト領域を用いて底層にボンディングされてもよい。
本発明の一実施形態によれば、底層は、多層回路基板の一部である。多層回路基板の最も外側の底層は、金属層であってもよく、すなわち、底層は、多層回路基板の一体部分であってもよい。底層は、多層回路基板を、例えば冷却器として使用することができるさらなる金属基板にボンディングするために使用することができる。
金属基板は、直接ボンディングされた銅基板、絶縁された金属基板またはセラミック基板であってもよい。
底層が、多層回路基板の一体部分を形成する金属基板によって提供されることも可能であり得る。金属基板は、多層回路基板の形成プロセス中に多層回路基板に含まれていてもよい。
本発明の一実施形態によれば、キャビティの底部を提供し、半導体デバイスがボンディングされる底層が、多層回路基板にボンディングされる。また、多層回路基板の形成プロセスの後に、底層が多層回路基板に取り付けられてもよい。例えば、底層は、（多層回路基板の形成プロセス後に）多層回路基板によって提供されるメタライゼーション層にボンディングされてもよい。この場合、キャビティは多層回路基板を完全に貫通することができ、すなわち、キャビティは多層回路基板に対する貫通孔とすることができる。
本発明の一実施形態によれば、底層は、底層を含む絶縁金属基板の一部であり、絶縁層によって底層から絶縁されたさらなる金属層、または底層は、セラミック層に付着されている底層を含むセラミック基板の一部である。すでに述べたように、さらなる金属基板は、多層回路基板に一体化されていてもよく、または多層回路基板にボンディングされていてもよい。
本発明の一実施形態によれば、内部でパワー半導体デバイスがボンディングされるキャビティを有する少なくとも２つの多層回路基板が、共通の（金属）基板に取り付けられる。少なくとも２つの多層回路基板の各々は、上記および後述するように設計することができる。また、少なくとも２つの多層回路基板は等しく設計されてもよく、１つのパワーモジュール内の１つの基板上に２つ、３つ、またはそれ以上の等しく設計された回路（ハーフブリッジなど）が設けられてもよい。
少なくとも２つの多層回路基板の上側は、例えば、異なる多層回路基板に設けられたゲート層を相互接続するために、ワイヤボンドと電気的に相互接続されてもよい。このようにして、２つ以上の回路が並列に接続されているが、パワーモジュールによって１つのゲート端子のみを設けることができる。
本発明の一実施形態によれば、底層または底層に取り付けられた金属層は冷却用の構造化底面を有する。底層は、多層回路基板に一体化された金属層であってもよく、または、多層回路基板にボンディングされた金属層であってもよい。金属層は、２つの絶縁された金属層が、多層回路基板に一体化された、または多層回路基板にボンディングされた、金属基板によって提供される金属層であってもよい。構造化底面は、パワーモジュールの有効冷却面を拡大するフィンおよび／またはポストを備えることができる。構造化底面に（液体）冷却チャネルを設けることも可能であり得る。
一般に、パワーモジュールは、一体化された金属基板またはボンディングされた金属基板を有する多層回路基板を含むことができる。パワーモジュールは、低コストで容易に製造することができる。例えば、金属基板が多層回路基板の製造の側にすでに集積されている場合、モジュール製造の側のアセンブリプロセスは、基本的に、ダイ取り付け、ワイヤボンディング、電源端子および補助端子取り付け（端子が多層回路基板に一体化されておらず、随意選択的にモールド封止部である場合に限る）のみを含むことができる。製造は、コスト重視の自動車市場の大量生産に適し得る大パネル製造プロセスにおいて実施することができる。
多層回路基板、金属基板および随意選択の電気絶縁モールド封止部（エポキシ樹脂など）の絶縁層（プリプレグベースの層など）が銅に対してＣＴＥ（熱膨張係数）マッチングするとき、パワーモジュールは高い信頼性を達成することができる。したがって、このとき、１つまたは複数のパワー半導体デバイスだけが著しく異なる熱膨張係数を有することができるが、これは、通常、Ｓｉ半導体デバイスよりも小さなチップ面積を有するＳｉＣ半導体デバイスにとってあまり重要ではないものであり得る。また、他のタイプのパワーモジュールと比較して、ボンディングされるコンタクト領域の数を減らすこともでき、これも信頼性を向上させることができる。例えば、底層を直接冷却する場合、半導体デバイス毎に、半導体デバイスと底層との間に１つだけの焼結コンタクト領域が存在してもよい。
本発明の一実施形態によれば、パワー半導体デバイスは、キャビティ内に完全に収容される。すなわち、パワー半導体デバイスの上側はキャビティから突出しない。これにより、パワーモジュールの高さをそれ以上高くすることなく、パワー半導体デバイスの上方のスペースを配線に用いることができる。
本発明の一実施形態によれば、少なくとも１つのパワー半導体デバイスは、多層回路基板の上側に電気的に接続される、ゲートコンタクト領域を上側に有する。１つのパワー半導体デバイスがパワー半導体スイッチであってもよく、そのゲートは、多層回路基板内の金属層を介してパワーモジュールのゲート端子と相互接続される。
本発明の一実施形態によれば、多層回路基板は少なくとも２つのキャビティを含み、少なくとも２つのパワー半導体デバイスが、その下側によってキャビティの底部に取り付けられる（例えばボンディングされる）。したがって、多層回路基板は、パワーモジュールの端子によって２つ以上のパワー半導体デバイスのための電気的接続を提供することができる。すべてのパワー半導体デバイスが別個のキャビティ内に位置決めされるか、または２つ以上のパワー半導体デバイス（スイッチおよび逆平行環流ダイオードなど）が１つのキャビティ内に配置されてもよい。
本発明の一実施形態によれば、パワー半導体デバイスは、導電性部材としてのワイヤボンドを介して多層回路基板の上側に電気的に接続される。例えば、ワイヤボンドは、パワー半導体デバイスのトップコンタクト領域および多層回路基板の上側によって提供される金属層にボンディングされてもよい。また、パワー半導体デバイスは、導電性部材としての金属ストリップを介して多層回路基板の上側に電気的に接続される。金属ストリップは、ワイヤボンドのワイヤよりも剛性であり得る折り畳み部材であってもよい。
本発明の一実施形態によれば、金属バッファ層がパワー半導体デバイスのトップコンタクト領域にボンディングされ、トップコンタクト領域を多層回路基板の上側と相互接続する導電性部材が、金属バッファ層にボンディングされる。金属バッファ層は、それがボンディングされるパワー半導体デバイスの電気コンタクト領域よりもはるかに厚くすることができる（例えば、１０倍の厚さ）金属ブロックであってもよい。このような金属バッファ層は、ワイヤボンド相互接続を改善し、および／またはパワー半導体デバイス内の熱をより均一に分散させることができる。
本発明の一実施形態によれば、多層回路基板は、パワー半導体デバイスのトップコンタクト領域およびボトムコンタクト領域に電気的に接続される、第１の導電層および第２の導電層を含む。第１の層および第２の層は、第１の端子とパワー半導体デバイスとの間、および、第２の端子とパワー半導体デバイスとの間に電流経路を提供することができる。第１の層および第２の層は、それぞれの層において互いに電気的に絶縁される部分に分割され得ることに留意されたい。これらの部分は、ビアによって他の層の他の部分と相互接続することができる。さらに、１つの層の部分が、異なる端子に電気的に接続されていてもよく、すなわち、パワーモジュールが動作しているときに、異なる電位を有していてもよい。
さらに、パワー半導体スイッチの場合、１つまたは複数のゲート層が多層回路基板によって提供されてもよい。
第１の層、第２の層および／またはゲート層の導電性部分が実質的に互いに重なり合っている、および／または多層回路基板のベース領域の大部分にわたって延伸している場合、この結果として、低インダクタンス電流経路がもたらされ、ゲートインダクタンスおよびゲート／電源回路結合が大幅に低減するとともに、複数の層に電流をルーティングすることによってパワーモジュールのフットプリント面積を節約することにより、電力密度を向上させることができる。
本発明の一実施形態によれば、第１の導電層および第２の導電層（の導電性部分）は、多層回路基板の上側または下側の面積の少なくとも１０％超において互いに重なり合う。多層回路基板の上側または下側の面積（通常は等しい）は、多層回路基板のベース領域として見ることができる。実質的に重なり合うとは、多層回路基板の上側および／または下側の延伸に直交する方向から見たときに、導電層の面積の１０％超が重なっていることを意味し得る。
複数の重なり合った層における電流ルーティングは、モジュール内部の寄生インダクタンスを低減することを可能にすることができる。例えば、ＤＣ－端子間の電流が近距離にある第１の導電層および第２の導電層を通じて並列に導かれるとき、整流ループ漂遊インダクタンスを著しく低減することができる。
本発明の一実施形態によれば、第１の導電層および第２の導電層（の導電性部分）は、多層回路基板の上側または下側の面積の５０％超にわたって延伸する。第１の導電層および／または第２の導電層が、多層回路基板のベース領域のかなりの部分にわたって横方向に延伸している場合、これもまた、低インダクタンス相互接続をもたらすことができる。
また、１つまたは複数のゲート層（の導電性部分）も、多層回路基板の上側または下側の面積の５０％超にわたって延伸してもよい。
本発明の一実施形態によれば、第１の導電層および／または第２の導電層は、パワー半導体デバイスのゲートコンタクト領域と電気的に相互接続された第３の導電ゲート層よりも厚い。１つまたは複数のゲート層が電流導電層よりも薄く、したがって多層回路基板の高さを低下させることが可能であり得る。
さらに、１つまたは複数のゲート層は、第１の導電層および／または第２の導電層の面積の１０％超にわたって重なり合ってもよい。ゲート信号をルーティングするために使用される大面積のゲート層はまた、従来のパワーモジュールと比較して、ゲートインダクタンスおよびゲートとパワー回路との間の結合インダクタンスを低減し得る。
本発明の一実施形態によれば、多層回路基板の導電層（第１の層、第２の層および／またはゲート層など）は、導電層と直交して多層回路基板を通じて延伸する導電性ビアによって相互接続される。例えば、垂直に延伸することができるこれらのビアは、導電層の間の絶縁層を通って延伸するポストまたは他の構造であってもよい。ビアは、隣接する導電層および／または２つ以上の導電層から離間した導電層を相互接続することが可能であり得る。また、ビアが上側から下側へと多層回路基板を貫通するか、または部分的にのみ達することも可能であり得る。
本発明の一実施形態によれば、パワーモジュールは、多層回路基板の導電層によって電気的に相互接続された少なくとも２つのパワー半導体スイッチと、底層（多層回路基板の一部であってもよい）と、ハーフブリッジを形成するための導電性部材とを備える。さらに、パワーモジュールは、１つまたは複数のパワー半導体スイッチに逆並列に接続された還流ダイオードを備えることができる。パワー半導体スイッチ（複数可）および環流ダイオードは、上記および下記で説明されるように、多層回路基板のキャビティ内に位置決めされてもよい。
本発明の一実施形態によれば、モジュールの外部接続を接続するための端子は、多層回路基板の上側に直接ボンディングされ、かつ／または多層回路基板の一部である。例えば、これらの端子（ＤＣ－、ＤＣ＋、ＡＣ電流および／またはゲート信号用の端子とすることができる）は、多層回路基板の最上層によって提供されるそれぞれの電気コンタクト領域にボンディングされる金属ストリップによって提供されてもよい。
本発明の一実施形態によれば、キャビティ内の多層回路基板およびパワー半導体デバイスは、プラスチック材料内に封止される。例えば、パワーモジュールは、エポキシモールドコンパウンドを使用して少なくとも部分的に封止されてもよい。多層回路基板の上側、その側面、特にキャビティおよび導電性部材は完全に封止されていてもよい。端子および／または冷却面のみが封止部から突出することが可能性であり得る。そのような電気的に絶縁および／または機械的に安定化する封止は、ワイヤボンドの寿命を延ばすことができる。
本発明のこれらの態様および他の態様は、以下に記載される実施形態を参照して諒解され、明らかになるであろう。
図面の簡単な説明
本発明の主題は、添付の図面に例示される例示的な実施形態を参照して、以下の本文においてより詳細に説明される。
本発明の一実施形態によるパワーモジュールの概略断面図である。 本発明のさらなる実施形態によるパワーモジュールの概略断面図である。 本発明のさらなる実施形態によるパワーモジュールの概略上面図である。 本発明の一実施形態によるパワーモジュールの回路図である。 本発明のさらなる実施形態によるパワーモジュールの概略斜視図である。
図面に使用される参照符号およびその意味は、参照符号のリストに要約された形でリストされている。原則的に、図面において同一の部品には同じ参照符号が付されている。
例示的な実施形態の詳細な説明
図１は、パワー半導体デバイス１５ａ、１５ｂ（例えば、ＳｉＣ ＭＯＳＦＥＴ）が設けられているキャビティ１４を含む、多層回路基板１２を備えるパワーモジュール１０を示す。
多層回路基板１２は、３つの厚い層１６ａ、１６ｂ、１６ｃ（厚さ約３００μｍ）と、各々が２つの厚い層１６ａ、１６ｂ、１６ｃの間にある２つの薄い層１８（厚い層１６ａ、１６ｂ、１６ｃよりも薄く、厚さ約７５μｍ）とを含む。厚い層１６ａ、１６ｂ、１６ｃは、パワーモジュール１０を通じた電流ルーティングに使用される。薄い層１８は、パワーモジュール１０を通じたゲート信号のルーティングに使用される。
層１６ａ、１６ｂ、１６ｃ、１８の間に、多層回路基板１２は、プリプレグ材料（例えば、繊維強化エポキシ樹脂）に基づく絶縁層２０を含む。多層回路基板１２のすべての層１６ａ、１６ｂ、１６ｃ、１８，２０は、多層回路基板１２を形成するために加熱下で加圧することによってともに接合／積層されている。導電層１６ａ、１６ｂ、１６ｃ、１８は、電気絶縁層２０を貫通するビア２２と電気的に相互接続されている。層１６ａ、１６ｂ、１６ｃ、１８およびビア２２は、Ｃｕから作られてもよい。
各キャビティ１４は、少なくとも２つの導電層１６ａ、１６ｂ、１８および／または少なくとも２つの絶縁層２０を通じて突出することができる。キャビティ１４の側壁は、実質的に垂直に、すなわち層１６ａ、１６ｂ、１６ｃ、１８，２０の延伸に直交して延伸することができる。キャビティ１４の側壁は、絶縁層２０からの絶縁材料によって被覆することができる。
最上層１６ａは、ＤＣ＋端子２４ａ、ＤＣ－端子２４ｂ、ＡＣ端子２４ｃおよび１つまたは複数のゲート端子（図示せず）のコンタクト領域を提供する。これらの端子２４ａ、２４ｂ、２４ｃは、最上層１６ａにボンディングされてもよく、および／または折り畳まれた金属ストリップによって提供されてもよい。
パワーモジュール１０の外部電源接続として使用される端子２４ａ、２４ｂ、２４ｃ（およびゲート端子）は、ねじ接続および／または圧入ピンおよび／またはリードフレーム構造のための端子として設けられてもよい。端子２４ａ、２４ｂ、２４ｃ（およびゲート端子）は、多層回路基板１２に直接取り付けられてもよいし、または、多層回路基板１２に一体化されていてもよい。
電源端子２４ａ、２４ｂ、２４ｃは、図１に示すように多層回路基板１２から垂直に、すなわち層１６ａ、１６ｂ、１６ｃ、１８，２０の延伸に実質的に直交する方向に延伸することができる。代替的に、電源端子２４ａ、２４ｂ、２４ｃは、パワーモジュール１０の側面に向かって、すなわち、層１６ａ、１６ｂ、１６ｃ、１８，２０の延伸に実質的に平行な方向に水平に延伸してもよい。ＤＣ－端子２４ｂおよびＤＣ＋端子２４ａは、パワーモジュール１０の一方の側に設けられてもよく、ＡＣ端子２４ｃは、パワーモジュール１０の反対側に設けてもよい。この場合、パワーモジュール１０は平坦であり、ゲート駆動回路基板を取り付けるためにパワーモジュール１０の上側に十分な空間を残すことができる。
また、ゲート端子は、多層回路基板１２から垂直に（例えば、ゲート駆動回路基板に接続するためにピンまたはソケットを使用して）、またはリードフレーム構造を用いて水平にも延伸することもできる。
電源端子２４ａ、２４ｂ、２４ｃおよび／またはゲート端子は、はんだ付け、焼結または溶接によって最上層１６ａに取り付けられる。電源端子２４ａ、２４ｂ、２４ｃおよび／またはゲート端子は、多層回路基板１２の製造中にすでに一体化されていることも可能であり得る。
底層１６ｃは、例えばＡｇ焼結によってパワー半導体デバイス１５ａ、１５ｂが下側にボンディングされるキャビティ１４の底部を提供する。パワー半導体デバイス１５ａ、１５ｂの上側は、ワイヤボンド２６ａの形態の導電性部材を介して多層回路基板１２の上側に電気的に接続される。
特に、各半導体デバイス１５ａ、１５ｂの下側は、底層１６ｃにボンディングされるボトムコンタクト領域２８ａ（半導体デバイス１５ａ、１５ｂのソースを提供する）を提供する。各半導体デバイス１５ａ、１５ｂの上側は、トップコンタクト領域２８ｂ（半導体デバイス１５ａ、１５ｂのドレインを提供する）およびゲートコンタクト領域２８ｃを提供する。トップコンタクト領域２８ｂは、複数のワイヤボンド２６ａを介して、最上層１６ａによって提供される対応するコンタクト領域と電気的に接続される。ゲートコンタクト領域２８ｃは、１つのワイヤボンド２６ａを介して、最上層１６ａによって提供される対応するコンタクト領域と電気的に接続される。
パワー半導体デバイス１５ａ、１５ｂは、それぞれのキャビティ１４内に完全に収容されている。すなわち、その上側は、多層回路基板１２の上側にわたって突出していない。
図１において、底層１６ｃは、多層回路基板１２の一体部分である。したがって、キャビティ１４は、多層回路基板１２を完全には貫通しない。
底層１６ｃは、さらなる絶縁層３０を介して、パワーモジュール１０を支持するため、および／またはパワー半導体デバイス１５ａ、１５ｂを冷却するために使用され得るベース金属層３２に取り付けられてもよい。
多層回路基板１２の製造後に、絶縁層３０およびベース金属層３２を多層回路基板１２と接合することが可能であり得る。しかしながら、底層１６ｃ、絶縁層３０、およびベース金属層３２は、多層回路基板１２の製造中に、多層回路基板１２に一体化された、すなわち多層回路基板１２に接合された、絶縁金属基板３４によって提供されることも可能である。
セラミック基板を多層回路基板１２に一体化することも可能であり得る。
図１はさらに、多層回路基板１２、層３０，３２および端子２４ａ、２４ｂ、２４ｃの組立体を、エポキシモールディングコンパウンドに基づくプラスチック材料筐体３６に収容することができることを示す。筐体３６は、冷却のためのベース金属層３２および／または外部接続のための端子／ピン２４ａ、２４ｂ、２４ｃのみを露出したままにすることができる。エポキシ成型モジュール１０は、良好な機械的堅牢性、ならびに、過酷な条件下での十分な温度性能および水分侵入に対する保護を提供することができる。
図２は、多層回路基板１２が、厚い層１６ａ、１６ｂ、薄い層１８およびそれらの間の絶縁層２０のみを含むパワーモジュール１０を示す。底層１６ｃは、多層回路基板１２の製造後に多層回路基板１２にボンディングされた絶縁金属基板３４によって提供される。
図２はまた、Ａｌ、ＣｕまたはＡｇワイヤボンドであり得る導電性部材としてのワイヤボンド２６ａの代替形態をも示す。パワー半導体デバイス１５ａ（およびまた１５ｂ）の上側および電気トップコンタクト領域２８ｂは、金属ストリップ２６ｂにボンディングすることができ、金属ストリップ２６ｂはまた、多層回路基板１２の上側にある最上層１６ａによって提供される対応するコンタクト領域にボンディングされる。金属ストリップ２６ｂは、トップコンタクト領域２８ｂおよび最上層１６ａによって提供される対応するコンタクト領域にはんだ付けまたは焼結されたＣｕ、ＡｌまたはＡｇストリップ／クリップとすることができる。
さらに、トップコンタクト領域２８ｂに金属バッファ層３８をボンディングすることができる。導電性部材２６ａ、２６ｂは、この金属バッファ層３８にボンディングすることができる。金属バッファ層３８は、すでにウェハレベルにある対応するパワー半導体デバイス１５ａ、１５ｂにボンディングすることができる。このような金属バッファ層３８は、ワイヤボンド２６ａのパワーサイクリング能力を向上させることができ、パワー半導体デバイス１５ａ、１５ｂの上側に追加の熱質量を提供することができる。
図２に示すように、ベース金属層３２は、パワーモジュール１０の冷却面を提供するように構成することができる。パワー半導体デバイス１５ａ、１５ｂは、底層１６ｃを介してベース金属層３２と良好に熱接触することができる。底層１６ｃは、薄い絶縁層３０によってベース金属ＣｕまたはＡｇ層３２に対してのみ絶縁され得る。絶縁層３０は、熱プリプレグをベースとすることができ、および／または約１００μｍの厚さを有することができる。絶縁層３０の熱伝導率は、約１０Ｗ／ｍＫとすることができ、これは、このような絶縁された金属基板３４が、熱性能の面でセラミック基板と競合する可能性さえあることを意味する。
図３は、パワーモジュール１０を上方から示す。例えば、図１のパワーモジュール１０は、そのような上側を有することができる。図３は、最上層１６ａが、端子２４ａ、２４ｂ、２４ｃのコンタクト領域、ならびに、トップコンタクト領域２８ｂおよびゲートコンタクト領域２８ｃの導電性部材２６ａ、２６ｂ（ワイヤボンドおよび／または金属ストリップ）を提供するいくつかの電気的に不連続な部分に分割されることを示している。さらに、ゲート端子用のコンタクト領域４０が図３に示されている。
また、他の層１６ｂ、１６ｃ、１８も、多層回路基板の形成のために使用されるプリプレグ材料に基づく絶縁材料によって分離されたこのような不連続な部分を含むことができる。
図３に示すように、層１６ａ、１６ｂ、１６ｃの導電性部分は、多層回路基板１２のベース領域の大部分にわたって、例えばベース領域の５０％超にわたって延伸することができる。
半導体デバイス１５ａ、１５ｂは、厚い層１６ａ、１６ｂ、１６ｃによって電気的に相互接続されて、端子２４ａ、２４ｂ、２４ｃに供給されるＤＣ＋、ＡＣおよびＤＣ－電位を運ぶハーフブリッジ（下記図４参照）を形成することができる。充分な電流容量を確保するために、層１６ａ、１６ｂ、１６ｃは、厚さが３００μｍ程度の厚いＣｕ層であってもよい。低インダクタンス電流経路を保証するために、通電層２４ａ、２４ｂ、２４ｃは、できるだけ多くのベース領域にわたって延伸する平坦な層として形成される。このようにして、例えば、層２４ａ、２４ｂ、２４ｃによって提供されるＤＣ－部分は、例えば１ｍｍ程度のみの距離において、層２４ａ、２４ｂ、２４ｃのＤＣ＋部分に平行な広い領域に延伸する。
さらに、ＤＣ－端子２４ｂは、ＤＣ＋端子２４ａの近傍にストリップライン状に配置されてもよい。
これによって、パワーモジュール１０の整流ループ漂遊インダクタンスを確実に低くすることができる。また、ゲート層１８の部分は、層１６ａ、１６ｂ、１６ｃに平行な広い領域でも動作することができる。この大面積の平坦なゲート層の手法はまた、低いゲートインダクタンスを確実にすることもでき、ゲート信号と層１６ａ、１６ｂ、１６ｃの電流との間の結合を低減することができる。
例えば、オンチップ温度のような付加的な信号または電流センサからの信号のために、さらなる導電層を追加することができることに留意されたい。
図４は、半導体デバイス１５ａ、１５ｂ（ＭＯＳＦＥＴ）が電気的に相互接続されてハーフブリッジを形成することができることを示している。環流ダイオード４２はまた、半導体デバイス１５ａ、１５ｂとは逆並列に接続されてもよい。これら環流ダイオード４２は、半導体デバイス１５ａ、１５ｂのチップによって設けられていてもよく、または、導電性部材２６ａ、２６ｂを介して多層回路基板１２の上側に接続されておりかつ一辺が底層１６ｃにボンディングされているキャビティ１４内に設けられてもよい。層１６ａ、１６ｂ、１６ｃはこのとき、環流ダイオード４２と半導体デバイス１５ａ、１５ｂとの間に電気的接続を提供することができる。
図５は、底層１６ｃ、セラミック層３０’および冷却のために使用することができるベース金属層３２を含むことができる同じセラミック基板４４にボンディングされた２つの多層回路基板１２を含むパワーモジュール１０を示す。図５において、セラミック基板４４は、２つの電気的に絶縁された底層１６ｃを提供する。
図５に示すように、パワーモジュール１０が多層回路基板１２によって提供される複数の並列ハーフブリッジを含む場合、ワイヤボンド２６ａを使用して、１つの多層回路基板１２から別のものへゲート信号をルーティングすることができ、ロー側およびハイ側あたり１つのみのゲート端子２４ｄが必要とされ得る。
本発明は、図面および前述の説明において詳細に図示および説明されてきたが、そのような図示および説明は、例示的または例示的であって限定的ではないと考えられるべきであり、本発明は開示された実施形態に限定されない。開示された実施形態に対する他の変更は、図面、開示、および添付の特許請求の範囲の研究から当業者によって理解され、請求された発明を実施することができる。特許請求の範囲において、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という単語は他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数を除外しない。単一のプロセッサまたはコントローラまたは他のユニットが、請求項に列挙されたいくつかの項目の機能を果たすことができる。特定の手段が相互に異なる従属請求項に列挙されているというだけの事実は、これらの手段の組み合わせが有利に使用できないことを示すものではない。特許請求の範囲内のいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。
参照符号のリスト
１０ パワーモジュール
１２ 多層回路基板
１４ キャビティ
１５ａ パワー半導体デバイス
１５ｂ パワー半導体デバイス
１６ａ 最上層
１６ｂ 中間層
１６ｃ 底層
１８ ゲート層
２０ 絶縁層
２２ ビア
２４ａ ＤＣ＋端子
２４ｂ ＤＣ－端子
２４ｃ ＡＣ端子
２４ｄ ゲート端子
２６ａ 導電性部材（ワイヤボンド）
２６ｂ 導電性部材（金属ストリップ）
２８ａ ボトムコンタクト領域
２８ｂ トップコンタクト領域
２８ｃ ゲートコンタクト領域
３０ 絶縁層
３２ ベース金属層
３４ 絶縁金属基板
３６ 筐体
３８ 金属バッファ層
４０ ゲートコンタクト領域
４２ 環流ダイオード
４４ セラミック基板

Claims (14)

  1. パワーモジュール（１０）であって、
    上側にトップコンタクト領域（２８ｂ）およびゲートコンタクト領域（２８ｃ）を有する少なくとも１つのパワー半導体デバイス（１５ａ、１５ｂ）と、
    複数の電気絶縁層（２０）によって分離された複数の導電層（１６ａ、１６ｂ、１８）を有する多層回路基板（１２）であって、前記電気絶縁層（２０）は、前記導電層（１６ａ、１６ｂ、１８）とともに積層されており、前記複数の導電層（１６ａ、１６ｂ、１８）は、厚みの互いに異なる厚い導電層（１６ａ、１６ｂ）および薄い導電層（１８）を含み、
    前記多層回路基板（１２）は、前記多層回路基板（１２）の上側に開口する少なくとも１つのキャビティ（１４）を有し、キャビティ（１４）は、少なくとも２つの導電層（１６ａ、１６ｂ、１８）を貫通する、多層回路基板（１２）と、
    前記多層回路基板（１２）の下側に設けられた導電性の底層（１６ｃ）であって、前記パワー半導体デバイス（１５ａ、１５ｂ）は、前記トップコンタクト領域（２８ｂ）および前記多層回路基板（１２）の上側にボンディングされた導電性部材（２６ａ、２６ｂ）を介して前記多層回路基板（１２）の前記上側に電気的に接続される、導電性の底層（１６ｃ）とを備え、
    前記キャビティ（１４）は、前記多層回路基板（１２）を通って前記底層（１６ｃ）に到達し、
    前記パワー半導体デバイス（１５ａ、１５ｂ）は、ボトムコンタクト領域（２８ａ）によって前記底層（１６ｃ）にボンディングされており、
    前記ゲートコンタクト領域（２８ｃ）は、前記多層回路基板（１２）の前記上側に導電性部材（２６ａ）によって電気的に接続されるとともに、前記多層回路基板（１２）を通って前記導電層に直交して延伸する導電性ビア（２２）によって前記薄い導電層（１８）に電気的に接続され、
    前記底層（１６ｃ）は、前記多層回路基板（１２）の一体部分を形成する絶縁金属基板（３４）の一部であり、前記絶縁金属基板（３４）は、前記底層（１６ｃ）と、前記底層（１６ｃ）に接触する絶縁層（３０）によって前記底層（１６ｃ）から絶縁されたさらなる金属層（３２）とを含む、パワーモジュール（１０）。
  2. 前記底層（１６ｃ）は、セラミック層（３０’）に取り付けられた前記底層（１６ｃ）を含むセラミック基板（４４）の一部である、請求項１に記載のパワーモジュール（１０）。
  3. パワー半導体デバイス（１５ａ、１５ｂ）が内部にボンディングされたキャビティ（１４）を有する少なくとも２つの多層回路基板（１２）が、共通の基板（４４）に取り付けられている、請求項１～２のいずれか一項に記載のパワーモジュール（１０）。
  4. 前記底層（１６ｃ）または前記底層（１６ｃ）に取り付けられた金属層（３２）は冷却用の構造化底面を有する、請求項１～３のいずれか一項に記載のパワーモジュール（１０）。
  5. 前記パワー半導体デバイス（１５ａ、１５ｂ）が前記キャビティ（１４）内に完全に収容されている、請求項１～４のいずれか一項に記載のパワーモジュール（１０）。
  6. 前記多層回路基板（１２）は少なくとも２つのキャビティ（１４）を含み、前記キャビティ内で、少なくとも２つのパワー半導体デバイス（１５ａ、１５ｂ）が、下側によって前記キャビティ（１４）の底部に取り付けられており、および／または
    すべてのパワー半導体デバイス（１５ａ、１５ｂ）は別個のキャビティ（１４）内に位置決めされる、請求項１～５のいずれか一項に記載のパワーモジュール（１０）。
  7. 前記パワー半導体デバイス（１５ａ、１５ｂ）は、前記多層回路基板（１２）の前記上側に導電性部材としてのワイヤボンド（２６ａ）を介して電気的に接続されており、および／または
    前記パワー半導体デバイス（１５ａ、１５ｂ）は、前記多層回路基板（１２）の前記上側に導電性部材としての金属ストリップ（２６ｂ）を介して電気的に接続されている、請求項１～６のいずれか一項に記載のパワーモジュール（１０）。
  8. 金属バッファ層（３８）が前記パワー半導体デバイス（１５ａ、１５ｂ）の前記トップコンタクト領域（２８ｂ）にボンディングされ、前記トップコンタクト領域を前記多層回路基板の前記上側と相互接続する前記導電性部材（２６ａ、２６ｂ）が、前記金属バッファ層（３８）にボンディングされている、請求項１～７のいずれか一項に記載のパワーモジュール（１０）。
  9. 前記パワー半導体デバイス（１５ａ、１５ｂ）の前記トップコンタクト領域（２８ｂ）および前記ボトムコンタクト領域（２８ａ）に電気的に接続された第１の導電層（１６ａ）および第２の導電層（１６ｂ）が、前記多層回路基板（１２）の前記上側または前記下側の面積の少なくとも１０％超において互いに重なり合っており、および／または
    前記第１の導電層（１６ａ）および／または前記第２の導電層（１６ｂ）は、前記多層回路基板（１２）の前記上側または前記下側の面積の５０％超にわたって延伸する、請求項１～８のいずれか一項に記載のパワーモジュール（１０）。
  10. 前記パワー半導体デバイス（１５ａ、１５ｂ）のトップおよび／またはボトムコンタクト領域（２８ａ、２８ｂ）に電気的に接続された第１の導電層（１６ａ）および／または第２の導電層（１６ｂ）は、前記パワー半導体デバイス（１５ａ、１５ｂ）のゲートコンタクト領域（２８ｃ）と電気的に相互接続された第３の導電層（１８）よりも厚い、請求項１～９のいずれか一項に記載のパワーモジュール（１０）。
  11. 前記多層回路基板（１２）の導電層（１６ａ、１６ｂ、１６ｃ、１８）は、前記導電性ビア（２２）によって相互接続されている、請求項１～１０のいずれか一項に記載のパワーモジュール（１０）。
  12. 前記パワーモジュール（１０）は、前記多層回路基板（１２）の前記導電層（１６ａ、１６ｂ）によって電気的に相互接続された少なくとも２つのパワー半導体スイッチ（１５ａ、１５ｂ）と、底層（１６ｃ）と、ハーフブリッジを形成するための導電性部材（２６ａ、２６ｂ）とを備える、請求項１～１１のいずれか一項に記載のパワーモジュール（１０）。
  13. 前記パワーモジュール（１０）の外部接続を接続するための端子（２４ａ、２４ｂ、２４ｃ）は、前記多層回路基板（１２）の前記上側に直接ボンディングされ、および／または前記多層回路基板（１２）の一部である、請求項１～１２のいずれか一項に記載のパワーモジュール（１０）。
  14. 前記キャビティ（１４）内の前記多層回路基板（１２）と前記パワー半導体デバイス（１５ａ、１５ｂ）とがプラスチック材料（３６）内に封止されている、請求項１～１３のいずれか一項に記載のパワーモジュール（１０）。
JP2018544498A 2016-02-24 2017-02-23 多層回路基板に基づくパワーモジュール Active JP7145075B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16157209.4 2016-02-24
EP16157209 2016-02-24
PCT/EP2017/054208 WO2017144599A1 (en) 2016-02-24 2017-02-23 Power module based on multi-layer circuit board

Publications (2)

Publication Number Publication Date
JP2019506753A JP2019506753A (ja) 2019-03-07
JP7145075B2 true JP7145075B2 (ja) 2022-09-30

Family

ID=55411311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018544498A Active JP7145075B2 (ja) 2016-02-24 2017-02-23 多層回路基板に基づくパワーモジュール

Country Status (5)

Country Link
US (1) US10636732B2 (ja)
EP (1) EP3341965B1 (ja)
JP (1) JP7145075B2 (ja)
CN (1) CN108701677B (ja)
WO (1) WO2017144599A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800007387A1 (it) * 2018-07-20 2020-01-20 Caricabatterie per veicoli
FR3084960B1 (fr) 2018-08-07 2020-10-23 Safran Electrical & Power Circuit electrique de puissance pour convertisseur de puissance electrique
US11183440B2 (en) * 2018-12-10 2021-11-23 Gan Systems Inc. Power modules for ultra-fast wide-bandgap power switching devices
US11682606B2 (en) * 2019-02-07 2023-06-20 Ford Global Technologies, Llc Semiconductor with integrated electrically conductive cooling channels
US10796998B1 (en) * 2019-04-10 2020-10-06 Gan Systems Inc. Embedded packaging for high voltage, high temperature operation of power semiconductor devices
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
US10978419B1 (en) * 2019-10-14 2021-04-13 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
US11527456B2 (en) * 2019-10-31 2022-12-13 Ut-Battelle, Llc Power module with organic layers
US11342248B2 (en) 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
CN113097159B (zh) * 2021-03-22 2024-05-24 西安交通大学 一种碳化硅mosfet芯片双向开关功率模块及其制备方法
EP4068348B1 (en) * 2021-03-31 2023-11-29 Hitachi Energy Ltd Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module
JP2023044582A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置
CN114900953A (zh) * 2022-04-19 2022-08-12 微智医疗器械有限公司 多个电子元件与电路板的连接方法、组件及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373971A (ja) 2001-03-30 2002-12-26 Hitachi Ltd 半導体装置
JP2011253950A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
WO2012026418A1 (ja) 2010-08-27 2012-03-01 株式会社村田製作所 半導体装置
JP2015095472A (ja) 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0597144A1 (de) 1992-11-12 1994-05-18 IXYS Semiconductor GmbH Hybride leistungselektronische Anordnung
CH690806A5 (de) 1997-03-27 2001-01-15 Ppc Electronic Ag Mehrlagiger Leiterplattenkörper für hohe Spannungen und hohe Ströme sowie Verfahren zur Herstellung eines solchen Leiterplattenkörpers.
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
WO2005024946A1 (ja) * 2003-09-04 2005-03-17 Renesas Technology Corp. 半導体装置およびその製造方法
US7946731B1 (en) * 2006-02-15 2011-05-24 J&J Electronics, Inc. Power LED channel letter lighting module
US7786837B2 (en) * 2007-06-12 2010-08-31 Alpha And Omega Semiconductor Incorporated Semiconductor power device having a stacked discrete inductor structure
US8154114B2 (en) 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8664043B2 (en) 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8829692B2 (en) 2012-09-04 2014-09-09 Rolls-Royce Corporation Multilayer packaged semiconductor device and method of packaging
CN103944354B (zh) * 2013-01-17 2017-03-22 台达电子工业股份有限公司 整合功率模块封装结构
DE102013015956A1 (de) 2013-09-25 2014-04-10 Daimler Ag Leistungsmodul, insbesondere für Kraftfahrzeuge
JP6739453B2 (ja) 2015-05-22 2020-08-12 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ パワー半導体モジュール
EP3113223A1 (en) 2015-07-02 2017-01-04 ABB Technology AG Power semiconductor module
WO2018001983A1 (en) 2016-06-28 2018-01-04 Abb Schweiz Ag Cooled electronics package with stacked power electronics components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373971A (ja) 2001-03-30 2002-12-26 Hitachi Ltd 半導体装置
JP2011253950A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
WO2012026418A1 (ja) 2010-08-27 2012-03-01 株式会社村田製作所 半導体装置
JP2015095472A (ja) 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品モジュール

Also Published As

Publication number Publication date
US10636732B2 (en) 2020-04-28
CN108701677A (zh) 2018-10-23
EP3341965A1 (en) 2018-07-04
JP2019506753A (ja) 2019-03-07
WO2017144599A1 (en) 2017-08-31
EP3341965B1 (en) 2019-04-24
CN108701677B (zh) 2022-01-07
US20180366400A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
JP7145075B2 (ja) 多層回路基板に基づくパワーモジュール
JP7162013B2 (ja) Ｄｃ端子の同軸配列を有するハーフブリッジモジュール
JP6764807B2 (ja) 半導体モジュール
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US10818574B2 (en) Plug-in type power module and subsystem thereof
US9468087B1 (en) Power module with improved cooling and method for making
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
CN104659012A (zh) 具有在再分配结构和装配结构之间的电子芯片的电子部件
CN108735692B (zh) 半导体装置
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US20130201741A1 (en) Power module for converting dc to ac
US9385107B2 (en) Multichip device including a substrate
CN109417062B (zh) 带有堆叠功率电子组件的冷却电子封装
CN114765151A (zh) 在层合物和导热载体之间具有包封的电子部件的封装体
CN108346651B (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
US20240194566A1 (en) An electronic module including a semiconductor package disposed on an interposer layer
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN112600442A (zh) 多相逆变器装置
US11935807B2 (en) Plurality of dies electrically connected to a printed circuit board by a clip
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両
CN115397090A (zh) 齿形板
CN117080194A (zh) 半导体装置和半导体装置的制造方法
CN113471157A (zh) 在电子部件上方具有夹和连接器的封装体
CN114121863A (zh) 用于于不同竖直高度水平处连接的弯曲半导体芯片
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181030

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20181030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220228

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220309

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220916

R150 Certificate of patent or registration of utility model

Ref document number: 7145075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350