JP2013539919A - 半導体モジュールおよび半導体モジュールを製造する方法 - Google Patents

半導体モジュールおよび半導体モジュールを製造する方法 Download PDF

Info

Publication number
JP2013539919A
JP2013539919A JP2013533161A JP2013533161A JP2013539919A JP 2013539919 A JP2013539919 A JP 2013539919A JP 2013533161 A JP2013533161 A JP 2013533161A JP 2013533161 A JP2013533161 A JP 2013533161A JP 2013539919 A JP2013539919 A JP 2013539919A
Authority
JP
Japan
Prior art keywords
contact element
deepening
metallic layer
semiconductor module
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013533161A
Other languages
English (en)
Inventor
シュルツ、ニコラ
ハルトマン、サムエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Abb Research Ltd
Original Assignee
Abb Research Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Abb Research Ltd filed Critical Abb Research Ltd
Publication of JP2013539919A publication Critical patent/JP2013539919A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

基板（２４）、特にセラミック絶縁体から形成されたもの、および、少なくとも一つのメタリック層（２６）、特に前記基板（２４）上に形成されたもの、ここにおいて、前記メタリック層（２６）は、コンタクト要素を配置および固定するためのディープンニング（４０）を具備しており、前記コンタクト要素（１６）は少なくとも部分的に“Ｌ”字状であり、そして、前記ディープンニング（４０）に前記コンタクト要素（１６）を固定するための第１のアーム（３４）、および、前記コンタクト要素を相互に連結するための第２のアーム（３６）を具備すること、ここにおいて、前記ディープンニング（４０）は、前記コンタクト要素（１６）の横寸法よりも約≦０．５ｍｍ大きい横寸法を有する、半導体モジョール（１０）。本発明に係る半導体モジョール（１０）は向上した信頼性を示し、そして、さらに高い再現性でもって製造することができる。
【選択図】 図２

Description

本発明は、半導体モジュールに関する。本発明は、さらに、半導体モジュールを製造する方法に関する。
様々な半導体モジュールが知られており、そして、多くの異なる電子デバイスに使用されている。半導体モジョールを一つ一つ形成または製造するためには、後のほうの異なる電気的なパーツは、連結された内部構造を提供するために、互いにコンタクトされなければならない。加えて、半導体モジョールの一つまたは複数の電気的なパーツを外部のコンタクトデバイス（contact device）に接続するために、外部コンタクトを提供する必要がある。
例として、半導体モジョールとの外部電気的コンタクトを達成するために、コンタクト要素（contact element）としての端子を提供し、そして、それをセラミック基板のメタライゼーションの上面上にはんだ付けすることが広く知られている。公知のはんだ付け技法の主な欠点は、端子と基板との間のはんだ付け接続（soldered connection）の熱的および機械的サイクル下での限られた信頼性である。したがって、前記接続、および、それによって全体の半導体モジュールは、限られた寿命しか持たない。
そのうえ、はんだ付け接続は限られた動作温度しか耐えない。詳細には、安全性かつ信頼性のある動作条件を提供するためには、ほとんどの場合、１２５℃の温度を超えるべきではない。
したがって、半導体モジュールの一つまたは複数のコンタクト間のはんだ付け接続を溶接接続（welded connection）に置き換えることにより、この問題を克服することが知られている。特に、超音波、またはエネルギーは、それぞれ溶接接続を形成するために用いられる。
Ｗ．Ｒｕｓｃｈｅ等、超音波金属溶接、ボーデのPower誌、２００８年１０月、p．４０−４１には、例えば、パワーモジュール内の内部コンタクトのためには、超音波溶接金属を用いることが記載されている。詳細には、溶接ツールは、可動な連結パートナー（joining partner）内に圧力および超音波エネルギーを誘導することが記載されている。
このような手法が用いられる場合、超音波は、水平面内に生成され、典型的な方法ではソノトロード（sonotrode）によって生成される。ソノトロードの水平方向の振動に起因して、振動振幅に平行な力は、コンタクト要素上に作用し得る。その結果、コンタクト要素が水平面内に移動するリスクがあり得る。これは、コンタクト要素が溶着される位置が意図した位置にならない可能性があるという欠点を招く。したがって、形成された半導体モジュールは使用できないかもしれない。加えて、コンタクト要素が変形されるリスクがあり、そして、それ故に、それがそれぞれ移動またはスリップしている間に機械的に弱められる。これは、再び、形成された半導体モジュールが使用することができないという不利を招く。そのうえ、溶接プロセスは再生不可能になる。
これらの不利を回避するために、より強力な溶接パラメータを使用することも可能である。詳細には、より高い溶接エネルギーおよび／またはより高い押圧を用いることも可能である。しかしながら、これは、コンタクト要素が溶接される領域、または、コンタクト要素自体の損傷につながる可能性がある。
ＷＯ ２００７／０３３８２９ Ａ２から知られているのはしたがってパワー半導体モジュールおよびその製造方法である。この従来技術によれば、コンタクトは、ソノトロードのおかげで、超音波溶接を介して形成される。超音波溶接作業はまた、コンタクト領域をコンタクト端に連結するために、そして、その結果、コンタクトとパワー半導体モジュールの足領域とを連結するために用いることもできる。詳細には、ソノトロードはコンタクト要素のコンタクト端に持って行かれ、そこでは後者が接続されるコンタクト領域に押し付けられる。コンタクト要素と基板との間の界面に超音波エネルギーを導入することにより、前記足が基板上に溶接される。このステップを行う際に、保持および位置決めデバイスは、後者が水平面内で動くのを避けるために、所定の位置にコンタクト要素を保持する。
このような保持および位置決め要素は、しかし、常に、より複雑になるプロセス、そして、したがって、いくぶん複雑な装置要件の必要性につながる。
ＥＰ １７１１ ０４０ Ａ１から知られているのは半導体およびバスバー（bus bar）がセラミックベース基板にボンディングされた回路デバイスである。この文献によれば、配線層は基板上に設けられ、その一部分上には配線層が被覆される領域を提供するために被覆メタリック層が形成されている。加えて、配線層が露出される露光領域が設けられている。半導体は被覆領域に接続されるが、バスバーは露出領域内の配線層に直接的に接続される。
この文献によれば、露出領域は、バスバーの最終部（end portion）のコンタクト領域（contact area）のばらつきを考慮して、適切なマージンを有するように決定される。それ故に、この露光領域は、固定される異なる形状および寸法を有する異なるバスバーを可能にするように適合される。構成されている。
当技術分野で知られている欠点の少なくとも一つを除去する改善された半導体モジョールを提供することが本発明の目的である。
当技術分野で知られている欠点の少なくとも一つを除去する改善された半導体モジョールの製造方法を提供することが本発明のさらなる目的である。
特に、半導体モジョールおよび半導体モジョールの製造方法であって、より高い再現性でもってより容易に行える半導体モジョールの製造方法および改善された信頼性を有する半導体モジョールを提供することが本発明の目的である。
この目的は、請求項１に従う半導体モジュールによって達成される。前記目的はさらに請求項１に従う半導体モジュールの製造方法によって達成される。本発明の好ましい実施形態は、従属請求項で定義される。
本発明は半導体モジュールに係わり、基板、特にセラミック絶縁体から形成されたもの、および、少なくとも一つのメタリック層（metallic layer）、特に基板上に形成されたものを具備すること、ここにおいて、前記メタリック層は、コンタクト要素を配置および固定するためのディープンニング（deepening）を具備しており、前記コンタクト要素は少なくとも部分的に“Ｌ”字状であること、そして、前記ディープンニングに前記コンタクト要素を固定するための第１のアーム、および、前記コンタクト要素を相互に連結するための第２のアームを具備すること、ここにおいて、前記ディープンニングは、前記コンタクト要素の横寸法よりも約≦０．５ｍｍ大きい横寸法を有する。
本発明によれば、前記コンタクト要素は、予め形成されたディープンニングのところの前記メタリック層上にそれぞれ、意図された位置に設置または整列して配置されても構わない。前記ディープンニングは、メタリック層上のコンタクト要素の固定プロセスを行う前に形成され得るので、前記ディープンニングは明確に定義された位置に容易に配置または設置され得る。したがって、そのようなディープンニングに加えて、前記コンタクト要素は明確に定義され、そして、意図された位置に設置され得る。
そのうえ、コンタクト要素は正確に設置され、そして、そのうえ、前記ディープンニングによって適所に保持されるという事実のために、前記コンタクト要素は、固定プロセス中、特に、溶接プロセス中において、メタリック層上の水平面内で、それぞれ、スリップ、または移動することが回避される。したがって、溶接プロセス中の有害な影響は回避される。その結果、本発明に係る半導体モジュールは、明確に定義され、そして、再現可能な方法で製造され得る。
前記コンタクト要素が前記ディープンニングによって適所に保持されるという事実のために、前記コンタクト要素を適所に保持するさらなる別個の（separated）取り付け具（fixture）は必要とされない。特に、前記コンタクト要素を適所に保持する、別個の保持および位置決めデバイスは省略し得る。これは、非常に複雑な装置配列の要求を伴わずに、本発明に係る半導体モジュールが簡単な方法で製造されることを可能とし、それにより、十分に再現可能な方法で製造される。
前記ディープンニングはそれ故に前記コンタクト要素を適所に保持するように設計され、特に、溶接プロセスの間中、水平面内に、後者は特にメタリック層の面によって規定されること。したがって、前記コンタクト要素は水平面内に動くことを実質的に妨げる。しかしながら、水平面内で前記コンタクト要素の限定された可動性が好まれ得り、そして、それは問題とはならない
詳細には、前記ディープンニングは、前記コンタクト要素の横寸法よりも約≦０．５ｍｍ大きい横寸法を、特に、前記メタリック層に固定された前記コンタクト要素の前記部分のところに有する。これは、制限され、そして、本発明による許容可能な水平面内での前記コンタクト要素の可動性を可能にし、それによりとにかく前記コンタクト要素が意図した位置に固定されることを保証する。このフィーチャ（feature）は、しかし、前記コンタクト要素を前記ディープンニング内または前記ディープンニングに設置することをさらに簡単にする。
その結果、前記ディープンニングは、互いに異なるサイズを有する複数のコンタクト要素のために適合されない。それに反して、前記ディープンニングが、前記コンタクト要素の横寸法よりも約≦０．５ｍｍ大きい横寸法を有するのであれば、前記ディープンニングは、本質的にコンタクト要素の可動性を妨げる、限定された（defined）コンタクト要素に適合し、とにかく容易かつ安定な後者の取り付け具を可能とする。
それとは別に、前記コンタクト要素はこのように簡単に前記ディープンニング内に設置され得り、それによって、簡単な方法で意図された位置に配置される。そのうえ、ディープンニングは容易に形成され得る。例えば、前記ディープンニングは、メタリック層のような堆積工程にて、または、堆積後にメタリック層を構築することによって形成され得る。加えて、ディープンニングは、容易で、そして、とりわけ溶接プロセス中に、コンタクト要素が水平面内に移動することを避けるために、特に安全な方法である。
前記コンタクト要素は、それによって前記メタリック層をコンタクトするために適切な任意のコンタクト要素になり得る。例えば、前記コンタクト要素は、半導体モジュールのそれぞれ異なる回路または電気素子を内部的にコンタクトするようなコンタクト要素でも構わない。しかしながら、前記コンタクト要素は、前記メタリック層または前記半導体モジョールをそれぞれ外部のコンタクトデバイス（contacting device）に外部的にコンタクトするためのような端子を具備することがたいていは好ましい。
加えて、前記コンタクト要素は、少なくとも部分的に “Ｌ”字状であり、そして、例えば、前記ディープンニングに前記コンタクト要素を固定するための第１のアーム、および、前記コンタクト要素を前記外部のコンタクトデバイスに相互接続するための第２のアームを具備する。そのようなコンタクト要素は、それを特にディープンニングに、または、ディープンニング内にそれぞれ溶接にするために好ましい。本発明による少なくとも部分的に “Ｌ”字状のコンタクト要素に関して、メタリック層に固定される少なくとも低部（bottom portion）が“Ｌ”字状であることを意味するものとする。第１のアームは、それによって容易に前記ディープンニングに固定され得り、そして、よく定義された方法（well defined manner）で押圧力（pressing force）は後者に及ぼされ（exercised）、それによって前記第１のアームまたは前記コンタクト要素をそれぞれ前記メタリック層に溶接するために超音波エネルギーを印加することになる。前記コンタクト要素の“Ｌ”字状の形に起因して、例えば外部のコンタクトデバイスと容易に相互接続され得るので前記第２のアームはメタリック層から間隔を空けて離れて設置される。
本発明によれば、“Ｌ”字状の形に関しては、第１および第２のアームが互いに関して実質的に直角に配置されたデザインを意味するものとする。しかし、もし第１のアームが前記メタリック層上の面内または前記ディープンニングにそれぞれ実質的に横たわり、そして、第２のアームが、その端（end）が前記メタリック層の面から間隔を空けて、相互接続が容易に行えるように進むなら、前記コンタクト要素は、長方形の形からずれていても構わない。
本発明によれば、メタリック層は、基板または他の層上に堆積されたコーティングでも構わなく、または、基板または他の層上に堆積されたメタライザーションの小さな領域でも構わない。しかしながら、前記メタリック層は、半導体モジョール内に配置され、そして、コンタクトされるべき、任意の金属またはメタライザーションの層またはプレートでも構わない。前記メタリック層は、好ましくは以下の材料から選択される材料で作られる：銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、または、Ｃｕ、Ａｕ、Ａｇおよび／またはＡｌを含む合金。
前記半導体モジョールは、好もしくは、当技術分野で知られる任意のパワー半導体モジュールでも構わない。特に、パワー半導体モジュールはパワー半導体デバイスを具備する。パワー半導体デバイスの例は、非制限的な方法で、ダイオード、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のようなトランジスタおよび集積回路を具備する。
本発明の一実施形態によれば、前記コンタクト要素は、特にその第１のアームに、前記ディープンニングと協力するのための、協力手段（cooperation means）を具備する。これは、意図した位置に配置され、そして、保持されている前記コンタクト要素の効果をさらに改善する。前記協力手段は、以下に明らかになるように前記ディープンニングとともに協力または相互に作用するようにそれぞれ配置されているなら、任意の適切な手段で構わない。
さらなる実施形態によれば、前記ディープンニングは≧１００μｍの深さを有する。このような構成は、特に溶接プロセス中に、前記コンタクト要素が前記ディープンニング内に留まることを保証し、そして、したがって、適所に確実に保持される。したがって、前記コンタクト要素は、それをメタリック層に固定する際に、前記ディープンニングから抜け出すことは回避される。
さらなる実施形態によれば、前記ディープンニングは、少なくとも部分的に斜角がつけられた縁（bevelled borders）に囲まれる。これは同様に前記コンタクト要素を前記ディープンニング内または前記ディープンニングに設置することを簡単にする。
本発明のさらなる実施形態において、中間層は、前記メタリック層と前記基板との間に配置される。この構成は、前記基板が前記追加の中間層によって機械的および／または熱的に保護されるという利点につながる。加えて、片面に前記ディープンニングがあるメタリック層は、メタライザーション自身の基板内にディープンニングより製造することが容易である。前記追加の層、特にメタリック層は、前記半導体チップもまた前記基板に取り付けられるのと同じプロセスのステップで基板に取り付けられても構わない。
本発明は、さらに、コンタクト要素とメタリック層とのコンタクトをもたらすステップであって、前記コンタクト要素が、少なくとも部分的に“Ｌ”字状であり、そして、前記ディープンニングに前記コンタクト要素を固定するための第１のアーム、および前記コンタクト要素を相互接続するための第２のアーム、および前記コンタクト要素を設置するためのディープンニングを具備するメタリック層を具備している前記ステップを具備してなる半導体モジョールの製造方法に関し、ここにおいて、前記ディープンニングは、前記コンタクト要素の横寸法よりも約≦０．５ｍｍ大きい横寸法を有し、前記方法は、さらに、
− 前記ディープンニングにて前記メタリック層上に前記コンタクト要素を押すこと、
− 前記メタリック層上に前記コンタクト要素を溶接するために、前記コンタクト要素と前記メタリック層との界面に超音波エネルギーを印加することのステップを具備することを具備してなる。
本発明によれば、前記コンタクト要素はそれ故にディープンニングによって前記メタリック層上に配置される。これは、本発明による半導体モジョールに関して上述したような利点につながる。
それとは別に、前記コンタクト要素は超音波溶接プロセスによって前記メタリック層に接続される。本発明に従い製造された半導体モジョールはそれ故にサイクリング（cycling）に関連した欠点を示さない。本発明に関して、サイクリングは、周期的に変化する条件の影響、特に温度および／または機械的な影響に関するものを意味する。これは同様に本発明に係る半導体モジュールの信頼性特性を向上させる。
本発明に係る半導体モジュールの信頼性は、溶接接続が２００℃以上の温度を維持し得るという事実によってさらに改善される。これはさらに本発明に係る方法に従って製造された半導体モジョールが高電力用途でも適切にする。
加えて、半導体モジュールは、はんだやボンドワイヤのような消耗品を必要とせずに、本発明に従って製造され得る。その上、製造プロセスは、さらにめっきまたは追加の洗浄ステップなしで実行され得る。これは、本発明に係る方法が環境の観点に関して有利であるという利点につながる。加えて、従来の作業ステップが省略され得り、本発明に係る方法は時間の節約になり、そして、したがって、コストの節約になる。
前記コンタクト要素を前記メタリック層に溶接することによって、さらに高い導電接続が形成される。これは、本発明に係る半導体モジュールを、特にこの接続を通じて大量の電流が伝導する高電力用途に適したものとする。その結果、本発明に係る半導体モジョールは好もしくは高電力半導体モジョールを具備する。
本発明の主題のさらなるフィーチャ、特徴および利点は、例示的な仕方で、本発明に係るモジュールの実施形態および例を示す、従属請求項、図面および以下のそれぞれの図面の記述および例に開示される。
以下の図において、
図１は、半導体モジョールの構成の側断面図を示す。 図２は、本発明に係る半導体モジョールの実施形態の部分側断面図を示す。 図３は、本発明に係る半導体モジョールのさらなる実施形態の部分側断面図を示す。 図４は、本発明の部分ではない半導体モジョールの実施形態の部分側断面図を示す。 図５は、本発明に係る半導体モジョールのさらなる実施形態の部分側断面図を示す。 図６は、本発明に係る半導体モジョールのさらなる実施形態の部分側断面図を示す。 図７は、本発明の部分ではない半導体モジョールのさらなる実施形態の部分側断面図を示す。
図１には、半導体モジョール１０の構成が模式的に示されている。詳細には、前記半導体モジョール１０の内部構造が描かれている。前記半導体モジョール１０は、少なくとも一つの半導体デバイス１４が配置されたハウジング１２を具備する。半導体デバイス１４は、好ましい例では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ダイオード、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等のパワー半導体デバイスであっても構わない。図１によれば、ダイオードおよびＩＧＢＴが設けられている。半導体デバイス１４または複数の半導体デバイス１４は、コンタクト端子またはコンタクト要素１６を介して、好ましくは、補助端子（auxiliary terminal）１８を介してそれぞれ接続可能であり、ここにいて、前記半導体デバイス１４は好ましくはアルミニウムボンディングワイヤ２０によって結合される（bonded）。
絶縁体として、エポキシ樹脂の層２２が半導体デバイス１４の上方に配置されても構わない。半導体デバイス１４は、さらに、セラミック絶縁体、特に窒化アルミニウムセラミック絶縁体から形成され得る、基板２４またはウェハ上にそれぞれ配置されても構わない。コンタクト要素１６も補助端子１８も、メタライゼーションまたはメタリック層２６、特に銅メタライゼーションを介してそれぞれ基板２４に接続される。加えて、基板２４は、その底面（bottom side）が、はんだ２９を介して、さらになるメタライゼーション２８、特に銅メタライゼーションおよびベースプレート３２に接続される。ハウジング１２の内部に残っている体積（volume）は、例えばシリコーンゲル３０で充填されている。
コンタクト要素１６とメタリック層２６との間の接続は、以下の図２−図７に詳細に示されており、そこでは、同一または同等の要素には同一の参照符号によって参照される。
図２には、メタリック層２６およびさらなるメタライゼーション２８と一緒に、基板２４が示されている。メタリック層２６にコンタクトするために、コンタクト要素１６が設けられている。
コンタクト要素１６は、少なくとも部分的に、つまり、少なくともその底面にて“Ｌ”字状である。それは、したがって、メタリック層２６にコンタクト要素１６を固定するための第１のアーム３４、および、それを例えば外部のコンタクトデバイスに相互接続するための第２アーム３６を具備しており、前記外部のコンタクトデバイスはそのようには示されていない。
コンタクト要素１６を置くために、または、それを意図された位置に設置するために、それぞれ、本発明によれば、メタリック層２６は前記メタリック層２６内にディープンニング（deepening）４０を具備し、そして、それ故にレセプタブル（receptacle）を具備しても構わない。したがって、コンタクト要素１６、またはコンタクト要素１６の第１のアーム３４は、それぞれ、意図された位置に設置されるように、前記ディープンニング４０内に収められても構わないことは明らかである。コンタクト要素１６、特にその第１のアーム３４は、メタリック層２６に固定されても構わない。したがって、ディープンニング４０の目的の一つは、メタリック層２６上にコンタクト要素１６の意図された位置を容易に見つけることである。
ディープンニング４０は好もしくは≧１００μｍの深さを有する。これは、適所にしっかりと保持されるように、ディープンニング４０内におけるコンタクト要素１６の確実の収まりを可能とする。
固定プロセス中、特に溶接プロセス中に、コンタクト要素１６を適所に保持するための第２の主目的をディープンニング４０が有していても、ディープンニング４０が、コンタクト要素１６の横寸法、特にコンタクト要素１６の第１のアーム３４の横寸法よりも約≦０．５ｍｍ大きい横寸法を有することは適切である。これは、ディープンニング４０内にコンタクト要素１６を配置するステップを改善する。
いったんコンタクト要素１６がディープンニング４０内に設置されたら、それはメタリック層２６上に固定されなければならない。このステップは以下のように記述され、ここにおいて、このステップは、コンタクト要素１６および／またはディープンニング４０の特別な構成（arrangement）とは独立に行うことが可能であり、そして、したがって、以下の図面に従う実施形態内で同様に行うことが可能であることに留意にしなければならない。
コンタクト要素１６をメタリック層２６に固定するステップは、特に半導体モジョールを製造する方法のステップである。コンタクト要素１６およびメタリック層２６をコンタクトした後、コンタクト要素１６はメタリック層２６に押し付けられる。上述したような実施形態では、コンタクト要素１６は、第１のアーム３４を介してメタリック層２６に押し付けられる。これは、コンタクト要素１６に、特に第１アーム３４に、溶接ツール４２を押し付けることによって行うことができる。これを模式的に図２に示す矢印４４で示されている。
溶接ツール４２は、好ましくは、超音波、または超音波エネルギーを発生するための手段を具備する。例として、溶接ツール４２はソノトロード（sonotrode）を具備しても構わない。その結果、超音波エネルギーはコンタクト要素１６とメタリック層２６との界面４６に印加される。超音波エネルギーのおかげで、コンタクト要素１６がメタリック層２６またはディープンニング４０にそれぞれ超音波溶接プロセスによって固定されるので、コンタクト要素１６およびメタリック層２６は互いに接続される。
ディープンニング４０の提供に起因して、コンタクト要素１６は適所に確実に保持され後者は意図された位置に固定されることにつながる。
本発明のさらなる実施形態は図３に示される。図３によれば、ディープンニング４０は少なくとも部分的に斜角がつけられたエッジ（bevelled edges）または縁（borders）４８にそれぞれ囲まれる。べべリング（bevelling）の量または程度は所望の用途に応じて選択され得る。しかしながら、コンタクト要素１６がディープンニング４０から滑り出ないことを保証するためには、べべリングが水平面に対して≧４５°の範囲内に横たわることが最も好ましく、ここにおいて、前記水平面は、メタリック層２６の面によって定義される。コンタクト要素１６も同様に一つまたは複数の面に斜角がつけられたエッジ（bevelled edges）を具備することがさらに有利である。好ましくは、これらの斜角がつけられたエッジ５０が斜角がつけられた縁（borders）４８に適合されるので、コンタクト要素１６は、メタリック層２６上またはディープンニング４０にて、それぞれ改善される。
本発明の部分ではない半導体モジョールの実施形態は図４に示される。図４によれば、固定手段３８は、メタリック層２６上に形成された少なくとも一つの***手段（elevation means）５２を具備する。好ましくは、コンタクト要素１６は***５２によって完全に囲まれる。したがって、この実施形態によれば、***手段３８はメタリック層２６上に完全に形成される。これはメタリック層２６がディープンニング４０によって弱められないという利点を有し、そして、したがって、特に非常に薄いメタリック層２６に対して有利である。***５２は、例示的な仕方では、少なくとも一つ、特にコンタクト要素１６に対してのストッパを形成する平坦なワイヤで形成されていても構わない。この場合、固定手段３８は非常に容易に用意される。前記***は、例えば、前記コンタクト要素の意図された位置の一つまたはいくつかの側（sides）に形成されても構わない。加えて、前記コンタクト要素の前記位置にて直接的に設置される位置に前記***を形成することも可能である。この場合、前記コンタクト要素が前記***とそれぞれ協力または相互に作用するための協力手段を具備することが最も好ましい。前記協力手段は、この場合、前記***にサイズおよびジオメトリーが適合されたコンタクト要素内のディープンニング、または、固定手段としてそれぞれ実現されても構わない。コンタクト要素１６は、１つまたは複数の斜角がつけられたエッジ５０および／または１つまたは複数の長方形のエッジ５４を具備しても構わない。加えて、***５２は、固定手段にコンタクト要素１６を配置することを容易にするための斜角がつけられたエッジ５０を具備しても構わない。
本発明に係るさらなる実施形態が図５に示されている。この実施形態は、図３に係る実施形態に対応する。しかしながら、図５に係る実施形態は、メタリック層２６と基板２４との間に配置された中間層５６という、さらなるフィーチャを具備する。中間層５６は、任意の適切な層、特にメタル層でも構わなく、そして、それは例えばメタルプレートとして提供される。中間層５６は、はんだ５８または低温ボンディングによって、メタリック層２６に取り付けられても構わない。それは、任意の適切な方法、例えば、堆積プロセスによって、さらに基板２４に取り付けられても構わない。図５によれば、中間層５６は基板２４上にメタライザーションとして形成することができるが、ディープンニング４０を具備するタリック層２６はメタルプレーとして形成することができる。
図６に係る実施形態は再び上述のような中間層５６を具備することができる。加えて、図６によれば、メタリック層２６はディープンニング４０をメタリック層２６内に具備する。前記ディープンニング４０に加えて、コンタクト要素１６は、ディープンニング４０と協力するための協力手段を特にその第１のアーム３４に具備する。詳細には、図６によれば、コンタクト要素１６は、***６０を、好ましくは第１のアーム３４に具備する。***６０およびディープンニング４０は、好ましくは、サイズおよびジオメトリーに関して、互いに適合される。その結果、コンタクト要素１６の***６０は、ディープンニング４０と協調するための固定手段として仕える。これは、ディープンニング４０におけるコンタクト要素１６のかみ合い（fit）をはるかにぴったりと合うようにすることを可能とする。
本発明の部分ではない半導体モジョールのさらなる実施形態の部分は図７に示される。図７に係る実施形態は、メタリック層２６は固定手段３８としての***６２を具備しているが、コンタクト要素１６、特に、コンタクト要素１６の第１のアーム３４は固定手段３８と相互に作用するディープンニング６４を具備する相違がある、図６の実施形態に対応する。この場合もやはり、固定手段３８、つまり、***６２、およびディープンニング６４は、好ましくは、サイズおよびジオメトリーに関して、互いに適合される。
上述したようなフィーチャーは上述した実施形態には限定されないことに留意しなければならない。特に、固定手段３８の構成は、中間層５６と組み合わせても、そして、組み合わせなくても構わない。そのうえ、本発明を外れることがないものとして、異なる構成の固定手段３８の組合せも可能である。
本発明は図面および先の記述において詳細に例証および記述されているが、そのような例証および記述は実例および例示である考えられるべきであり、限定的ではなく、本発明は開示された実施形態には限定されない。実施形態が開示されるべき他の変形は、図面、開示および添付の特許請求の範囲の検討から、請求される発明を実施する当業者によって、理解および達成することができる。請求項において、用語“具備すること（comprising）”は他の要素またはステップを除外はせず、そして、不定冠詞“ａ”または“ａn”は複数を除外しない。ある手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用できないことを示さない。請求項におけるいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。
１０…半導体モジョール、１２…ハウジング、１４…半導体デバイス、１８…補助端子、２０…アルミニウムボンディングワイヤ、２２…エポキシ樹脂、２４…基板、２６…メタリック層、２８…メタライザーション、３０…シリコーンゲル、３２…ベースプレート、３４…第１のアーム、３６…第２のアーム、３８…固定手段、４０…ディープンニング、４２…溶接ツール、４４…矢印、４６…境界、４８…斜角がつけられた縁、５０…斜角がつけられたエッジ、５２…***、５４…長方形のエッジ、５６…中間層、５８…はんだ、６０…***、６２…***、６４…ディープンニング。

Claims (7)

  1. 基板（２４）、特にセラミック絶縁体から形成されたもの、および、少なくとも一つのメタリック層（metallic layer）（２６）、特に前記基板（２４）上に形成されたもの、ここにおいて、前記メタリック層（２６）は、コンタクト要素を配置および固定するためのディープンニング（deepening）（４０）を具備しており、前記コンタクト要素（１６）は少なくとも部分的に“Ｌ”字状であること、そして、前記ディープンニング（４０）に前記コンタクト要素（１６）を固定するための第１のアーム（３４）、および、前記コンタクト要素を相互に連結する（interconnect）ための第２のアーム（３６）を具備すること、ここにおいて、前記ディープンニング（４０）は、前記コンタクト要素（１６）の横寸法よりも約≦０．５ｍｍ大きい横寸法を有する、半導体モジョール（１０）。
  2. 請求項１の半導体モジョールにおいて、前記半導体モジョールは、ダイオード、トランジスタおよび／または集積回路などのパワー半導体デバイスを具備するパワー半導体モジュールである。
  3. 請求項１または２の半導体モジョールにおいて、前記コンタクト要素（１６）は、特にその第１のアーム（３４）に、前記ディープンニング（４０）と協力するのための、協力手段（cooperation means）を具備する。
  4. 先行する請求項のいずれかの半導体モジョールにおいて、前記ディープンニング（４０）は≧１００μｍの深さを有する。
  5. 先行する請求項のいずれかの半導体モジョールにおいて、前記ディープンニング（４０）は、少なくとも部分的に斜角がつけられた縁（bevelled border）（４８）に囲まれる。
  6. 先行する請求項のいずれかの半導体モジョールにおいて、中間層（５６）は、前記メタリック層（２６）と前記基板（２４）との間に配置される。
  7. 半導体モジョール（１０）を製造する方法であって、コンタクト要素（１６）とメタリック層（２６）とのコンタクトをもとらすステップを具備すること、前記コンタクト要素（１６）は、少なくとも部分的に“Ｌ”字状であること、そして、前記ディープンニング（４０）に前記コンタクト要素（１６）を固定するための第１のアーム（３４）および前記コンタクト要素（１６）を相互に接続するための第２のアーム（３６）を具備すること、ここにおいて、前記メタリック層（２６）は、前記コンタクト要素（１６）を配置するためのディープンニング（４０）を具備し、ここにおいて、前記ディープンニング（４０）は、前記コンタクト要素（１６）の横寸法よりも約≦０．５ｍｍ大きい横寸法を有し、前記方法は、さらに、
    − 前記ディープンニングにて前記メタリック層（２６）上に前記コンタクト要素（１６）を押すこと、
    − 前記メタリック層（２６）上に前記コンタクト要素（１６）を溶接するために、前記コンタクト要素（１６）と前記メタリック層（２６）との界面に超音波エネルギーを印加することのステップを具備する。
JP2013533161A 2010-10-13 2011-10-07 半導体モジュールおよび半導体モジュールを製造する方法 Pending JP2013539919A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10187399.0 2010-10-13
EP10187399 2010-10-13
PCT/EP2011/067558 WO2012049087A2 (en) 2010-10-13 2011-10-07 Semiconductor module and method of manufacturing a semiconductor module

Publications (1)

Publication Number Publication Date
JP2013539919A true JP2013539919A (ja) 2013-10-28

Family

ID=43568265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013533161A Pending JP2013539919A (ja) 2010-10-13 2011-10-07 半導体モジュールおよび半導体モジュールを製造する方法

Country Status (6)

Country Link
US (1) US20130221504A1 (ja)
EP (1) EP2628173A2 (ja)
JP (1) JP2013539919A (ja)
KR (1) KR20130051498A (ja)
CN (1) CN103155131A (ja)
WO (1) WO2012049087A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190930A (ja) * 2017-05-11 2018-11-29 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738138A (zh) * 2012-06-05 2012-10-17 嘉兴斯达微电子有限公司 一种针对电动汽车应用的igbt功率模块
JP5755601B2 (ja) * 2012-06-07 2015-07-29 株式会社日立製作所 パワーモジュールおよびその製造方法
JP6406983B2 (ja) 2014-11-12 2018-10-17 三菱電機株式会社 半導体装置およびその製造方法
US10566316B2 (en) * 2017-01-17 2020-02-18 Mitsubishi Electric Corporation Semiconductor device and power conversion apparatus
EP4269019A3 (en) 2017-04-04 2024-02-21 Kulicke and Soffa Industries, Inc. Ultrasonic welding system and method of operating an ultrasonic welding system
JP6937729B2 (ja) * 2018-09-06 2021-09-22 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
US20200239299A1 (en) * 2019-01-29 2020-07-30 Butterfly Network, Inc. Packaging structures and packaging methods for ultrasound-on-chip devices
EP4068348B1 (en) * 2021-03-31 2023-11-29 Hitachi Energy Ltd Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308123A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002261116A (ja) * 2000-12-25 2002-09-13 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
JP2006134990A (ja) * 2004-11-04 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置
JP2006278913A (ja) * 2005-03-30 2006-10-12 Toyota Motor Corp 回路装置とその製造方法
JP2010040615A (ja) * 2008-08-01 2010-02-18 Hitachi Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576900A (en) * 1981-10-09 1986-03-18 Amdahl Corporation Integrated circuit multilevel interconnect system and method
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
US5905308A (en) * 1996-11-25 1999-05-18 Texas Instruments Incorporated Bond pad for integrated circuit
US5891756A (en) * 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
US6110816A (en) * 1999-03-05 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improving bondability for deep-submicron integrated circuit package
US7071089B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6908787B2 (en) * 2003-07-01 2005-06-21 Stmicroelectronics, Inc. System and method for increasing the strength of a bond made by a small diameter wire in ball bonding
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
DE102005019574B4 (de) * 2005-04-27 2009-07-30 Infineon Technologies Ag Kontaktierungsanordnung für ein Halbleiterbauelement
DE102005043914B4 (de) * 2005-09-14 2009-08-13 Infineon Technologies Ag Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung
DE102005045100A1 (de) 2005-09-21 2007-03-29 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleitermoduls
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308123A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002261116A (ja) * 2000-12-25 2002-09-13 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
JP2006134990A (ja) * 2004-11-04 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置
JP2006278913A (ja) * 2005-03-30 2006-10-12 Toyota Motor Corp 回路装置とその製造方法
JP2010040615A (ja) * 2008-08-01 2010-02-18 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190930A (ja) * 2017-05-11 2018-11-29 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7026451B2 (ja) 2017-05-11 2022-02-28 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置

Also Published As

Publication number Publication date
KR20130051498A (ko) 2013-05-20
EP2628173A2 (en) 2013-08-21
CN103155131A (zh) 2013-06-12
WO2012049087A3 (en) 2012-06-21
WO2012049087A2 (en) 2012-04-19
US20130221504A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
EP3544053B1 (en) Discrete power transistor package having solderless dbc to leadframe attach
US7800208B2 (en) Device with a plurality of semiconductor chips
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
TWI447876B (zh) 利用引導框及晶片之半導體晶粒封裝及其製造方法
US7955954B2 (en) Method of making semiconductor devices employing first and second carriers
US8466548B2 (en) Semiconductor device including excess solder
US8410590B2 (en) Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
JP6686691B2 (ja) 電子装置
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
US8314489B2 (en) Semiconductor module and method for production thereof
CN111244041B (zh) 包括两种不同导电材料的芯片接触元件的封装
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
CN104485321A (zh) 半导体管芯封装件及其制造方法
JP6705394B2 (ja) 半導体モジュールおよびインバータ装置
US20090243079A1 (en) Semiconductor device package
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
TW201643974A (zh) 具有用於安裝半導體晶粒減少夾子移動之導體夾子的導線架
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP3685659B2 (ja) 半導体装置の製造方法
JP2015023226A (ja) ワイドギャップ半導体装置
JP2004146577A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111