JP7172338B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7172338B2
JP7172338B2 JP2018174959A JP2018174959A JP7172338B2 JP 7172338 B2 JP7172338 B2 JP 7172338B2 JP 2018174959 A JP2018174959 A JP 2018174959A JP 2018174959 A JP2018174959 A JP 2018174959A JP 7172338 B2 JP7172338 B2 JP 7172338B2
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor device
opening
side wall
support portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018174959A
Other languages
English (en)
Other versions
JP2020047763A (ja
Inventor
裕司 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018174959A priority Critical patent/JP7172338B2/ja
Priority to US16/522,038 priority patent/US11430707B2/en
Priority to CN201910706980.XA priority patent/CN110931445A/zh
Publication of JP2020047763A publication Critical patent/JP2020047763A/ja
Application granted granted Critical
Publication of JP7172338B2 publication Critical patent/JP7172338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
従来、半導体素子とともに、最適な保護・駆動機能を含む周辺回路を搭載した半導体装置であるインテリジェントパワーモジュール（ＩＰＭ：Intelligent Power Module）が提案されている（特許文献１～３）。このような半導体装置は、外部端子を用いてインサート成形により形成された端子ケースに半導体素子及び制御回路等を搭載し、これらを樹脂材料からなる封止部で封止した構造とされている。
一般的な射出成型用の樹脂材料（例えばＰＰＳ（ポリフェニレンサルファイド：Poly Phenylene Sulfide）樹脂）は、金属端子に対して直接化学的な結合による接着をすることができない。このため、図１１に示す従来の端子ケース１１１を用いた半導体装置１０１では、金属端子１１３の表面に凹凸を設け、凹凸面における樹脂材料のアンカー効果により樹脂材料で構成された封止部１４０と金属端子１１３との密着性を確保している。しかしながら、このようなアンカー効果による封止部１４０と金属端子１１３との密着性は端子ケース１１０としては十分でなく、ヒートサイクル時に、封止部１４０と金属端子１１３との界面が剥離し空隙を生じさせる可能性がある。この場合、金属端子１１３へのワイヤボンディング時にワイヤボンダの超音波で金属端子１１３に位置ずれが生じ、ワイヤボンディング性が低下する。同様に、封止部１４０と金属端子１１３との密着性も低下し、封止部１４０と金属端子１１３とが剥離する可能性がある。
このような封止部１４０と金属端子１１３との界面の剥離を防止するために、図１１に示すような外部端子固定用のダボ１１５ａ，１１５ｂ等の部材を設ける構成も提案されている。しかしながら、ダボ１１５ａ，１１５ｂ等の部材は封止部１４０を構成する樹脂材料との接着を妨げる障害物となり、封止部４０と外部端子１３との剥離が生じやすくなる場合がある。
また、このような半導体装置を製造する際に、樹脂シート（接着シート）を用いる半導体装置の製造方法が提案されている（特許文献４～５）。従来の半導体装置の製造方法では、トランスファーモールド成形時に、溶融した注型樹脂が流入しにくいために生じる絶縁耐圧の低下の防止や、金属製の外部端子及び基板（回路基板やヒートシンク）との接着性向上及び絶縁等のために樹脂シートを用いている。
しかしながら、単に樹脂シートを用いただけでは、樹脂製の端子ケースと外部端子との接着性は十分ではなく、半導体装置の製造時に外部端子の位置ずれが生じるおそれがある。
特開２０１４－１５７９２５号公報 国際公開第２０１５／１６６６９６号 国際公開第２０１２／１３７６８５号 特開２０１８－２９１４９号公報 特開２００６－２８６６７９号公報 特開２０１１－１７６０２４号公報
本発明は、上述した課題に鑑み、煩雑な製造工程を経ずに金属端子を端子ケース内で固定可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体装置のある態様は、（ａ）半導体素子が搭載された絶縁回路基板と、（ｂ）外部端子と、（ｃ）支持部を有する台座と、（ｄ）接着シートと、（ｅ）半導体素子を覆う封止部と、を備え、（ｆ）支持部は、第一面、第一面と反対側の第二面、及び、第一面及び第二面において開口し、絶縁回路基板が配置される第一の開口を有し、（ｇ）接着シートは、支持部の第二面上に配置され、平面視において内部に半導体素子が配置される第二の開口を有し、かつ平面視において第一の開口内に張り出して絶縁回路基板に接着しており、（ｈ）外部端子は、接着シート上に接着され、ボンディングワイヤが接続される接続面を有することを要旨とする。
また本発明に係る半導体装置の製造方法のある態様は、（ｉ）半導体素子が搭載された絶縁回路基板、前記絶縁回路基板を配置可能な第一の開口を有する支持部を含む台座、第二の開口を有する接着シート、及びボンディングワイヤが接続される接続面を有する外部端子を準備する工程と、（ｊ）前記第二の開口が前記第一の開口と重なり、かつ平面視において前記接着シートの一部が前記第一の開口の内側に位置するように、前記支持部及び前記接着シートを配置する工程と、（ｋ）前記接着シート上に、前記外部端子を配置して積層体を形成する工程と、（ｌ）前記積層体を、前記接着シート１２の表面が下面を向くように上下反転させ、第一の金属ブロック上に上下反転させた前記積層体を配置することで、前記第一の金属ブロックと前記接着シートの表面とを当接させる工程と、（ｍ）前記絶縁回路基板を、前記半導体素子搭載面が下側となるようにして前記第一の開口に挿入する工程と、（ｎ）第二の金属ブロックを前記絶縁回路基板の上面に配置して前記絶縁回路基板と前記第二の金属ブロックとを当接させる工程と、（ｏ）前記第一の金属ブロック及び前記第二の金属ブロックにより、前記積層体及び前記絶縁回路基板に対して熱プレスを行って前記接着シートを硬化させ、前記絶縁回路基板が接着された端子ケースを形成する工程と、（ｐ）前記接着シート及び前記外部端子を樹脂材料により封止して封止部を形成する工程と、を含むことを要旨とする。
本発明に係る半導体装置及び半導体装置の製造方法によれば、煩雑な製造工程を経ずに金属端子を端子ケース内で固定可能な半導体装置を得ることができる。
本発明の実施の形態に係る半導体装置の構成の概略を模式的に説明する断面図である。 本発明の実施の形態に係る半導体装置の構成の概略を模式的に説明する平面図である。 図３（Ａ）、図３（Ｂ）及び図３（Ｃ）は、本発明の実施の形態に係る半導体装置に用いられる接着シートの構成の概略を模式的に説明する平面図及び断面図である。 図４（Ａ）及び図４（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法の概略を模式的にそれぞれ説明する断面図及び平面図である。 図５（Ａ）及び図５（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法の概略を模式的にそれぞれ説明する断面図及び平面図である。 図６（Ａ）及び図６（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法の概略を模式的にそれぞれ説明する断面図及び平面図である。 図７（Ａ）及び図７（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法の概略を模式的にそれぞれ説明する断面図及び平面図である。 図８（Ａ）及び図８（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法の概略を模式的にそれぞれ説明する断面図及び平面図である。 図９（Ａ）及び図９（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法の概略を模式的にそれぞれ説明する断面図及び平面図である。 図１０（Ａ）及び図１０（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法の概略を模式的にそれぞれ説明する断面図及び平面図である。 従来の半導体装置の構成の概略を模式的に説明する断面図である。
以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転
すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。また、半導体装置の長手方向、短手方向および高さ方向をそれぞれ、便宜的にｘ軸方向、ｙ軸方向およびｚ軸方向と定義する。また、場合によっては、ｘ軸方向を左右方向、ｙ軸方向を前後方向、ｚ軸方向を上下方向と称することがある。ｘ軸、ｙ軸およびｚ軸は互いに直交する右手系をなす方向にとられる。半導体装置の状態によっては、ｘｙｚ方向のそれぞれとの対応関係が変わることがある。また本明細書において、平面視は、半導体装置をＺ軸の正方向あるいは負方向から視た場合を意味する。
１．半導体装置
図１及び図２に示すように、本発明の実施の形態に係る半導体装置１は、外部端子１３を有する端子ケース１０と、端子ケース１０の開口１１ｄ内に配置され、絶縁基板２１上に半導体素子が搭載された回路ブロック２０と、外部端子１３上に配置された制御回路チップ３０と、半導体素子を覆って保護する封止部４０とを備えている。半導体装置１は、例えば、インバータ装置等に適用するインテリジェントパワーモジュールに適用する、パワー半導体素子を含むパワー回路を有するパワー半導体装置である。図１は、図２に示す半導体装置１のＡ－Ａ断面を示す断面図である。
＜端子ケース＞
端子ケース１０は、台座１１、台座１１上に配置された接着シート１２、接着シート１２上に配置された外部端子１３及び台座１１の一部に固定される固定板１４（１４ａ，１４ｂ）を備えている。端子ケース１０の側面は、半導体装置１の側面をなす。また、端子ケース１０の底面は、半導体装置１の底面の一部をなす。
（端子ケース用台座）
端子ケース用の台座１１は、接着シート１２等を支持する支持部１１ａと、側壁部１１ｂ，１１ｃとを備えている。側壁部１１ｂ，１１ｃには、側壁部１１ｂ，１１ｃの上面から所定の深さの凹部、又は側壁部１１ｂ，１１ｃの上面から支持部１１ａの裏面まで貫通する貫通孔であるネジ締め固定穴１１ｈが設けられていてもよい。ネジ締め固定穴１１ｈには、半導体装置１をプリント基板や冷却器等の外部装置（図示せず）にネジ止めして固定するためのネジが差し込まれる。
支持部１１ａは、開口１１ｄを備えた、例えば外形が実質的に矩形状の支持基材である。支持部１１ａは、第一面１１ｉ、第一面１１ｉと反対側の第二面１１ｊを有しており、第二面１１ｊは固定板１４ａ，１４ｂ配置面となる。開口１１ｄは、第一面１１ｉ及び第二面１１ｊにおいて開口している。開口１１ｄは、半導体チップ２３を搭載した回路ブロック２０の外形に対応する形状であり、回路ブロック２０の絶縁基板２１を開口１１ｄ内に固定している。開口１１ｄの形状は平面視において実質的に矩形状であってよい。
支持部１１ａは、ケースとしての強度を備えていればよく、例えば樹脂材料により形成されている。支持部１１ａは、射出成形により形成可能な熱硬化型樹脂や、ＵＶ成形により形成可能な紫外線硬化型樹脂等の樹脂材料が用いられ、例えばポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂及びアクリル樹脂等から選択される１又は複数の樹脂材料により形成されている。中でも、特に好ましい材料はポリフェニレンサルファイド（ＰＰＳ）樹脂である。
側壁部１１ｂ，１１ｃは、支持部１１ａの対向する二辺（例えば、長手方向の両端部）からそれぞれ立ち上がるように設けられており、半導体装置１の側面の一部をなす。側壁部１１ｂ，１１ｃは、本実施形態の半導体装置１における第一の側壁部及び第二の側壁部である。側壁部１１ｂ，１１ｃは、支持部１１ａの対向する二辺からｚ軸正方向へ垂直に立設されている。側壁部１１ｂ，１１ｃは、例えば射出成形等により支持部１１ａと一体に形成されている。すなわち、側壁部１１ｂ，１１ｃは、支持部１１ａと同様の樹脂材料等により形成されている。これにより、支持部１１ａと側壁部１１ｂ，１１ｃとの接合強度が高く、強度の高い端子ケース１０を得ることができる。
側壁部１１ｂ，１１ｃには、固定板１４（１４ａ，１４ｂ）を係合するための係合溝１１ｅが形成されている。例えば、側壁部１１ｂ，１１ｃには、２枚の固定板１４ａ，１４ｂを係合可能なように、固定板１４ａ，１４ｂの両端がそれぞれ係合される４つの係合溝１１ｅが形成されている。係合溝１１ｅは、側壁部１１ｂ、１１ｃそれぞれの内壁面１１ｆ，１１ｇに設けられている。内壁面１１ｇとは、側壁部１１ｂの側壁部１１ｃ側の面をいい、内壁面１１ｇとは、側壁部１１ｃの側壁部１１ｂ側の面をいう。係合溝１１ｅは、側壁部１１ｂの内壁面１１ｇと側壁部１１ｃの内壁面１１ｇの対向する位置に設けられることで、１枚の固定板１５（１５ａ又は１５ｂ）の両端が係合溝１１ｅに係合され、固定される。
係合溝１１ｅは、後述する固定板１４ａ，１４ｂの端部に設けられた係合爪１４ｃに対応する形状を有している。例えば、係合溝１１ｅは、固定板１４ａ，１４ｂの係合爪１４ｃの凸形状と対応する凹形状であり、固定板１４ａ，１４ｂの係合爪１４ｃが隙間なく係合される。これにより、固定板１４ａ，１４ｂは側壁部１１ｂ，１１ｃに安定して固定される。側壁部１１ｂ，１１ｃに固定板１４ａ，１４ｂが係合されることにより、支持部１１ａ上に枠体が形成される。この枠体は、半導体装置１の側面の一部となっている。また、この枠体は、後に封止部４０を形成する際に用いる溶融された注型樹脂が流出することを防止する。
なお、側壁部１１ｂ，１１ｃは、支持部１１ａから外側に広がる又は狭まるように支持部１１ａ上に立設されていてもよい。また、側壁部１１ｂ，１１ｃは、溶融された注型樹脂の流出を防止可能であり、かつ半導体装置１を構成するケースとして十分な強度であれば、支持部１１ａとは別の部材として形成され、支持部１１ａに対して固定されていてもよい。この場合、側壁部１１ｂ，１１ｃは、射出成形により形成可能な熱硬化型性樹脂や、ＵＶ成形により形成可能な紫外線硬化型樹脂等の樹脂材料により形成される。側壁部１１ｂ，１１ｃは、支持部１１ａと同様の材料により形成されていても良く、異なる材料で形成されていてもよい。
（固定板）
固定板１４ａ，１４ｂは、実質的に矩形状の板部材である。固定板１４ａ，１４ｂは、本実施形態の半導体装置１における第一の固定板及び第二の固定板である。固定板１４ａ，１４ｂの長手方向両端部は、側壁部１１ｂ，１１ｃに対して固定される。固定板１４ａ，１４ｂの内側面は、封止部４０と密着しており、固定板１４ａ，１４ｂの上面は、半導体装置１の上面の一部をなす。また、固定板１４ａ，１４ｂの外側面は、図１に示す半導体装置１の左右側面の一部をなす。
固定板１４ａ，１４ｂの長手方向両端部には、側壁部１１ｂ，１１ｃの係合溝１１ｅに対応した形状の係合爪１４ｃが設けられている。係合爪１４ｃは、溶融した注型樹脂の流出を防止でき、かつ半導体装置１を構成するケースとして十分な強度で側壁部１１ｂ，１１ｃと係合可能な大きさ、形状であればどのような形状でもよい。
固定板１４ａ，１４ｂは、支持部１１ａ上に配置された接着シート１２及び接着シート１２の表面に配置された外部端子１３との間に間隙を生じさせることなく側壁部１１ｂ，１１ｃに固定される。これにより、封止部４０形成時に、溶融した注型樹脂の流出を防止するためである。
また、固定板１４ａ，１４ｂは、接着シート１２及び外部端子１３を支持部１１ａに押し付けるようにして側壁部１１ｂ，１１ｃに固定されていてもよい。これにより、支持部１１ａ、接着シート１２及び外部端子１３の密着性が向上し、外部端子１３の固定効果が向上する。
固定板１４ａ，１４ｂは、溶融した注型樹脂の流出を防止できる程度の強度を備えていればよく、例えば樹脂材料により形成されている。固定板１４ａ，１４ｂは、例えば射出成形により形成可能な熱硬化型樹脂や、ＵＶ成形により形成可能な紫外線硬化型樹脂等の樹脂材料が用いられ、例えばポリフェニレンサルファイド（ＰＰＳ）樹脂等により形成されている。
なお、固定板１４ａ，１４ｂは、係合爪１４ｃを有しておらず、固定板１４ａ，１４ｂの側壁部１１ｂ，１１ｃと対向する両端部が係合爪１４ｃの役割を果たしていてもよい。この場合、側壁部１１ｂ，１１ｃの係合溝１１ｅは、固定板１４ａ，１４ｂの端部の形状に対応する形状とされている。
（接着シート）
図３（Ａ）～図３（Ｃ）は、接着シート１２の構成を示す平面図及び側面図である。図３（Ａ）は、接着シート１２の構成を示す平面図であり、後述する接着シート１２の第四面１２ｇの構成を示している。図３（Ｂ）は、接着シート１２のパワー回路用の外部端子１３が導出する一方の長辺側の側面を示す側面図である。図３（Ｃ）は、接着シート１２の制御信号用の外部端子１３が導出する他方の長辺側の側面を示す側面図である。
図３（Ａ）に示すように、接着シート１２は、開口１２ｂを備えた例えば矩形状のシート材である。開口１２ｂは、半導体装置１における第二の開口である。図１並びに図３（Ｂ）及び図３（Ｃ）に示すように、接着シート１２は、支持部１１ａの第二面１１ｊ上に配置されている。接着シート１２は、支持部１１ａの第二面１１ｊと対向する第三面１２ｆ、及び第三面１２ｆの反対側の第四面１２ｇを有している。接着シート１２には、支持部１１ａの開口１１ｄ内に配置された回路ブロック２０の一部（後述する絶縁基板２１と導体層２２とにより形成された絶縁回路基板の一部）が接着されている。接着シート１２は、開口１２ｂが支持部１１ａの開口１１ｄと重なるように支持部１１ａの第二面１１ｊ上に配置されている。すなわち、接着シート１２は、平面視において支持部１１ａの開口１１ｄ内に張り出して絶縁回路基板に接着している。
開口１２ｂの形状はこだわらないが、支持部１１ａの開口１１ｄ（回路ブロック２０の外形）よりも一回り小さい形状であり、開口１２ｂの全てが支持部１１ａの開口１１ｄと重なる形状であることが好ましい。すなわち、接着シート１２は、平面視において前記第一の開口の周縁の全周から前記第一の開口内に張り出しており、開口１２ｂの周縁の全周が、開口１１ｄの内側に位置することが好ましい。また、開口１２ｂの中心と、開口１１ｄの中心とが互いに重なっていることがより好ましい。これにより、接着シート１２は、平面視において支持部１１ａの開口１１ｄの周縁の全周から開口１１ｄ内に張り出し、回路ブロック２０の外縁部全てが接着シート１２と密着するため、接着シート１２と回路ブロック２０とを強固に固定することができる。開口１２ｂの形状は平面視において実質的に矩形状であってよい。
接着シート１２は、例えば、支持部１１ａを構成する材料及び外部端子１３を構成する金属材料の双方との接着性に優れた樹脂材料で構成されている。例えば、支持部１１ａは樹脂材料で構成されることが好ましく、外部端子１３は金属材料で構成されることが一般的である。この場合、接着シート１２は、支持部１１ａ及び外部端子１３の双方との接着性に優れたトランスファー形成用の樹脂材料を用いて形成されることが好ましい。トランスファー形成用の樹脂材料としては、一般的に知られた材料を用いることができるが、ガラス転移温度が１２５℃以上２００℃未満、熱膨張係数が１４ｐｐｍ／℃以上２６ｐｐｍ／℃以下、ゲル化時間（ＧＴ）が１７５℃で６０秒以内であることが好ましい。このような樹脂材料を用いることにより、後述する熱プレス時に外部端子１３及び回路ブロック２０を好適に接着シート１２に接着することができる。例えば、トランスファー形成用の樹脂材料としては、エポキシ樹脂が用いられることが好ましい。エポキシ樹脂は、各種機材との化学的な結合を有する接着剤として作用し、金属との接着力が１０ＭＰａ超であるため好ましい。
接着シート１２の開口１２ｂ以外の領域であるシート部１２ａには、外部端子１３の形状に対応する凹部１２ｃが設けられていることが好ましい。凹部１２ｃは、接着シート１２の第四面１２ｇ（支持部１１ａと対向する面の反対側の面）に設けられる。凹部１２ｃに外部端子１３が嵌め込まれることにより、外部端子１３のＸ－Ｙ面方向の位置ずれを防止することができる。このため、従来生じていた、ワイヤボンディング時にワイヤボンダが発する超音波によって外部端子の位置ずれが生じるという問題を解決し、ワイヤボンディング性を向上させることができる。
凹部１２ｃを有する接着シート１２は、外部端子１３厚さよりも２００μｍ程度厚く形成されることが好ましい。すなわち、凹部１２ｃを有する接着シート１２は、外部端子１３の厚さが１．０ｍｍの場合、凹部１２ｃが形成されたシート部１２ａの厚さが２００μｍ、凹部１２ｃが形成されていないシート部１２ａの厚さが１．２ｍｍとなるように形成されることが好ましい。
また、接着シート１２の側壁部１１ｂ，１１ｃと当接する端部には、ネジ締め固定穴１１ｈに対応する切欠き部１２ｄや、係合溝１１ｅに対応する突出部１２ｅが形成されている。これにより、接着シート１２が台座１１上に隙間なく配置され、台座１１上での位置ずれを防止することができる。
また、凹部１２ｃ上に外部端子１３が配置された状態で加熱を行う等の方法により、接着シート１２と外部端子１３との密着性が向上する。これにより、接着シート１２が外部端子１３から剥離して、接着シート１２と外部端子１３との界面に空隙が生じることを抑制することができる。これにより、外部端子１３のＸ－Ｙ面方向の位置ずれをより防止することができる。また、半導体装置１の絶縁破壊寿命を向上させることができ、空隙からの水分浸入による外部端子１３の腐食を防止して半導体チップ２３の電気特性を長期的に良好に維持することができる。
特に、凹部１２ｃに外部端子１３が嵌め込まれた状態で加熱等を行うと、外部端子１３の一面及び側面が接着シート１２と密着することから、接着シート１２と外部端子１３との密着性がより向上する。このため、絶縁破壊寿命がより向上し、半導体チップ２３の電気特性をより長期的に維持することができる。
また、凹部１２ｃに外部端子１３が嵌め込まれることにより、接着シート１２の表面と外部端子１３の表面とが平坦となる。このため、接着シート１２及び外部端子１３と、固定板１４ａ，１４ｂとの間に空隙ができにくくなり、溶融した注型樹脂の流出がより抑制される。
本実施の形態に係る接着シート１２は、外部端子１３を端子固定用ダボ等の部材を用いることなく固定することができる。したがって、外部端子１３の固定のために、封止樹脂との接着を妨げる障害物となりうる突起物が不要となる。このため、封止部４０と外部端子１３との剥離を防止し、半導体装置１の信頼性を向上させることができる。
（外部端子）
外部端子１３は、ボンディングワイヤ（以下ワイヤという）が接続される接続面を有し、金属等の導電材料で形成されている。外部端子１３に用いられる金属としては、銅（Ｃｕ）、アルミニウム（Ａｌ）が挙げられる。また、これら金属にニッケル（Ｎｉ）等の金属めっきを施して外部端子１３としてもよい。
外部端子１３は、接着シート１２上に接着シートと密着して配置され、半導体装置１の内部から外部に導出されている。外部端子１３は、例えば、矩形状の接着シート１２の対向する長辺の双方から外部に導出される。この場合、例えば、接着シート１２の一方の長辺からは、ＩＣ等の制御回路やブートストラップダイオード（ＢＳＤ）等のダイオード等と電気的に接続された制御信号用の外部端子１３が導出される。また、接着シート１２の他方の長辺からは、ＩＧＢＴ等のパワー半導体素子を含む半導体チップ２３と接続されたパワー回路用の外部端子１３が導出される。
＜回路ブロック＞
回路ブロック２０は、絶縁基板２１と、絶縁基板２１上に形成された導体層２２と、半導体素子を有する半導体チップ２３とを備えている。絶縁基板２１と導体層２２とにより、絶縁回路基板が形成される。絶縁回路基板は、半導体チップ２３が搭載された搭載面を有している。回路ブロック２０は、半導体チップ２３の搭載面が接着シート１２側となるようにして支持部１１ａの開口１１ｄ内に配置される。開口１１ｄは、半導体装置１における第一の開口である。これにより、絶縁回路基板は、半導体チップ２３の搭載面の外縁部において接着シート１２と密着する。また、回路ブロック２０の側面は支持部１１ａと接し、回路ブロック２０の底面は支持部１１ａの底面から露出して半導体装置１の底面の一部をなす。回路ブロック２０上面の半導体チップ２３は、接着シート１２の開口１２ｂ内に配置され、封止部４０と密着している。
回路ブロック２０の底面は、支持部１１ａの底面と平坦となるように支持部１１ａの開口内に配置されている。これにより、半導体装置１製造時に熱プレスを行う際に、回路ブロック２０と接着シート１２とが密着した状態で加熱され、回路ブロック２０と接着シート１２との密着性が向上する。
なお、回路ブロック２０の底面は、支持部１１ａの底面からやや突出していてもよい。この場合、熱プレス時に回路ブロック２０の底面がプレス板で加圧された状態で加熱されるため、回路ブロック２０と接着シート１２との密着性がより向上する。
また、回路ブロック２０の底面は、支持部１１ａの底面から凹んでいてもよい。この場合、プレス板の一部を突出させ、回路ブロック２０の底面とプレス板とが密着した状態で加熱されるようにしてもよい。
さらに、回路ブロック２０の半導体チップ２３搭載面が、支持部１１ａの第二面１１ｊよりも第一面１１ｉ側（開口１１ｄ内部）に位置していてもよい。この場合、接着シート１２の一部分が開口１１ｄの側壁に沿って開口１１ｄ内まで張り出しており、開口１１ｄ内において接着シート１２と回路ブロック２０の半導体チップ２３搭載面とを密着させる。
（絶縁基板）
絶縁基板２１は、例えば、アルミニウム（Ａｌ）絶縁基板や直接銅接合（ＤＣＢ：Direct Copper Bonding）法で作製されたＤＣＢ基板等である。本実施の形態に係る半導体装置１では、アルミニウム絶縁基板が例示的に用いられる。
（導体層）
導体層２２は、絶縁基板２１の表面にあらかじめ形成された導電性の配線パターンであり、例えばアルミニウム（Ａｌ）等で形成される。
（半導体チップ）
半導体チップ２３は、例えば、半導体チップ２３ａと、半導体チップ２３ａとは別体の半導体チップ２３ｂとを備えている。半導体チップ２３ａは、例えばＦＷＤ（Free Wheeling Diode）等のダイオードである。また、半導体チップ２３ｂは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）等のパワー半導体素子である。図１に示すように、半導体チップ２３ａは、ワイヤ５０ａにより外部端子１３と電気的に接続されている。半導体チップ２３ａ及び半導体チップ２３ｂは、ワイヤ５０ｂにより外部端子１３と電気的に接続されている。半導体チップ２３ｂは、ワイヤ５０ｃにより制御回路チップ３０と電気的に接続されている。なお、図２において参照符号は省略する。
また、半導体チップ２３は、パワー半導体素子とともにＦＷＤ（Free Wheeling Diode）等の素子を有していてもよい。半導体チップ２３は、ＩＧＢＴとＦＷＤがひとつのチップに形成された逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）であってもよい。半導体チップ２３において、パワー半導体素子はシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）や窒化ガリウム（ＧａＡｓ）等の半導体基板に形成されてよい。以下、半導体チップ２３ａ及び半導体チップ２３ｂを区別しない場合には、半導体チップ２３と称する。
半導体チップ２３は、導体層２２上に搭載される。半導体チップ２３は、導体層２２によって電気的に接続されることにより、インバータ回路等の一部となる。また、半導体チップ２３は、ボンディングワイヤにより、パワー回路用の外部端子１３及び制御回路チップ３０と接続される。半導体チップ２３は、封止部４０に覆われることにより、周囲と電気的に絶縁されている。
＜制御回路チップ＞
制御回路チップ３０は、半導体チップ２３内の半導体素子により構成される主回路を制御するためのＩＣ等の制御回路を含んでいる。制御回路チップ３０は、外部端子１３上に設けられている。制御回路チップ３０は、半導体装置１の用途に応じて必要な制御機能、保護機能等を有していれば、どのような構成であってもよい。制御回路チップ３０は、ボンディングワイヤにより、半導体チップ２３及び制御信号用の外部端子１３と接続される。制御回路チップ３０は、封止部４０に覆われることにより、周囲と電気的に絶縁されている。
＜封止部＞
封止部４０は、端子ケース１０内の外部端子１３、回路ブロック２０、半導体チップ２３及び制御回路チップ３０等を保護する層である。封止部４０の表面は、半導体装置１の上面の一部をなす。封止部４０は、例えばエポキシ樹脂、シリコーン樹脂及びウレタン樹脂等の樹脂材料で構成されている。封止部４０は、溶融された注型樹脂（エポキシ樹脂、シリコーン樹脂及びウレタン樹脂等）を側壁部１１ｂ，１１ｃ及び固定板１４ａ，１４ｂで構成された枠体内に注入し、加熱又は紫外線照射等により固化することで形成される。
なお、図１（Ｂ）では、本実施の形態の端子ケース１０の構成の理解を容易にするために、封止部４０を除いた半導体装置１の平面視における構成を示している。
２．半導体装置の製造方法
図１及び図２に示す半導体装置１の製造方法の一例を、図３（Ａ）～図３（Ｃ）に示す接着シート１２の平面図及び断面図及び図４から図１０の製造工程図を用いて説明する。以下、端部に係合爪１４ｃが設けられた固定板１４ａ，１４ｂ、係合爪１４ｃを係合可能な係合溝１１ｅが設けられた側壁部１１ｂ，１１ｃ、外部端子１３の形状に対応した凹部１２ｃが設けられた接着シート１２を用いて半導体装置１を製造する方法について説明する。
なお、図４（Ａ）、図５（Ａ）、図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ）、図１０（Ａ）は、半導体装置１の製造時における半導体装置１の平面図である。また、図４（Ｂ）、図５（Ｂ）、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）、図１０（Ｂ）は、それぞれ図４（Ａ）に示すＢ－Ｂ断面図、図５（Ａ）に示すＣ－Ｃ断面図、図６（Ａ）に示すＤ－Ｄ断面図、図７（Ａ）に示すＥ－Ｅ断面図、図８（Ａ）に示すＦ－Ｆ断面図、図９（Ａ）に示すＧ－Ｇ断面図、図１０（Ａ）に示すＨ－Ｈ断面図を示している。
まず、図３（Ａ）～図３（Ｃ）に示す接着シート１２を作製する。接着シート１２は、開口１２ｂと、側壁部１１ｂ，１１ｃの形状に合わせて切欠き部１２ｄ及び突出部１２ｅとを有するように、粉体樹脂を金型で打錠して形成する。接着シート１２に外部端子１３の形状に対応する凹部１２ｃを設ける場合には、外部端子１３の形状に対応する凸部を有する金型で粉体樹脂を打錠して接着シート１２を形成する。このとき、凹部１２ｃ深さを外部端子１３厚さと同程度、凹部１２ｃが形成されたシート部１２ａの厚さを２００μｍとして金型で打錠する。これにより、凹部１２ｃが形成されていないシート部１２ａの厚さは、外部端子１３厚さよりも２００μｍ厚くなる。
図４に示すように、絶縁回路基板を配置可能な開口１１ｄを有する支持部１１ａを含む台座１１を準備する。また、半導体チップ２３が搭載された絶縁回路基板及びボンディングワイヤが接続される接続面を有する外部端子１３を別に準備する。
図５に示すように、台座１１の支持部１１ａ上に、凹部１２ｃが設けられた接着シート１２を凹部１２ｃが上面となるようにして配置する。このとき、接着シート１２の開口１２ｂが支持部１１ａの開口１１ｄと重なり、かつ平面視において接着シート１２の一部が開口１１ｄの内側に位置するように、支持部１１ａ及び接着シート１２を配置する。また、台座１１の側壁部１１ｂ，１１ｃのネジ締め固定穴１１ｈ及び係合溝１１ｅに、接着シート１２の切欠き部１２ｄ及び突出部１２ｅが沿うようにして配置する。
図６に示すように、接着シート１２の凹部１２ｃに嵌め込むように外部端子１３を配置して、台座１１、接着シート１２及び外部端子１３の積層体を形成する。外部端子１３は、接着シート１２の一方の長辺から制御信号用の外部端子１３が導出し、接着シート１２の他方の長辺からパワー回路用の外部端子１３が導出するように各外部端子１３を配置する。なお、制御信号用の外部端子１３には、予め制御回路チップ３０が接続されていてもよい。
図７に示すように、固定板１４ａ，１４ｂを、側壁部１１ｂ，１１ｃに固定する。このとき、固定板１４ａ，１４ｂの長手方向両端に設けられた係合爪１４ｃを、側壁部１１ｂ，１１ｃの係合溝１１ｅにそれぞれ係合することで固定板１４ａ，１４ｂを固定する。
図８に示すように、固定板１４ａ，１４ｂを側壁部１１ｂ，１１ｃに係合した積層体の上下を、接着シート１２の表面が下面を向くようにして反転させる。この上下反転させた積層体を、１７０℃～１８０℃に加熱した金属ブロックＢ１上に配置することで、金属ブロックＢ１と接着シート１２の表面とを当接させる。金属ブロックＢ１は、側壁部１１ｂ，１１ｃ及び固定板１４ａ，１４ｂで構成された枠体内に収まるサイズの金属ブロックである。金属ブロックＢ１は、本実施の形態における半導体装置の製造方法の第一の金属ブロックである。
図９に示すように、支持部１１ａの上方から、半導体チップ２３が導体層２２にはんだ付けされた回路ブロック２０を、半導体素子搭載面（半導体チップ２３搭載面）が下側となるようにして開口１１ｄに挿入する。半導体素子は、接着シート１２の開口１２ｂ内に配置される。このとき、金属ブロックＢ１により接着シート１２が加熱されているため、接着シート１２の硬化前、すなわちゲル化時間（ＧＴ）内に回路ブロック２０を挿入する。
図１０に示すように、回路ブロック２０及び支持部１１ａの上部に金属ブロックＢ１と同様に１７０～１８０℃に加熱した金属ブロックＢ２を配置し、回路ブロック２０及び支持部１１ａと金属ブロックＢ２とを当接させる。これにより、金属ブロックＢ１及び第二の金属ブロックＢ２により、積層体と回路ブロック２０とを熱プレスを行って、接着シート１２を硬化させる。これにより、接着シート１２と台座１１及び外部端子１３とが接着されて端子ケース１０が形成される。また、接着シート１２と、回路ブロックとが接着される。
ゲル化時間（ＧＴ）内に回路ブロック２０を挿入し、熱プレスを行うことにより、接着シート１２の一部が台座１１の開口１１ｄの側壁と回路ブロック２０の絶縁基板２１の側面との隙間に入り込む。このため、接着シート１２は、絶縁基板２１の導体層２２形成面のみでなく絶縁基板２１の側面とも密着し、台座１１と回路ブロック２０との接着性が向上する。これにより、半導体装置１のヒートサイクル時にも台座１１と回路ブロック２０との剥がれが生じることを抑制することができる。これは、接着シート１２が平面視において支持部１１ａの開口１１ｄ内に張り出していることによって好適に実現される。
金属ブロックＢ２は、本実施の形態における半導体装置の製造方法の第二の金属ブロックである。熱プレスは、金属ブロックＢ１，Ｂ２が１７５℃の場合２分程度で行う。また、加熱温度及び加熱時間は、接着シート１２の材料・厚さ等に応じて適宜調整することが好ましい。これにより、接着シート１２の硬化反応を促進させ、接着シート１２及び外部端子１３を備える端子ケース１０を形成するとともに、端子ケース１０と回路ブロック２０とを固定する。
最後に、金属ブロックＢ１，Ｂ２を除去した後、回路ブロック２０を嵌め込んだ端子ケース１０を図示しない金型内に配置し、溶融したエポキシ樹脂等の注型樹脂を金型内に注入する。このとき、固定板１４ａ，１４ｂが固定された台座１１の枠体に樹脂材料を注入する。金型を加熱して注型樹脂を硬化させることにより、端子ケース１０内面と回路ブロック２０の半導体チップ２３搭載面とを覆う封止部４０を形成する。外部端子１３同士を接続する接続部を切断することにより（ダイバーカット工程）、図１に示す半導体装置１が得られる。
＜本実施の形態による効果＞
（１）本実施の形態における製造方法による半導体装置１は、射出成形により形成した台座１１と外部端子１３との間に接着シート１２を配置し、熱プレスを行うことにより、接着シート１２を介して台座１１と外部端子１３との接着性を向上させることができる。このため、本実施の形態における製造方法により製造された半導体装置１は、接着シート１２と外部端子１３とが強固に接着され、接着シート１２と外部端子１３との界面に空隙が生じることを抑制することができる。
（２）接着シート１２と外部端子１３との界面に空隙が生じることを抑制することにより、外部端子１３の位置ずれを防止することができる。また、接着シート１２と外部端子１３との界面に空隙が生じることを抑制することにより、半導体装置１の絶縁破壊寿命を向上させることができる。
（３）接着シート１２と外部端子１３との界面に空隙が生じることを抑制することにより、空隙からの水分浸入による外部端子の腐食を防止して半導体チップ２３の電気特性を長期的に良好に維持することができる。
（４）接着シート１２を設けることにより、封止樹脂との接着を妨げる障害物となりうる端子固定用ダボ等の部材を用いることなく、外部端子１３が固定された端子ケース１０を得ることができる。このため、封止部４０と外部端子１３との剥離を防止し、半導体装置１の信頼性が向上する。
（５）従来、外部端子を用いてインサート成形により外部端子付きの端子ケースを予め製造する工程と、注型樹脂を用いて封止部を形成する工程の２工程で金型を用いる成形工程が必要であった。しかしながら、本実施の形態における半導体装置の製造方法では、外部端子を用いてインサート成形により外部端子付きの端子ケースを予め製造する工程を省略することができる。すなわち、金型を用いた成形は封止部形成時のみに限られる。このため、信頼性の高い半導体装置１を簡易な工程で製造することができる。
（６）従来の半導体装置の製造方法では、端子ケースに接着剤を塗布して回路ブロックを端子ケースに接着する工程が必要となるが、本実施の形態の半導体装置の製造方法では、接着シートと回路ブロック及び外部端子との接着を一度に行うことができる。
（７）外部端子を事前にカットしておくことにより、ダイバーカット工程を省略することができる。
＜その他の実施の形態＞
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
また本発明に係る半導体装置の構造は、上記したものに限定されず、所望の仕様に応じて適宜変更できる。例えば図１に示した半導体装置の端子ケース用の台座は、支持部と外部端子との間に接着シートが設けられていればよく、支持部及び接着シートの外形は矩形状以外に適宜変更できる。また、台座の構造や外部端子の形状は、半導体装置の機能や構造に応じて定義変更可能である。
また図１～図１０で示した半導体装置の構造を部分的に組み合わせても本発明に係る半導体装置を実現できる。以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１ 半導体装置
１０ 端子ケース
１１ 台座
１１ａ 支持部
１１ｂ，１１ｃ 側壁部
１１ｄ 開口
１１ｅ 係合溝
１１ｆ 内壁面
１１ｇ 内壁面
１１ｈ 固定穴
１１ｉ 第一面
１１ｊ 第二面
１２ 接着シート
１２ａ シート部
１２ｂ 開口
１２ｃ 凹部
１２ｄ 切欠き部
１２ｅ 突出部
１２ｆ 第三面
１２ｇ 第四面
１３ 外部端子
１４，１４ａ，１４ｂ 固定板
１４ｃ 係合爪
１５，１５ａ，１５ｂ 固定板
２０ 回路ブロック
２１ 絶縁基板
２２ 導体層
２３ 半導体チップ
３０ 制御回路チップ
４０ 封止部
５０ａ，５０ｂ，５０ｃ ワイヤ

Claims (16)

  1. 半導体素子が搭載された絶縁回路基板と、
    外部端子と、
    支持部を有する台座と、
    接着シートと、
    前記半導体素子を覆う封止部と、
    を備え、
    前記支持部は、第一面、前記第一面と反対側の第二面、及び、前記第一面及び前記第二面において開口し、前記絶縁回路基板が配置される第一の開口を有し、
    前記接着シートは、前記支持部の前記第二面上に配置され、平面視において内部に前記半導体素子が配置される第二の開口を有し、かつ平面視において前記第一の開口内に張り出して前記絶縁回路基板に接着しており、
    前記外部端子は、前記接着シート上に接着され、ボンディングワイヤが接続される接続面を有する半導体装置。
  2. 前記接着シートは、前記支持部の前記第二面と対向する第三面、及び前記第三面の反対側の第四面を有し、
    前記外部端子は、前記接着シートの前記第四面に接着されている
    請求項１に記載の半導体装置。
  3. 前記接着シートは、前記第四面において、前記外部端子の形状に対応する凹部を有しており、
    前記外部端子は、前記凹部に嵌め込むように配置されている
    請求項２に記載の半導体装置。
  4. 前記接着シートは、エポキシ樹脂を含む樹脂材料で形成されている
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記接着シートは、平面視において前記第一の開口の周縁の全周から前記第一の開口内に張り出しており、前記第二の開口の周縁の全周が、前記第一の開口の内側に位置する
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第一の開口の中心及び前記第二の開口の中心は、互いに重なっている
    請求項５に記載の半導体装置。
  7. 前記絶縁回路基板は、前記半導体素子が搭載された搭載面を有し、前記搭載面の外縁部において前記接着シートと密着し、前記半導体素子が前記第二の開口内に配置される
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記支持部は、外形が矩形状であり、
    前記台座は、前記支持部の対向する二辺からそれぞれ立ち上がるように設けられた第一の側壁部及び第二の側壁部を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第一の側壁部及び前記第二の側壁部に対して固定された第一の固定板及び第二の固定板を備え、
    前記第一の側壁部及び前記第二の側壁部並びに前記第一の固定板及び前記第二の固定板により枠体が形成されている
    請求項８に記載の半導体装置。
  10. 半導体素子が搭載された絶縁回路基板、前記絶縁回路基板を配置可能な第一の開口を有する支持部を含む台座、第二の開口を有する接着シート、及びボンディングワイヤが接続される接続面を有する外部端子を準備する工程と、
    前記第二の開口が前記第一の開口と重なり、かつ平面視において前記接着シートの一部が前記第一の開口の内側に位置するように、前記支持部及び前記接着シートを配置する工程と、
    前記接着シート上に、前記外部端子を配置して積層体を形成する工程と、
    前記積層体を、前記接着シートの表面が下面を向くように上下反転させ、第一の金属ブロック上に上下反転させた前記積層体を配置することで、前記第一の金属ブロックと前記接着シートの表面とを当接させる工程と、
    前記絶縁回路基板を、前記半導体素子搭載面が下側となるようにして前記第一の開口に挿入する工程と、
    第二の金属ブロックを前記絶縁回路基板及び前記支持部の上面に配置して前記絶縁回路基板と前記第二の金属ブロックとを当接させる工程と、
    前記第一の金属ブロック及び前記第二の金属ブロックにより、前記積層体及び前記絶縁回路基板に対して熱プレスを行って前記接着シートを硬化させる工程と、
    前記半導体素子を樹脂材料により封止して封止部を形成する工程と、
    を含む半導体装置の製造方法。
  11. 前記接着シートを、樹脂材料で形成する工程を含む
    請求項１０に記載の半導体装置の製造方法。
  12. 前記積層体を、加熱された前記第一の金属ブロック上に配置し、
    前記接着シートを構成する樹脂材料のゲル化時間（ＧＴ）内に、前記絶縁回路基板を前記第一の開口に挿入する
    請求項１１に記載の半導体装置の製造方法。
  13. 射出成形により、前記支持部上に、前記支持部の対向する二辺からそれぞれ立ち上がるように設けられた第一の側壁部及び第二の側壁部を有する台座を形成する工程を含み、
    前記外部端子を配置した後、前記第一の側壁部及び前記第二の側壁部に対して第一の固定板及び第二の固定板の両端をそれぞれ固定する
    請求項１０から１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記封止部は、前記第一の固定板及び前記第二の固定板が固定された前記台座に樹脂材料を注入して硬化させることにより形成する
    請求項１３に記載の半導体装置の製造方法。
  15. 前記接着シートは、ガラス転移温度が１２５℃以上２００℃未満である樹脂材料により形成される
    請求項１０から１４のいずれか一項に記載の半導体装置の製造方法。
  16. 前記接着シートは、熱膨張係数が１４ｐｐｍ／℃以上２６ｐｐｍ／℃以下である樹脂材料により形成される
    請求項１０から１５のいずれか一項に記載の半導体装置の製造方法。
JP2018174959A 2018-09-19 2018-09-19 半導体装置及び半導体装置の製造方法 Active JP7172338B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018174959A JP7172338B2 (ja) 2018-09-19 2018-09-19 半導体装置及び半導体装置の製造方法
US16/522,038 US11430707B2 (en) 2018-09-19 2019-07-25 Semiconductor device and method of manufacturing semiconductor device
CN201910706980.XA CN110931445A (zh) 2018-09-19 2019-08-01 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018174959A JP7172338B2 (ja) 2018-09-19 2018-09-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020047763A JP2020047763A (ja) 2020-03-26
JP7172338B2 true JP7172338B2 (ja) 2022-11-16

Family

ID=69773168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018174959A Active JP7172338B2 (ja) 2018-09-19 2018-09-19 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11430707B2 (ja)
JP (1) JP7172338B2 (ja)
CN (1) CN110931445A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864103A (zh) * 2020-12-31 2021-05-28 西安交通大学 一种可级联的大功率碳化硅器件半桥高温封装结构
CN116779577B (zh) * 2023-08-17 2023-11-10 安徽盛烨电子科技有限公司 一种内置ic引线框架及内置ic引线框架折弯焊锡引脚工具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358263A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP2010010517A (ja) 2008-06-30 2010-01-14 Sumitomo Metal Electronics Devices Inc 半導体受光素子収納用パッケージ
WO2014199764A1 (ja) 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
JP2017228694A (ja) 2016-06-23 2017-12-28 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466329B2 (ja) * 1995-06-16 2003-11-10 三菱電機株式会社 半導体パワーモジュール
JPH09223760A (ja) * 1996-02-15 1997-08-26 Nitto Denko Corp 半導体装置およびそれに用いる多層リードフレーム
JP2904123B2 (ja) * 1996-05-10 1999-06-14 日本電気株式会社 多層フィルムキャリアの製造方法
JP3819607B2 (ja) * 1998-09-16 2006-09-13 三洋電機株式会社 半導体装置とその製造方法
JP2003133857A (ja) * 2001-10-22 2003-05-09 Citizen Watch Co Ltd 発振器
JP2006286679A (ja) 2005-03-31 2006-10-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5193522B2 (ja) * 2007-08-01 2013-05-08 日鉄住金エレクトロデバイス株式会社 半導体素子収納用セラミックパッケージとその製造方法
US20090284932A1 (en) * 2008-03-25 2009-11-19 Bridge Semiconductor Corporation Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
JP5340202B2 (ja) 2010-02-23 2013-11-13 三菱電機株式会社 熱硬化性樹脂組成物、ｂステージ熱伝導性シート及びパワーモジュール
JP5696780B2 (ja) 2011-04-01 2015-04-08 富士電機株式会社 半導体装置およびその製造方法
JP6115172B2 (ja) 2013-02-15 2017-04-19 富士電機株式会社 半導体装置
DE112015000183B4 (de) 2014-04-30 2022-05-05 Fuji Electric Co., Ltd. Halbleitermodul und Verfahren zu dessen Herstellung
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
JP6667401B2 (ja) 2016-08-19 2020-03-18 三菱電機株式会社 電力用半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358263A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP2010010517A (ja) 2008-06-30 2010-01-14 Sumitomo Metal Electronics Devices Inc 半導体受光素子収納用パッケージ
WO2014199764A1 (ja) 2013-06-10 2014-12-18 富士電機株式会社 半導体装置及びその製造方法
JP2017228694A (ja) 2016-06-23 2017-12-28 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20200091025A1 (en) 2020-03-19
US11430707B2 (en) 2022-08-30
CN110931445A (zh) 2020-03-27
JP2020047763A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
JP5415823B2 (ja) 電子回路装置及びその製造方法
CN105684147B (zh) 半导体模块及其制造方法
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP2008243970A (ja) 半導体装置およびその製造方法
WO1998008251A1 (fr) Semi-conducteur et procede de fabrication correspondant
JP2008141140A (ja) 半導体装置
JP4967701B2 (ja) 電力半導体装置
CN111341731A (zh) 半导体装置
KR20090050752A (ko) 반도체 패키지 및 그의 제조방법
JP7172338B2 (ja) 半導体装置及び半導体装置の製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP2016181536A (ja) パワー半導体装置
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
CN104600038A (zh) 半导体装置
JP7351102B2 (ja) 半導体装置の製造方法
WO2021039816A1 (ja) 電気回路基板及びパワーモジュール
JP2004335493A (ja) 半導体装置の実装構造
JP6769556B2 (ja) 半導体装置及び半導体モジュール
US9397015B2 (en) Semiconductor device and semiconductor device casing
US20240063080A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
JP7237214B2 (ja) 半導体パワーモジュールのための金属基板構造および金属基板構造の製造方法ならびに半導体パワーモジュール
US20230282566A1 (en) Semiconductor package having negative patterned substrate and method of manufacturing the same
JP2022062802A (ja) 半導体部品
JP2023157585A (ja) 半導体装置
JP2006073670A (ja) 集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7172338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150