JP7221860B2 - インダクタ構造体およびインダクタ構造体を形成する方法 - Google Patents
インダクタ構造体およびインダクタ構造体を形成する方法 Download PDFInfo
- Publication number
- JP7221860B2 JP7221860B2 JP2019500463A JP2019500463A JP7221860B2 JP 7221860 B2 JP7221860 B2 JP 7221860B2 JP 2019500463 A JP2019500463 A JP 2019500463A JP 2019500463 A JP2019500463 A JP 2019500463A JP 7221860 B2 JP7221860 B2 JP 7221860B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- inductor structure
- magnetic material
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 239000000696 magnetic material Substances 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 26
- 239000003989 dielectric material Substances 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000005137 deposition process Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- -1 CoZrTi Inorganic materials 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910003321 CoFe Inorganic materials 0.000 claims description 3
- 229910019236 CoFeB Inorganic materials 0.000 claims description 3
- 229910019586 CoZrTa Inorganic materials 0.000 claims description 3
- 229910002555 FeNi Inorganic materials 0.000 claims description 3
- 229910005435 FeTaN Inorganic materials 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052810 boron oxide Inorganic materials 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 102
- 239000000463 material Substances 0.000 description 18
- 238000002955 isolation Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000010949 copper Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003853 Pinholing Methods 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/26—Resistors with an active material comprising an organic conducting material, e.g. conducting polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Thin Magnetic Films (AREA)
Description
本発明は、オンチップ磁気デバイスに関し、より具体的には、オンチップ磁気構造および磁気インダクタについての磁気損失を最小限にするための方法に関する。
オンチップ磁気インダクタ・スタックは、オンチップ電力変換器および無線周波（ＲＦ）集積回路などの分野における適用例を伴う重要な受動素子である。電力管理に必要な高エネルギー・ストレージを達成するために、オンチップ・インダクタは、典型的には相対的に厚い磁気ヨーク材料（たとえば、数ミクロンまたはそれ以上）を必要とする。
磁気インダクタ・スタックは、一般に、磁気材料および誘電体材料の交互層を含む。誘電体材料は、渦電流損の防止を助ける。磁気インダクタ・スタック内で使用される誘電体材料は、磁気材料の磁気特性を壊さないようにするために、一般に、低温で堆積される。これまでは、低温の酸化物および窒化物が使用されてきたが、ピンホールを有する傾向があり、これによって近接層からの磁気材料を電気的に接続させ、望ましくない渦電流が結果として磁気損失を生じさせる可能性がある。ピンホールは、低温高スループットの誘電体プロセスにとって、特に問題である。
インダクタ構造体およびインダクタ構造体を形成する方法を提供する。
例示的実施形態は、インダクタ構造体と、インダクタ構造体を形成するための方法とを含む。１つまたは複数の実施形態において、インダクタ構造体は、複数の金属線、および、磁気材料と金属線を封入する多層絶縁材料との交互層を備える積層膜スタックを含み、多層絶縁材料は近接する磁気材料層の中間にあって、少なくとも１つの追加の絶縁層に隣接する第１の絶縁層を備え、第１の絶縁層および少なくとも１つの追加の絶縁層は、異なる誘電体材料を備える、または異なる堆積プロセスによって形成される、あるいはその両方である。
１つまたは複数の実施形態において、インダクタ構造体を形成する方法は、磁気材料と多層絶縁材料との交互層を備える積層膜スタックを堆積させることを含み、多層絶縁材料は近接する磁気材料層の中間にあって、少なくとも１つの追加の絶縁層に隣接する第１の絶縁層を備え、第１の絶縁層および少なくとも１つの追加の絶縁層は、異なる誘電体材料を備える、または異なる堆積プロセスによって形成される、あるいはその両方である。
１つまたは複数の実施形態において、インダクタ構造体は、磁気材料と多層絶縁材料との交互層を備える積層膜スタックを含み、多層絶縁材料は近接する磁気材料層の中間にあって、少なくとも１つの追加の絶縁層に隣接する第１の絶縁層を備え、第１の絶縁層および少なくとも１つの追加の絶縁層は、異なる誘電体材料を備える、または異なる堆積プロセスによって形成される、あるいはその両方である。
追加の特徴および利点は、本発明の技術を介して実現される。本発明の他の実施形態および態様は本明細書で詳細に説明され、請求される本発明の一部として考察される。利点および特徴と共に本発明をより良く理解するために、説明および図面を参照されたい。
本発明と見なされる主題は具体的に指摘され、本明細書の最後の特許請求の範囲において明確に請求される。
本発明の前述および他の特徴および利点は、添付の図面に関して説明する下記の詳細な説明から明らかとなろう。
本発明は、１つまたは複数の実施形態において、有利なことに、低温および高スループットでありながら、誘電体層内におけるピンホールの形成から生じる問題を解消する方法および磁気インダクタ構造体を提供することによって、従来技術における問題に対処する。方法および構造は、多層分離スキームを利用することによって、ピンホール形成の影響を排除する。１つまたは複数の実施形態では、磁気インダクタ積層構造において、近接する磁気層の中間にある異なる誘電体材料の２つまたはそれ以上の層を堆積させることによって、多層分離スキームを実行することができる。堆積された各誘電体層はピンホールを含むことができる一方で、層間のピンホールは不連続であることがわかっている。例を挙げると、多層分離スキームは、二酸化ケイ素の第１の層を堆積させること、その後の窒化ケイ素の堆積、さらにその後の二酸化ケイ素の堆積を含むことができる。他の例では、窒化ケイ素／二酸化ケイ素／窒化ケイ素のスタックを堆積させることができる。加えて、スタックは、２つより多くの異なるタイプの誘電体材料を使用して製造可能である。多層分離スキームを利用することによって、多層誘電体は、ピンホールに関連付けられた問題を克服しながら、単層誘電体に比べて全体に薄い膜厚を有することが可能である。加えて、膜がより薄いことで、ダウンストリーム処理を容易にするためのより低いアスペクト比が提供される。
従来技術の図１は、誘電体材料の低温堆積に関連付けられた問題の１つを示す、既知の磁気インダクタ構造体１０を示す。低温堆積により、磁気インダクタ構造体内で誘電体材料を堆積させるのに利用される温度は、通常、磁気層に関連付けられた磁気特性に影響を与えない温度であり、通常、３００℃未満であるとされるが、特定の温度は通常、堆積プロセスに依存することになる。例示的な磁気インダクタ構造体１０は、インダクタ構造体がその上に形成される基板１２を含む。基板１２は処理済みウエハとすることができる。「処理済みウエハ」とは、本明細書では、様々な望ましいデバイスおよび回路が形成される、半導体の前段階ライン処理（ＦＥＯＬ）、中段階ライン処理（ＭＯＬ）、および後段階ライン処理（ＢＥＯＬ）が施された、ウエハとして定義される。
典型的なＦＥＯＬプロセスは、ウエハ準備、分離、ウェル形成、ゲート・パターニング、スペーサ、エクステンションおよびソース／ドレイン注入、ケイ化物形成、ならびにデュアル・ストレス・ライナ形成を含む。ＭＯＬは主に、ゲートおよびソース・ドレイン接触形成であり、特にリソグラフィ・パターニングの場合、製造フロー全体の中でますます困難な部分になってきている。最先端の半導体チップ、いわゆる１４ｎｍノードの相補型金属酸化物半導体（ＣＭＯＳ）チップは、大量生産において、第２世代３次元（３Ｄ）ＦｉｎＦＥＴ、約５５ｎｍのメタル１ピッチ、および銅（Ｃｕ）／ｌｏｗ－ｋ（およびエア・ギャップ）相互接続を特徴としている。ＢＥＯＬでは、Ｃｕ／ｌｏｗ－ｋ相互接続は、主に、プラズマ促進ＣＶＤ（ＰＥＣＶＤ）堆積層間絶縁膜（ＩＬＤ）、ＰＶＤ Ｃｕバリア、および電気化学めっきＣｕワイヤ材料を使用する、デュアル・ダマシン・プロセスを用いて製造される。
基板１２上には、誘電体材料１４および磁気材料１６の交互層が配設され、磁気材料の累積厚みは１ミクロンから数ミクロンを超える。前述のように、磁気インダクタ膜スタックの形成で使用される誘電体材料の現行の低温堆積プロセスに伴う問題の１つは、誘電体材料層の堆積中にランダムに形成されるピンホール１８の形成を含む。ピンホールは誘電体層の下面から上面までまたは部分的にそれらを通って延在し、結果として、悪影響を及ぼすように、近接する磁気層に望ましくない電気的接続、および磁気損失を発生させる渦電流を生じさせることになる。
低温堆積プロセスは様々であり、通常、物理気相堆積法（ＰＶＤ）、化学気相堆積法（ＣＶＤ）、プラズマ促進化学気相堆積法（ＰＥＣＶＤ）、熱酸化、またはそれらの任意の組合せを含む。これらの様々な堆積プロセスの温度は、特定プロセスによっても変動する。１つまたは複数の実施形態において、誘電体堆積プロセスは３００℃未満の温度でのＰＥＣＶＤを含む。
１つまたは複数の実施形態において、第２の誘電体層（または各追加の誘電体層、あるいはその両方）は、第１の誘電体層（たとえば、二酸化ケイ素）と比べて異なる材料（たとえば、窒化ケイ素）で形成可能である一方で、堆積技術は同じ１１４ｎ＝１である。１つまたは複数の他の実施形態において、第２の層（または各追加の誘電体層、あるいはその両方）は第１の材料と同じ材料（たとえば、二酸化ケイ素）とすることができるが、異なる堆積技術、たとえばＰＥＣＶＤ、ＰＶＤ、スピンオン、および原子層堆積）を利用する。１つまたは複数の他の実施形態において、第１および第２の誘電体層のための材料は異なり、各層を形成するための堆積技術も異なる。
次に、図２に進むと、本発明の１つまたは複数の実施形態に従った例示的インダクタ構造体の断面が示されている。インダクタ構造体１００は、通常、処理済みウエハなどの基板１１６上に配設された複数の交代磁気層１１２および絶縁層１１４を含む。
絶縁層１１４の各々は、誘電体材料に特有の低温堆積プロセスおよび誘電体材料が堆積されるプロセスを利用して堆積される、複数の誘電体層１１４Ａ、１１４Ｂを備える。多層分離スキーム内の誘電体層１１４Ａおよび１１４Ｂのうちの少なくとも２つまたはそれ以上は、異なる材料から、または異なる堆積技術によって形成される。本明細書で使用されるように、多層分離スキームという用語は、通常、２つまたはそれ以上の誘電体層を指し、誘電体材料のうちの少なくとも２つは異なる。各堆積された層はピンホールを含み得、層間のピンホールは不連続であることがわかっている。したがって、以前は誘電体層内でのピンホール形成によって影響を受けた近接する磁気層間の渦電流損は防止される。近接する磁気層間の誘電体層の最大数は、限定されるものと意図されておらず、通常、絶縁層の望ましい厚みによって限定され、通常は、渦電流損を防止しながら磁気層を電気的に分離するための最小厚みが望ましい。通常、単一の絶縁層ではなく複数の誘電体層１１４Ａから１１４Ｂを利用することで、より薄い層厚みならびに磁気スタックにとってより低い総アスペクト比が可能となり、これは構成要素が小さくなればなるほど望ましい。
複数の誘電体層１１４Ａから１１４Ｂは、いずれの特定材料にも限定されるものと意図されておらず、酸化物、窒化物などの誘電体材料を含むことができる。例示的な酸化物は、二酸化ケイ素（ＳｉＯ２）、熱酸化物Ｓｉ、酸窒化ケイ素（ＳｉＯｘＮｙ）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（ＡｌＯ２）または（Ａｌ２Ｏ３）あるいはその両方、酸化ホウ素（Ｂ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）などを含むが、これらに限定されない。例示的な窒化物は窒化ケイ素を含む。
磁気構造のバルク抵抗率および渦電流損は、多層誘電体層１１４によって制御可能である。前述のように、絶縁層１１４全体としての累積厚み（すなわち、特定の絶縁層１１４Ａ、１１４Ｂを定義する複数の誘電体層１１４Ａから１１４Ｂの厚み）は最小であるものとし、通常、膜スタック内の他の磁気層から、それがその上に配設される磁気層を電気的に分離するのに有効な厚みである。通常、絶縁層１１４Ａ、１１４Ｂは約１ナノメートルから約５００ナノメートルの厚みを有し、少なくとも磁気層厚みの約半分またはそれ以上とすることができる。１つまたは複数の実施形態において、絶縁体層の厚みは約２から約１００ナノメートルである。
積層スタック１００における磁気層１１２は、各々、約１００ナノメートルまたはそれ以上の厚みを有し得、真空堆積技術（すなわち、スパッタリング）または水溶液を介した電着によって堆積され得る。真空法は、多種多様な磁気材料を堆積させること、および積層構造を容易に生成することが可能である。しかしながら、これらは一般に、堆積速度が遅く、共形カバレッジが不十分であり、導出される磁気膜をパターニングするのが困難である。厚い金属膜を堆積させるためには、その高速堆積、共形カバレッジ、および低コストに起因して、電気めっきがこれまでの標準的な技術であった。
磁気層は、いずれの特定材料にも限定されるものとは意図されず、ＣｏＦｅ、ＣｏＦｅＢ、ＣｏＺｒＴｉ、ＣｏＺｒＴａ、ＣｏＺｒ、ＣｏＺｒＮｂ、ＣｏＺｒＭｏ、ＣｏＴｉ、ＣｏＮｂ、ＣｏＨｆ、ＣｏＷ、ＦｅＣｏＮ、ＦｅＣｏＡｌＮ、ＣｏＰ、ＦｅＣｏＰ、ＣｏＰＷ、ＣｏＢＷ、ＣｏＰＢＷ、ＦｅＴａＮ、ＦｅＣｏＢＳｉ、ＦｅＮｉ、ＣｏＦｅＨｆＯ、ＣｏＦｅＳｉＯ、ＣｏＺｒＯ、ＣｏＦｅＡｌＯ、それらの組合せなどを含むことができる。これらの材料からのインダクタ・コア構造は、通常、低い渦損失、高い透磁率、および高い飽和磁束密度を有することが示されている。
説明したような積層構造を含む磁気インダクタは、様々なデバイスに組み込むことができる。２つの基本構成は、閉ヨークおよびソレノイド構造インダクタである。閉ヨークは磁気材料が巻き付けられた銅ワイヤを有し、ソレノイド・インダクタは銅ワイヤが巻き付けられた磁気材料を有する。どちらのインダクタ・タイプも、非常に厚い磁気材料を有することで恩恵を受け、総磁気膜厚み要件は、典型的には１マイクロメートル（μｍ）より大きい。
インダクタ組み込みの非限定的な例が変圧器であり、金属特徴を形成することを対象とする標準的なシリコン処理技術によって互いに平行に形成された、金属線（導体）を含むことができる。インダクタ構造体は、閉磁気回路を形成するため、および、金属線間に大きなインダクタンスおよび磁気結合を提供するために、平行な金属線の周囲に形成することができる。磁気材料の包含および金属線の実質上または完全な封入により、所与のサイズのインダクタについて、金属線とインダクタとの間の磁気結合を増加させることができる。インダクタ磁気材料は、ＲＦおよびワイヤレス回路、ならびに電力変換器およびＥＭＩ雑音低減にとっても有用である。
次に図３を参照すると、オンチップ磁気インダクタを形成するプロセス１００が示されており、通常、ＦＥＯＬ、ＭＯＬ、およびＢＥＯＬ処理の後、平坦な最上面を有する処理済みウエハ１１６上に、第１の誘電体層１１４Ａを堆積させる第１のステップ１１０から始まる。
次いで、ステップ１２０において、第１の誘電体層１１４Ａ上に第２の誘電体層１１４Ｂが堆積される。第２の誘電体層１１４Ｂは異なる材料で形成可能である。任意選択として、第２の誘電体層１１４Ｂ上に、第２の誘電体層１１４Ｂとは異なる材料の、１つまたは複数の追加の誘電体層を堆積させることが可能である。１つまたは複数の実施形態において、追加の誘電体層は第１の誘電体層１１４Ａと同じ材料で形成される。１つまたは複数の他の実施形態において、第２の誘電体層１１４Ｂ（または各追加の誘電体層、あるいはその両方）は、第１の誘電体層１１４Ａとは異なる材料で形成可能である一方で、第２の誘電体層１１４Ｂを形成するために使用される堆積技術は、第１の誘電体層１１４Ａを形成するために使用される堆積法と同じである。１つまたは複数の他の実施形態において、第２の層（または各追加の誘電体層、あるいはその両方）は同じ材料であるが、異なる堆積技術を利用する。１つまたは複数の他の実施形態において、第１および第２の誘電体層１１４Ａ、１１４Ｂのための材料は異なり、各層を形成するための堆積技術も異なる。
ステップ１３０に示されるように、望ましい厚みの誘電体層１１４Ａ、１１４Ｂが形成されると、誘電体層の一番上に磁気層１１２が堆積される。１ミクロンを超える合計厚みを有する磁気膜を含む望ましい磁気インダクタ構造体が形成されるまで、交代磁気層および多層分離スキームを提供するために先行プロセスが反復される。前述のような多層分離スキームを含む積層構造を利用することによって、近接する磁気層間の渦電流損が防止される。
望ましい積層構造が形成されると、プロセスはさらに、積層構造上へのハード・マスクの堆積、およびそれに続くデバイスを完了させるためのリソグラフィを含むことが可能であり、その後、デバイス内でリソグラフィを実行することができる。
本明細書で使用される用語は、特定の実施形態を説明するためのみのものであり、本発明を限定することは意図されていない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が特に明確に示していない限り、複数形も含むことが意図される。用語「備える」または「備えている」あるいはその両方は、本明細書で使用される場合、明言される特徴、整数、ステップ、動作、要素、または構成要素、あるいはそれらすべての存在を指定するが、もう１つの他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループ、あるいはそれらすべての存在または追加を除外するものではないことを、さらに理解されよう。
以下の特許請求の範囲におけるすべての手段またはステップならびに機能要素の対応する構造、材料、動作、および等価物は、具体的に請求されるような他の請求要素と組み合わせて機能を実行するための、任意の構造、材料、または動作を含むことが意図されている。本発明の記述は、例示および説明の目的で提示してきたが、この記述が網羅的であること、または説明した形の本発明に限定することは意図されていない。当業者であれば、本発明の範囲を逸脱することなく多くの修正および変形が明らかとなろう。実施形態は、本発明の原理および実用的な応用例を最も良く説明するため、ならびに、他の当業者が、企図される特定の用途に適するような様々な修正を伴う様々な実施形態について本発明を理解できるようにするために、選択および説明した。
本明細書に記載される図またはステップ（または動作）に対して、本発明の範囲を逸脱することなく多くの変形が存在可能であることは明らかであろう。たとえば、ステップは異なる順序で実行可能であるか、あるいはステップは追加、削除、または修正可能である。これらのすべての変形は、請求される本発明の一部であると見なされる。
本発明に対する好ましい実施形態について説明してきたが、当業者であれば、現在および将来の両方において、下記の特許請求の範囲内に入る様々な改良および強化が実行可能であることを理解されよう。これらの特許請求の範囲は、最初に説明した本発明の適切な保護を維持するものと解釈されたい。
Claims (20)
- インダクタ構造体であって、
磁気材料と多層絶縁材料との交互層を備える積層膜スタックを備え、前記多層絶縁材料は近接する磁気材料層の中間にあって、少なくとも１つの追加の絶縁層に隣接する第１の絶縁層を備え、前記第１の絶縁層および前記少なくとも１つの追加の絶縁層は、異なる誘電体材料を備える、または異なる堆積プロセスによって形成される、あるいはその両方である、
インダクタ構造体。 - 複数の金属線をさらに備え、
前記積層膜スタックは、磁気材料および前記金属線を封入する多層絶縁材料の交互層を備える、
請求項１に記載のインダクタ構造体。 - 前記第１の絶縁層または前記少なくとも１つの追加の絶縁層あるいはその両方は、１つまたは複数のピンホールを備え、前記第１の絶縁層と前記少なくとも１つの追加の絶縁層との間で不連続である、請求項１に記載のインダクタ構造体。
- 前記磁気材料は、ＣｏＦｅ、ＣｏＦｅＢ、ＣｏＺｒＴｉ、ＣｏＺｒＴａ、ＣｏＺｒ、ＣｏＺｒＮｂ、ＣｏＺｒＭｏ、ＣｏＴｉ、ＣｏＮｂ、ＣｏＨｆ、ＣｏＷ、ＦｅＣｏＮ、ＦｅＣｏＡｌＮ、ＣｏＰ、ＦｅＣｏＰ、ＣｏＰＷ、ＣｏＢＷ、ＣｏＰＢＷ、ＦｅＴａＮ、ＦｅＣｏＢＳｉ、ＦｅＮｉ、ＣｏＦｅＨｆＯ、ＣｏＦｅＳｉＯ、ＣｏＺｒＯ、ＣｏＦｅＡｌＯ、およびそれらの組合せからなるグループから選択される、請求項１に記載のインダクタ構造体。
- 前記誘電体材料は、二酸化ケイ素、熱酸化物Ｓｉ、酸窒化ケイ素、酸化マグネシウム、酸化アルミニウム、酸化ホウ素、酸化タンタル、酸化チタン、窒化ケイ素、およびそれらの組合せからなるグループから選択される、請求項１に記載のインダクタ構造体。
- 前記多層絶縁材料は、前記磁気材料層の厚みの半分の厚みを有する、請求項１に記載のインダクタ構造体。
- 前記多層絶縁材料は、前記インダクタ構造体内の他の磁気材料層から各磁気材料層を電気的に分離するのに有効な厚みを有する、請求項１に記載のインダクタ構造体。
- 第１の絶縁層は二酸化ケイ素を含み、少なくとも１つの追加の絶縁層に隣接する前記絶縁層は窒化ケイ素を含む、請求項１に記載のインダクタ構造体。
- 前記多層絶縁材料は、窒化ケイ素層を覆う第１の二酸化ケイ素層を含み、前記窒化ケイ素層は第２の二酸化ケイ素層を覆う、請求項１に記載のインダクタ構造体。
- 前記多層絶縁材料は、二酸化ケイ素層を覆う第１の窒化ケイ素層を含み、前記二酸化ケイ素層は第２の窒化ケイ素層を覆う、請求項１に記載のインダクタ構造体。
- 前記インダクタ構造体は閉ヨーク・インダクタであり、金属ワイヤに巻き付いている、請求項１に記載のインダクタ構造体。
- 前記インダクタ構造体はソレノイド・インダクタであり、金属ワイヤが前記インダクタ構造体に巻き付いている、請求項１に記載のインダクタ構造体。
- インダクタ構造体を形成する方法であって、
磁気材料と多層絶縁材料との交互層を備える積層膜スタックを堆積させることを含み、前記多層絶縁材料は近接する磁気材料層の中間にあって、少なくとも１つの追加の絶縁層に隣接する第１の絶縁層を備え、前記第１の絶縁層および前記少なくとも１つの追加の絶縁層は、異なる誘電体材料を備える、または異なる堆積プロセスによって形成される、あるいはその両方である、
インダクタ構造体を形成する方法。 - 前記第１の絶縁層および前記隣接する少なくとも１つの追加の絶縁層を堆積させることは、ＣＶＤ、ＰＥＣＶＤ、またはそれらの組合せを備える、請求項１３に記載の方法。
- 前記第１の絶縁層および前記隣接する少なくとも１つの追加の絶縁層を堆積させることは、３００℃未満の温度においてである、請求項１３に記載の方法。
- 前記磁気材料を堆積させることは電気めっきプロセスを含む、請求項１３に記載の方法。
- 前記磁気材料層は、ＣｏＦｅ、ＣｏＦｅＢ、ＣｏＺｒＴｉ、ＣｏＺｒＴａ、ＣｏＺｒ、ＣｏＺｒＮｂ、ＣｏＺｒＭｏ、ＣｏＴｉ、ＣｏＮｂ、ＣｏＨｆ、ＣｏＷ、ＦｅＣｏＮ、ＦｅＣｏＡｌＮ、ＣｏＰ、ＦｅＣｏＰ、ＣｏＰＷ、ＣｏＢＷ、ＣｏＰＢＷ、ＦｅＴａＮ、ＦｅＣｏＢＳｉ、ＦｅＮｉ、ＣｏＦｅＨｆＯ、ＣｏＦｅＳｉＯ、ＣｏＺｒＯ、ＣｏＦｅＡｌＯ、またはそれらの組合せを含む、請求項１３に記載の方法。
- 前記第１の絶縁層または前記少なくとも１つの追加の絶縁層あるいはその両方は、１つまたは複数のピンホールを備え、前記第１の絶縁層と前記少なくとも１つの追加の絶縁層との間で不連続である、請求項１３に記載の方法。
- 前記絶縁層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、およびそれらの組合せからなるグループから選択される、請求項１３に記載の方法。
- 第１の絶縁層は二酸化ケイ素を含み、少なくとも１つの追加の絶縁層に隣接する前記絶縁層は窒化ケイ素を含む、請求項１３に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/209,803 US9859357B1 (en) | 2016-07-14 | 2016-07-14 | Magnetic inductor stacks with multilayer isolation layers |
| US15/209,803 | 2016-07-14 | ||
| PCT/IB2017/053495 WO2018011643A1 (en) | 2016-07-14 | 2017-06-13 | Magnetic inductor stacks with multilayer isolation layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019527476A JP2019527476A (ja) | 2019-09-26 |
| JP7221860B2 true JP7221860B2 (ja) | 2023-02-14 |
Family
ID=60788957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019500463A Active JP7221860B2 (ja) | 2016-07-14 | 2017-06-13 | インダクタ構造体およびインダクタ構造体を形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9859357B1 (ja) |
| JP (1) | JP7221860B2 (ja) |
| CN (1) | CN109416969B (ja) |
| DE (1) | DE112017003523T5 (ja) |
| GB (1) | GB2566664B (ja) |
| WO (1) | WO2018011643A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
| CN117275897A (zh) * | 2023-10-26 | 2023-12-22 | 淮安顺络文盛电子有限公司 | 一种电感间隙控制方法及电感装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252187A (ja) | 2004-03-08 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 積層型磁性材料およびその製造方法 |
| JP2006032587A (ja) | 2004-07-15 | 2006-02-02 | Matsushita Electric Ind Co Ltd | インダクタンス部品およびその製造方法 |
| JP6395648B2 (ja) | 2015-03-19 | 2018-09-26 | ジヤトコ株式会社 | 自動変速機 |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178659A (ja) * | 1984-02-24 | 1985-09-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS62229965A (ja) * | 1986-03-31 | 1987-10-08 | Hitachi Ltd | 多層絶縁膜 |
| JPH01175707A (ja) * | 1987-12-29 | 1989-07-12 | Sony Corp | 積層軟磁性薄膜 |
| JPH05308018A (ja) * | 1991-08-27 | 1993-11-19 | Amorphous Denshi Device Kenkyusho:Kk | 軟磁性薄膜 |
| JPH0779052B2 (ja) * | 1991-10-18 | 1995-08-23 | 株式会社ライムズ | 軟磁性多層膜の形成方法 |
| JPH0652517A (ja) * | 1992-07-30 | 1994-02-25 | Tdk Corp | 薄膜磁気ヘッド及びその製造方法 |
| JPH06231955A (ja) * | 1993-02-08 | 1994-08-19 | Mitsuteru Kimura | 交互多層磁性薄膜 |
| EP0725407A1 (en) * | 1995-02-03 | 1996-08-07 | International Business Machines Corporation | Three-dimensional integrated circuit inductor |
| JPH0955316A (ja) * | 1995-08-17 | 1997-02-25 | Toshiba Corp | 平面型磁気素子およびその製造方法 |
| JPH0963844A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 積層磁性膜およびそれを用いた薄膜磁気素子 |
| JP3373350B2 (ja) * | 1996-02-16 | 2003-02-04 | 日本電信電話株式会社 | 磁性部品およびその製法 |
| US5763108A (en) * | 1997-03-05 | 1998-06-09 | Headway Technologies, Inc. | High saturtion magnetization material and magnetic head fabricated therefrom |
| US6472285B1 (en) * | 1999-04-30 | 2002-10-29 | Winbond Electronics Corporation | Method for fabricating high-Q inductance device in monolithic technology |
| TW386279B (en) * | 1998-08-07 | 2000-04-01 | Winbond Electronics Corp | Inductor structure with air gap and method of manufacturing thereof |
| US6287931B1 (en) * | 1998-12-04 | 2001-09-11 | Winbond Electronics Corp. | Method of fabricating on-chip inductor |
| TW418529B (en) * | 1999-08-02 | 2001-01-11 | Taiwan Semiconductor Mfg | Method of fabricating DRAM capacitor |
| US6856228B2 (en) * | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| US6891461B2 (en) * | 1999-11-23 | 2005-05-10 | Intel Corporation | Integrated transformer |
| JP2002204072A (ja) * | 2000-12-28 | 2002-07-19 | Sanyo Electric Co Ltd | 複合積層セラミック基板およびその製造方法 |
| US7038143B2 (en) * | 2002-05-16 | 2006-05-02 | Mitsubishi Denki Kabushiki Kaisha | Wiring board, fabrication method of wiring board, and semiconductor device |
| US6709918B1 (en) * | 2002-12-02 | 2004-03-23 | Chartered Semiconductor Manufacturing Ltd. | Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology |
| WO2005032226A1 (ja) * | 2003-09-29 | 2005-04-07 | Tamura Corporation | 多層積層回路基板 |
| US7129784B2 (en) * | 2004-10-28 | 2006-10-31 | Broadcom Corporation | Multilevel power amplifier architecture using multi-tap transformer |
| EP1783789A1 (en) * | 2005-09-30 | 2007-05-09 | TDK Corporation | Thin film device and thin film inductor |
| JP2008235762A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Ind Co Ltd | インダクタンス部品およびその製造方法 |
| US7834270B2 (en) * | 2008-07-07 | 2010-11-16 | Imris Inc. | Floating segmented shield cable assembly |
| US8093670B2 (en) * | 2008-07-24 | 2012-01-10 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions |
| JP5096278B2 (ja) | 2008-09-26 | 2012-12-12 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8569861B2 (en) * | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
| WO2014055118A1 (en) * | 2012-10-02 | 2014-04-10 | Access Business Group International Llc | Magnetic flux guide component |
| US10312007B2 (en) * | 2012-12-11 | 2019-06-04 | Intel Corporation | Inductor formed in substrate |
| US9570222B2 (en) * | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| KR101973410B1 (ko) | 2013-08-14 | 2019-09-02 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
| US9035422B2 (en) | 2013-09-12 | 2015-05-19 | Texas Instruments Incorporated | Multilayer high voltage isolation barrier in an integrated circuit |
| JP6000314B2 (ja) | 2013-10-22 | 2016-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
| US9384879B2 (en) * | 2014-01-15 | 2016-07-05 | International Business Machines Corporation | Magnetic multilayer structure |
| US10008316B2 (en) * | 2014-03-28 | 2018-06-26 | Qualcomm Incorporated | Inductor embedded in a package substrate |
| KR20160004090A (ko) | 2014-07-02 | 2016-01-12 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
| US20160005530A1 (en) * | 2014-07-02 | 2016-01-07 | Analog Devices Global | Inductive component for use in an integrated circuit, a transformer and an inductor formed as part of an integrated circuit |
| KR102185067B1 (ko) | 2014-09-24 | 2020-12-01 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
| CN204288994U (zh) * | 2014-10-28 | 2015-04-22 | 浙江大学 | 一种可降低涡流损耗的烧结型稀土永磁体 |
| US9781834B1 (en) * | 2016-03-29 | 2017-10-03 | Ferric Inc. | Magnetically-coupled inductors on integrated passive devices and assemblies including same |
-
2016
- 2016-07-14 US US15/209,803 patent/US9859357B1/en active Active
-
2017
- 2017-06-13 WO PCT/IB2017/053495 patent/WO2018011643A1/en active Application Filing
- 2017-06-13 JP JP2019500463A patent/JP7221860B2/ja active Active
- 2017-06-13 GB GB1901265.7A patent/GB2566664B/en active Active
- 2017-06-13 DE DE112017003523.6T patent/DE112017003523T5/de active Pending
- 2017-06-13 CN CN201780042833.6A patent/CN109416969B/zh active Active
- 2017-10-04 US US15/724,421 patent/US10177213B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252187A (ja) | 2004-03-08 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 積層型磁性材料およびその製造方法 |
| JP2006032587A (ja) | 2004-07-15 | 2006-02-02 | Matsushita Electric Ind Co Ltd | インダクタンス部品およびその製造方法 |
| JP6395648B2 (ja) | 2015-03-19 | 2018-09-26 | ジヤトコ株式会社 | 自動変速機 |
Non-Patent Citations (1)
| Title |
|---|
| Ｒｙａｎ Ｐ． Ｄａｖｉｅｓ， Ｃｈｅｎｇ Ｃｈｅｎｇ， Ｎｏａｈ Ｓｔｕｒｃｋｅｎ， Ｗｉｌｌｉａｍ Ｅ． Ｂａｉｌｅｙ， ａｎｄ Ｋｅｎｎｅｔｈ Ｌ． Ｓｈｅｐａｒｄ， 「Ｃｏｕｐｌｅｄ Ｉｎｄｕｃｔｏｒｓ Ｗｉｔｈ Ｃｒｏｓｓｅｄ Ａｎｉｓｏｔｒｏｐｙ Ｍｕｌｔｉｌａｙｅｒ ＣｏＺｒＴａ／ＳｉＯ２ Ｃｏｒｅｓ」， ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＡＧＮＥＴＩＣＳ， ＶＯＬ． ４９， ＮＯ． ７， ＪＵＬＹ ２０１３， ｐ．４００９－４０１２ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109416969A (zh) | 2019-03-01 |
| US9859357B1 (en) | 2018-01-02 |
| GB2566664A8 (en) | 2019-03-27 |
| CN109416969B (zh) | 2021-06-11 |
| GB2566664B (en) | 2020-03-11 |
| WO2018011643A1 (en) | 2018-01-18 |
| US10177213B2 (en) | 2019-01-08 |
| JP2019527476A (ja) | 2019-09-26 |
| US20180047805A1 (en) | 2018-02-15 |
| GB201901265D0 (en) | 2019-03-20 |
| GB2566664A (en) | 2019-03-20 |
| DE112017003523T5 (de) | 2019-04-18 |
| US20180019295A1 (en) | 2018-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9406740B2 (en) | Silicon process compatible trench magnetic device | |
| US10811177B2 (en) | Stress control in magnetic inductor stacks | |
| US7867787B2 (en) | Forming inductor and transformer structures with magnetic materials using damascene processing for integrated circuits | |
| US10943732B2 (en) | Magnetic material stack and magnetic inductor structure fabricated with surface roughness control | |
| US10373747B2 (en) | Magnetic inductor stacks | |
| TWI384497B (zh) | 具電流密度增強層（ｃｄｅｌ）之薄膜電阻及其製造方法 | |
| US10573444B2 (en) | Stress control in magnetic inductor stacks | |
| US11361889B2 (en) | Magnetic inductor with multiple magnetic layer thicknesses | |
| US11479845B2 (en) | Laminated magnetic inductor stack with high frequency peak quality factor | |
| US11222742B2 (en) | Magnetic inductor with shape anisotrophy | |
| US20180323158A1 (en) | Magnetic inductor stack including insulating material having multiple thicknesses | |
| JP7221860B2 (ja) | インダクタ構造体およびインダクタ構造体を形成する方法 | |
| US20200235000A1 (en) | Ic structure with air gaps and protective layer and method for manufacturing the same | |
| CN109599367A (zh) | 半导体器件与其制作方法 | |
| JP2002033384A (ja) | 配線構造およびそれを有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210629 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20211022 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220502 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220607 |
|
| C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220712 |
|
| C28A | Non-patent document cited |
Free format text: JAPANESE INTERMEDIATE CODE: C2838 Effective date: 20220712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221011 |
|
| C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20221227 |
|
| C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20230124 |
|
| C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20230124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7221860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |