JP7196372B2 - 積層構造体及び積層構造体の製造方法 - Google Patents

積層構造体及び積層構造体の製造方法 Download PDF

Info

Publication number
JP7196372B2
JP7196372B2 JP2022550351A JP2022550351A JP7196372B2 JP 7196372 B2 JP7196372 B2 JP 7196372B2 JP 2022550351 A JP2022550351 A JP 2022550351A JP 2022550351 A JP2022550351 A JP 2022550351A JP 7196372 B2 JP7196372 B2 JP 7196372B2
Authority
JP
Japan
Prior art keywords
titanium
laminated structure
layer
plane
titanium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022550351A
Other languages
English (en)
Other versions
JPWO2022059277A1 (ja
Inventor
祐輔 氏原
雅文 若井
淳三 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2022059277A1 publication Critical patent/JPWO2022059277A1/ja
Application granted granted Critical
Publication of JP7196372B2 publication Critical patent/JP7196372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、第１のチタン層と、アルミニウム層と、第２のチタン層とを順次積層した積層構造体及び積層構造体の製造方法に関する。
この種の積層構造体は、ディスプレイ、スマートフォンや電子ペーパーなどの電子デバイスにて、スイッチング素子（薄膜トランジスタ）のソース／ドレイン電極として用いられている（例えば特許文献１参照）。一方、近年の可撓性を有する電子デバイスの開発に伴い、比較的高硬度のチタン層を有する積層構造体に対し、高い屈曲耐性が要求されるようになっている。
一般に、積層構造体のチタン層やアルミニウム層は、真空雰囲気中でスパッタリング法により一貫して成膜される（例えば、特許文献１参照）。例えば、チタン層やアルミニウム層の成膜に際しては、チタン製またはアルミニウム製のターゲットと基材とを対向配置した真空チャンバ内を所定圧力まで真空排気した後、真空チャンバ内に希ガス（例えば、アルゴンガス）を導入し、ターゲットに負の電位を持つ直流電力を投入してプラズマを形成し、プラズマ中で電離した希ガスのイオンによりターゲットをスパッタリングし、ターゲットから飛散したスパッタ粒子を基材に付着、堆積させて、所望の膜厚（例えば、第１のチタン層を５０ｎｍ、アルミニウム層を５００ｎｍ、第２のチタン層を５０ｎｍ）でチタン層やアルミニウム層が成膜される。このとき、ターゲットへの投入電力、希ガスのガス導入量や成膜中の真空チャンバ内の全圧といった各種のスパッタ条件は、生産性や膜厚分布を考慮して設定される（例えば、投入電力２０～４０ｋＷ、全圧が０．２～１．０Ｐａ）。
ここで、積層構造体の屈曲耐性を確認するために、所定形状の試験基材を用い、試験基材表面に第１のチタン層、アルミニウム層、第２のチタン層を所定のスパッタ条件で順次積層した後、試験基材から剥離した積層構造体に対し、引張試験を実施したところ、５％の伸び量を与えるのに必要な引張荷重を加えただけで、積層構造体が倍以上に伸びることが判明した。また、引張試験後の積層構造体の表面（即ち、チタン層表面）状態を観察したところ、チタン層に厚さ方向にのびるクラックが多数発生していることが判明した。そこで、本発明者らは、鋭意研究を重ね、比較的小さい結晶粒が膜厚方向に整列して結晶粒界がその膜厚方向にのびるように繋がった結晶構造を有すると共に、成膜時にチタン層内に取り込まれた窒素分子や酸素分子といった不純物により結晶粒界に硬くてもろい窒化チタンや酸化チタンといったチタン化合物が形成されていると、積層構造体に強い屈曲耐性が得られないことを知見するのに至った。
特開２０１５－１７７１０５号公報
本発明は、上記知見に基づきなされたものであり、強い屈曲耐性を有する積層構造体及び積層構造体の製造方法を提供することをその課題とするものである。
上記課題を解決するために、第１のチタン層と、アルミニウム層と、第２のチタン層とを順次積層した本発明の積層構造体は、第１及び第２の各チタン層が、Ｘ線回折測定によるミラー指数における（００２）面及び（１００）面に回析ピークを持つ結晶構造を有し、（００２）面での回折ピークの半値幅が１．０ｄｅｇ以下、（１００）面での回折ピークの半値幅が０．６ｄｅｇ以下であることを特徴とする。この場合、前記アルミニウム層は、Ｘ線回折測定によるミラー指数における（１１１）面に回析ピークを持つ結晶構造を有することが好ましい。
また、上記課題を解決するために、第１のチタン層と、アルミニウム層と、第２のチタン層とを順次積層した積層構造体を製造する本発明の積層構造体の製造方法は、スパッタリング法により、基材上に第１のチタン層を成膜する第１工程と、第１のチタン層の上にアルミニウム層を成膜する第２工程と、アルミニウム層の上に第２のチタン層を成膜する第３工程とを含み、第１及び第３の各工程は、窒素ガスの分圧が３．０×１０－４Ｐａ以下、酸素ガスの分圧が９．０×１０－５Ｐａ以下、水蒸気ガスの分圧が８．０×１０－４Ｐａ以下、水素ガスの分圧が５．０×１０－５Ｐａ以下に夫々達するまで、チタン製のターゲットと基材とが配置された真空チャンバ内を真空排気する真空排気工程と、真空チャンバ内の全圧が０．２Ｐａ～０．５Ｐａの範囲内に維持されるように希ガスを導入し、チタン製のターゲットに所定電力を投入して３ｎｍ／ｓｅｃ～５ｎｍ／ｓｅｃの範囲内の成膜速度で第１及び第２の各チタン層を成膜する成膜工程と、を更に含むことを特徴とする。この場合、前記第２工程は、アルミニウム製のターゲットと基材とが配置された真空チャンバ内の全圧が０．２Ｐａ～０．５Ｐａの範囲内に維持されるように希ガスを導入し、アルミニウム製のターゲットに所定電力を投入して７ｎｍ／ｓｅｃ～１０ｎｍ／ｓｅｃの範囲内の成膜速度でアルミニウム層を成膜する成膜工程を更に含むことが好ましい。
以上によれば、真空雰囲気中にて真空チャンバ内で第１のチタン層、アルミニウム層及び第２のチタン層をスパッタリング法により成膜するのに先立って、真空チャンバ内を不純物ガス（例えば窒素ガス、酸素ガス、水蒸気ガス、水素ガス）の分圧が所定値以下に達するまで真空排気することで、第１及び第２の各チタン層の結晶粒界に、窒化チタンや酸化チタンといったチタン化合物が形成されることが可及的に抑制される。そして、第１及び第２の各チタン層の成膜時には、その成膜速度を３ｎｍ／ｓｅｃ～５ｎｍ／ｓｅｃの範囲内にすれば、第１及び第２の各チタン層を、粒径の大きい結晶粒がその膜厚方向に不揃いに重なって結晶粒界が膜厚方向に繋がらない結晶構造を有するものにできる。
上記のようにして成膜したチタン層をＸ線回折したところ、（００２）面での回折ピークと、（１００）面での回折ピークとが確認され、（００２）面での回折ピークに対する（１００）面での回折ピークの強度比は０．２０以上であった。このとき、（００２）面での回折ピークの半値幅が１．０ｄｅｇ以下、（１００）面での回折ピークの半値幅が０．６ｄｅｇ以下であり、これから、上記回析パターンを有していれば、第１及び第２の各チタン層の結晶粒界に、チタン化合物が形成されることが抑制され、粒径の大きい結晶粒がその膜厚方向に不揃いに重なって結晶粒界が繋がらない結晶構造を有するものとなる。そして、上記同様の積層構造体に対する引張試験にて５％または１０％の伸び量を与えるのに必要な引張荷重を加えても、積層構造体の伸び量は１０％以内に抑制され、しかも、引張試験後の積層構造体の表面観察でも、クラックが発生していないことが確認された。その結果、本発明の積層構造体は、従来例のものと比較して強い屈曲耐性を有する。
本発明の実施形態の積層構造体を模式的に説明する図。 本発明の実施形態の積層構造体の製造方法を実施するスパッタリング装置を模式的に説明する図。 図２に示す成膜チャンバＰｃ１を模式的に説明する図。 本発明の効果を確認する実験結果を示すグラフ。 （ａ）～（ｃ）は、比較実験１～比較実験３で成膜したチタン層の結晶構造を模式的に説明する図。
以下、図面を参照して、本発明の積層構造体及び積層構造体の製造方法の実施形態について説明する。
図１に示すように、本実施形態の積層構造体ＬＳは、基材Ｓｗを例えばガラス基板Ｓｇの表面にポリイミドフィルムＰｆを貼付したものとし（ガラス基板ＳｇとポリイミドフィルムＰｆとの界面で剥離可能）、基材Ｓｗ表面に、真空雰囲気中でスパッタリング法により一貫して順次成膜（積層）される第１のチタン層Ｌ１と、アルミニウム層Ｌ２と、第２のチタン層Ｌ３とを備える。
図２に示すように、上記積層構造体ＬＳの成膜に利用できるスパッタリング装置Ｓｍは、所謂クラスターツール式のものであり、搬送ロボットＲを有する中央の搬送チャンバＴｃを備え、搬送チャンバＴｃの周囲に、ゲートバルブＧｖを介して、ロードロックチャンバＬｃと、第１のチタン層Ｌ１を成膜する真空チャンバ（以下「成膜チャンバ」という）Ｐｃ１と、アルミ二ウム層Ｌ２を成膜する成膜チャンバＰｃ２と、第２のチタン層Ｌ３を成膜する成膜チャンバＰｃ３とが夫々連結されている。ここで、成膜チャンバＰｃ１，Ｐｃ２，Ｐｃ３内には、使用されるターゲットを除き、同一の構造部品が設けられるため、図３を参照して、成膜チャンバＰｃ１を例に説明すると、成膜チャンバＰｃ１には、ターボ分子ポンプやロータリーポンプなどからなる真空ポンプユニットＰｕに通じる排気管１１が接続され、成膜チャンバＰｃ１を所定の真空度（例えば１×１０－６Ｐａ）まで真空排気することができる。真空チャンバＰｃ１の側壁には、マスフローコントローラ１２が介設されたガス管１３が接続され、流量制御された希ガス（例えばアルゴンガス）を成膜チャンバＰｃ１内に導入することができる。成膜チャンバＰｃ１の上部には、チタン製のターゲット２（成膜チャンバＰｃ２では、アルミニウム製のターゲット）が基材Ｓｗを臨む姿勢で配置され、その上方に公知の磁石ユニット３が配置されている。
チタン製のターゲット２としては、純度が９９．９％以上のものが、また、アルミニウム製のターゲットとしては、純度が９９．９９％以上のものが利用される。ターゲット２には、スパッタ電源Ｐｓからの出力が接続され、負の電位を持つ直流電力をターゲット２に投入できる。成膜チャンバＰｃ１の下部には、ターゲット２に対向させて、ステージ４が配置され、基材Ｓｗを設置することができる。成膜チャンバＰｃ１には、その内部の全圧と不純物ガス（例えば、窒素ガス、酸素ガス、水蒸気ガス、水素ガス）の分圧とを測定する測定器５が設けられている。このような測定器５としては、電離真空計や質量分析計などの公知のものが利用できるため、これ以上の説明は省略する。以下に、スパッタリング装置Ｓｍによる積層構造体ＬＳの製造方法を具体的に説明する。
大気雰囲気のロードロックチャンバＬｃに基材Ｓｗを投入し、ロードロックチャンバＬｃを真空排気した後、搬送ロボットＲにより基材Ｓｗを成膜チャンバＰｃ１に搬送する。なお、ロードロックチャンバＬｃへの基材Ｓｗの投入に先立ち、搬送チャンバＴｃ及び各成膜チャンバＰｃ１，Ｐｃ２，Ｐｃ３は予め所定圧力（１×１０－３Ｐａ）まで真空排気され、待機状態となっている。基材Ｓｗが成膜チャンバＰｃ１のステージ４上に設置されると、真空排気を続行し、質量分析計５により測定される窒素ガスの分圧が３．０×１０－４Ｐａ以下、酸素ガスの分圧が９．０×１０－５Ｐａ以下、水蒸気ガスの分圧が８．０×１０－４Ｐａ以下、水素ガスの分圧が５．０×１０－５Ｐａ以下に達するまで成膜チャンバＰｃ１内を真空排気する（第１工程の真空排気工程）。
次に、各ガスの分圧が夫々所定値以下になると、真空排気されている成膜チャンバＰｃ１内に、その全圧が０．２Ｐａ～０．５Ｐａの範囲内に維持されるようにアルゴンガスを導入し、スパッタ電源Ｐｓからターゲット２に負の電位を持つ直流電力を２０ｋＷ～３０ｋＷ投入する。すると、成膜チャンバＰｃ１内にプラズマが形成され。プラズマ中で電離したアルゴンガスのイオンによりターゲット２がスパッタリングされる。これにより、ターゲット２から飛散したスパッタ粒子が基材Ｓｗの成膜面（ポリイミドフィルムＰｆ）に付着、堆積して基材Ｓｗ上に第１のチタン層Ｌ１が３ｎｍ／ｓｅｃ～５ｎｍ／ｓｅｃの成膜速度で成膜される（第１工程での成膜工程）。このとき、スパッタ時間を適宜設定して、第１のチタン層Ｌ１は、例えば１０ｎｍ～５０ｎｍの膜厚とされる。
第１工程の終了後、基材Ｓｗを成膜チャンバＰｃ２に搬送し、第１工程と同様に真空排気工程を行う。各ガスの分圧が夫々所定値以下になると、真空排気されている成膜チャンバＰｃ２内に、その全圧が０．２Ｐａ～０．５Ｐａの範囲内に維持されるようにアルゴンガスを導入し、スパッタ電源Ｐｓからアルミニウム製のターゲット２に負の電位を持つ直流電力を３０ｋＷ～４０ｋＷ投入する。すると、成膜チャンバＰｃ２内にプラズマが形成され、ターゲット２から飛散したスパッタ粒子が第１のチタン層Ｌ１の表面に付着、堆積して第１のチタン層Ｌ１上にアルミニウム層Ｌ２が７ｎｍ／ｓｅｃ～１０ｎｍ／ｓｅｃの成膜速度で成膜される（第２工程での成膜工程）。このとき、スパッタ時間を適宜制御して、アルミニウム層Ｌ２は、例えば２００ｎｍ～８００ｎｍの膜厚とされる。
第２工程の終了後、基材Ｓｗを成膜チャンバＰｃ３に搬送し、第１工程と同様に真空排気工程を行う。各ガスの分圧が夫々所定値以下になると、第１工程と同じスパッタ条件で、アルミ二ウム層Ｌ２の上に第２のチタン層Ｌ３が３ｎｍ／ｓｅｃ～５ｎｍ／ｓｅｃの成膜速度で成膜される（第３工程での成膜工程）。このとき、スパッタ時間を適宜制御して、第２のチタン層Ｌ３の膜厚は、第１のチタン層Ｌ１と同様の膜厚（例えば１０～５０ｎｍ）とされる。
以上説明したように積層構造体ＬＳを製造すると、各チタン層Ｌ１，Ｌ３の内部に不純物が取り込まれることが可及的に抑制され、結晶粒界Ｃｆに窒化チタンや酸化チタンといったチタン化合物が形成されることが抑制される（図１中、一点鎖線で囲う部分参照）。加えて、各チタン層Ｌ１，Ｌ３を３ｎｍ／ｓｅｃ～５ｎｍ／ｓｅｃの範囲内の成膜速度で成膜することで、結晶粒Ｃｇの粒径が従来例のものと比較して大きくなり、しかも、これらの結晶粒Ｃｇがその膜厚方向に不揃いに重なり、その結果として、結晶粒界Ｃｆが膜厚方向に繋がらない結晶構造を有するものにできる（図１参照）。なお、このようなチタン層Ｌ１，Ｌ３のＸ線回折を測定したところ、（００２）面での回折ピークと、（１００）面での回折ピークとが確認され、（００２）面での回折ピークに対する（１００）面での回折ピークの強度比は０．２０以上であった。このとき、（００２）面での回折ピークの半値幅が１．０ｄｅｇ以下であり、（１００）面での回折ピークの半値幅が０．６ｄｅｇ以下であった。
次に、上記効果を確認するために、上記スパッタリング装置Ｓｍを用い、以下の実験を行った。
発明実験では、基材Ｓｗをガラス基板Ｓｇ上面にポリイミドフィルムＰｆが貼付されたものとし、基材Ｓｗを成膜チャンバＰｃ１のステージ４上に設置した後、質量分析計５により測定される窒素ガスの分圧が１．０×１０－４Ｐａ、酸素ガスの分圧が８．０×１０－５Ｐａ、水蒸気ガスの分圧が５．０×１０－４Ｐａ、水素ガスの分圧が５．０×１０－５Ｐａに達するまで真空排気した（第１工程の真空排気工程）。このとき、真空チャンバＰｃ１内の全圧は７．３×１０－４Ｐａであった。真空排気工程の後、真空チャンバＰｃ１内の全圧が０．３Ｐａに維持されるようにアルゴンガスを流量１２０ｓｃｃｍで真空チャンバＰｃ１内に導入し、これと併せてターゲット２に直流電力を２０～３０ｋＷ投入してチタン製ターゲット２をスパッタリングして、３ｎｍ／ｓｅｃの成膜速度で基材Ｓｗ表面に第１のチタン層Ｌ１を５０ｎｍの膜厚で成膜した（第１工程の成膜工程）。成膜した第１のチタン層Ｌ１のＸ線回折を測定した結果を図４に実線で示す。表１も参照して、回折角（２θ）３８～３９°付近に（００２）面での回折ピークが、回折角３５～３６°付近に（１００）面での回折ピークが夫々確認され、（００２）面での回折ピークに対する（１００）面での回折ピークの強度比は０．２５、（００２）面での回折ピークの半値幅は０．５ｄｅｇ、（１００）面での回折ピークの半値幅は０．６ｄｅｇであった。第１工程の後、基材Ｓｗを成膜チャンバＰｃ２に搬送し、第１工程と同様に真空排気工程を行った後、成膜チャンバＰｃ２の全圧が０．３Ｐａに維持されるようにアルゴンガスを流量１２０ｓｃｃｍで成膜チャンバＰｃ２内に導入し、これと併せてアルミニウム製のターゲット２に直流電力を３５～４０ｋＷ投入してターゲット２をスパッタリングして、７ｎｍ／ｓｅｃの成膜速度で第１のチタン層Ｌ１上にアルミニウム層Ｌ２を５００ｎｍの膜厚で成膜した。成膜したアルミニウム層Ｌ２のＸ線回折を測定したところ、回折角（２θ）３８～３９°付近に（１１１）面での回折ピークが確認された。第２工程の後、基材Ｓｗを成膜チャンバＰｃ３に搬送し、第１工程と同様に真空排気工程を行い、その後、第１工程と同じ成膜条件で、３ｎｍ／ｓｅｃの成膜速度でアルミニウム層Ｌ２上に第２のチタン層Ｌ３を５０ｎｍの膜厚で成膜し、これにより、積層構造体ＬＳを得た。成膜した第２のチタン層Ｌ３のＸ線回折を測定したところ、第１のチタン層Ｌ１と同様の回折パターン（図４参照）が得られた。そして、このようにして得られた積層構造体ＬＳの屈曲耐性を確認するため、公知の形状（幅５ｍｍ、長さ２０ｍｍ、厚さ０．０２ｍｍ）を有する試験基材（ポリイミドフィルムＰｆ）をガラス基板Ｓｇ上に形成し、試験基材表面に上述したスパッタ条件で第１のチタン層Ｌ１、アルミニウム層Ｌ２、第２のチタン層Ｌ３を順次積層した後、ガラス基板ＳｇとポリイミドフィルムＰｆとの界面で剥離して得た積層構造体ＬＳに対して、引張試験機（ＯＲＩＥＮＴＥＣ製の「ＳＴＡ－１１５０」）を用いて引張試験（引張速度は０．５ｍｍ／ｍｉｎ）を実施したところ、５％、１０％の伸び量を与えるのに必要な引張荷重を加えても、積層構造体の伸び量は１０％以内（５％、８％）に抑えられることが確認された。また、５％、１０％の伸び量を与える引張荷重を加えたときの抵抗Ｒを抵抗測定器（ＡＤＶＡＮＴＥＳＴ製の「ＡＤ７４６１Ａ」）を用いて夫々測定し、引張荷重を加えないときの抵抗Ｒ０に対する抵抗上昇率（＝（Ｒ－Ｒ０）／Ｒ０）を求めたところ、１０％以内（５％、８％）に抑えることができることが確認された。また、引張試験後の積層構造体ＬＳの表面状態を市販のMicroscopeを用いて観察したところ、クラックが発生していないことが確認された。これらの結果より、本発明実験で得られた積層構造体ＬＳは、従来例のものと比較して強い屈曲耐性を有することが判った。
（表１）
Figure 0007196372000001
次に、上記発明実験に対する比較のため、以下の比較実験を行った。比較実験１では、第１及び第３の各工程の成膜工程での成膜チャンバＰｃ１内の全圧を０．６Ｐａに維持して成膜速度を２ｎｍ／ｓｅｃとした点を除き、上記発明実験と同様の方法で積層構造体ＬＳを得た。上記発明実験と同様の条件で引張試験を実施したところ、積層構造体ＬＳの伸び量が倍以上となることが確認された。また、上記発明実験と同様に抵抗上昇率を求めたところ、３０％、４００％であった。また、上記発明実験と同様に引張試験後の積層構造体ＬＳの表面状態を観察したところ、クラックが発生して白色化していることが確認された。これらの結果より、本比較実験１で得られた積層構造体ＬＳは弱い屈曲耐性を有することが判った。尚、本比較実験１で成膜された第１のチタン層Ｌ１のＸ線回折を測定したところ、図４に破線で示すように、（１００）面での回折ピークは確認されず、（００２）面での回折ピークのみが確認され、その（００２）面での回折ピークの半値幅は０．９ｄｅｇであった。このような回折パターンを有する場合、図５（ａ）に示すように、小さな結晶粒Ｃｇが膜厚方向に整列して結晶粒界Ｃｆがその膜厚方向にのびるように繋がった結晶構造を有すると推察される。
また、比較実験２では、第１及び第３の各工程にて真空排気工程を行わない点（成膜工程のみを行う点）を除き、上記発明実験と同様の方法で積層構造体ＬＳを得た。即ち、真空チャンバＰｃ１内の全圧が所定真空度（２．８×１０－３Ｐａ）に到達すると、不純物ガスの分圧に関わらず、真空チャンバＰｃ１内に希ガスを導入した。このときの不純物ガスの分圧を測定したところ、窒素ガスの分圧が５．０×１０－４Ｐａ、酸素ガスの分圧が２．０×１０－４Ｐａ、水蒸気ガスの分圧が２．０×１０－３Ｐａ、水素ガスの分圧が５．０×１０－５Ｐａであり、水素ガス以外は基準値を下回っていた。上記発明実験と同様の条件で引張試験を実施したところ、積層構造体ＬＳの伸び量は倍以上となることが確認された。また、上記発明実験と同様に抵抗上昇率を求めたところ、比較実験１よりも更に悪い１２０％、６５０％であった。また、上記発明実験と同様に引張試験後の積層構造体ＬＳの表面状態を観察したところ、クラックが発生して白色化していることが確認された。これらの結果より、本比較実験２で得られた積層構造体ＬＳは弱い屈曲耐性を有することが判った。尚、成膜した第１のチタン層Ｌ１のＸ線回折を測定したところ、（００２）面での回折ピークだけでなく（１００）面での回折ピークが観察されたものの、（００２）面での回折ピークに対する（１００）面での回折ピークの強度比は０．２０よりも小さい０．１１であった。また、（１００）面での回折ピークの半値幅は０．６ｄｅｇよりも大きい０．７ｄｅｇであった。このような回折パターンを有する場合、図５（ｂ）に示すように、結晶粒界Ｃｆに窒化チタンや酸化チタンといったチタン化合物Ｉｍが形成されていると推察される。
また、比較実験３では、第１及び第３の各工程の成膜時の成膜チャンバＰｃ１，Ｐｃ３内の全圧を０．６Ｐａに維持して成膜速度を２ｎｍ／ｓｅｃとし、第１及び第３の各工程にて真空排気工程を行わない点（成膜工程のみを行う点）を除き、上記発明実験と同様の方法で積層構造体ＬＳを得た。上記発明実験と同様の条件で引張試験を実施したところ、積層構造体ＬＳの伸び量が倍以上となることが確認された。また、上記発明実験と同様に抵抗上昇率を求めたところ、比較実験２よりも更に悪い３００％、９００％であった。また、上記発明実験と同様に引張試験後の積層構造体ＬＳの表面状態を観察したところ、クラックが発生して白色化していることが確認された。これらの結果より、本比較実験３で得られた積層構造体ＬＳは上記比較実験１，２よりも弱い屈曲耐性を有することが判った。尚、本比較実験３で成膜された第１のチタン層Ｌ１のＸ線回折を測定したところ、（１００）面での回折ピークは確認されず、（００２）面での回折ピークのみが確認され、その（００２）面での回折ピークの半値幅は０．８ｄｅｇであった。このような回折パターンを有する場合、図５（ｃ）に示すように、小さい結晶粒Ｃｇが膜厚方向に整列して結晶粒界Ｃｆがその膜厚方向にのびるように繋がった結晶構造を有し、しかも、その結晶粒界Ｃｆにチタン化合物Ｉｍが形成されていると推測される。
以上、本発明の実施形態について説明したが、本発明の技術思想の範囲を逸脱しない限り、種々の変形が可能である。上記実施形態では、積層構造体ＬＳとして第１のチタン層Ｌ１、アルミニウム層Ｌ２、第３のチタン層Ｌ３を積層したものを例に説明したが、第３のチタン層Ｌ３の上に更に窒化チタン層が積層されたものに対しても本発明を適用することができる。
また、上記実施形態では、成膜チャンバＰｃ１，Ｐｃ２，Ｐｃ３の間で基材Ｓｗをin-situで搬送し、真空雰囲気中で第１のチタン層Ｌ１、アルミニウム層Ｌ２、第２のチタン層Ｌ３を一貫して成膜する場合を例に説明したが、これに限定されず、第１及び第２のチタン層Ｌ１，Ｌ３とアルミニウム層Ｌ２とを異なるスパッタリング装置で実施する場合にも本発明は適用することができる。また、第１のチタン層Ｌ１と第２のチタン層Ｌ３とを同一の成膜チャンバで成膜してもよい。
ＬＳ…積層構造体、Ｌ１…第１のチタン層、Ｌ２…アルミニウム層、Ｌ３…第２のチタン層、Ｓｗ…基材、Ｐｃ１，Ｐｃ２，Ｐｃ３…成膜チャンバ（真空チャンバ）、２…ターゲット。

Claims (4)

  1. 第１のチタン層と、アルミニウム層と、第２のチタン層とを順次積層した積層構造体において、
    第１及び第２の各チタン層は、Ｘ線回折測定によるミラー指数における（００２）面及び（１００）面に回析ピークを持つ結晶構造を有し、（００２）面での回折ピークの半値幅が１．０ｄｅｇ以下、（１００）面での回折ピークの半値幅が０．６ｄｅｇ以下であることを特徴とする積層構造体。
  2. 前記アルミニウム層は、Ｘ線回折測定によるミラー指数における（１１１）面に回析ピークを持つ結晶構造を有することを特徴とする請求項１記載の積層構造体。
  3. 第１のチタン層と、アルミニウム層と、第２のチタン層とを順次積層した積層構造体の製造方法において、
    スパッタリング法により、基材上に第１のチタン層を成膜する第１工程と、第１のチタン層の上にアルミニウム層を成膜する第２工程と、アルミニウム層の上に第２のチタン層を成膜する第３工程とを含み、
    第１及び第３の各工程は、窒素ガスの分圧が３．０×１０－４Ｐａ以下、酸素ガスの分圧が９．０×１０－５Ｐａ以下、水蒸気ガスの分圧が８．０×１０－４Ｐａ以下、水素ガスの分圧が５．０×１０－５Ｐａ以下に夫々達するまで、チタン製のターゲットと基材とが配置された真空チャンバ内を真空排気する真空排気工程と、真空チャンバ内の全圧が０．２Ｐａ～０．５Ｐａの範囲内に維持されるように希ガスを導入し、チタン製のターゲットに所定電力を投入して３ｎｍ／ｓｅｃ～５ｎｍ／ｓｅｃの範囲内の成膜速度で第１及び第２の各チタン層を成膜する成膜工程と、を更に含むことを特徴とする積層構造体の製造方法。
  4. 前記第２工程は、アルミニウム製のターゲットと基材とが配置された真空チャンバ内の全圧が０．２Ｐａ～０．５Ｐａの範囲内に維持されるように希ガスを導入し、アルミニウム製のターゲットに所定電力を投入して７ｎｍ／ｓｅｃ～１０ｎｍ／ｓｅｃの範囲内の成膜速度でアルミニウム層を成膜する成膜工程を更に含むことを特徴とする請求項３記載の積層構造体の製造方法。
JP2022550351A 2020-09-16 2021-06-11 積層構造体及び積層構造体の製造方法 Active JP7196372B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020155773 2020-09-16
JP2020155773 2020-09-16
PCT/JP2021/022329 WO2022059277A1 (ja) 2020-09-16 2021-06-11 積層構造体及び積層構造体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2022059277A1 JPWO2022059277A1 (ja) 2022-03-24
JP7196372B2 true JP7196372B2 (ja) 2022-12-26

Family

ID=80776754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022550351A Active JP7196372B2 (ja) 2020-09-16 2021-06-11 積層構造体及び積層構造体の製造方法

Country Status (5)

Country Link
JP (1) JP7196372B2 (ja)
KR (1) KR20220142473A (ja)
CN (1) CN116056884B (ja)
TW (1) TWI808439B (ja)
WO (1) WO2022059277A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264719B2 (ja) 2003-09-10 2009-05-20 丸大食品株式会社 食品容器
JP2012164940A (ja) 2011-02-09 2012-08-30 Rohm Co Ltd 半導体装置およびその製造方法
JP2015177105A (ja) 2014-03-17 2015-10-05 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053668B2 (ja) * 1990-07-05 2000-06-19 旭硝子株式会社 熱線遮断膜
JP2805663B2 (ja) * 1991-02-19 1998-09-30 ソニー株式会社 配線形成方法
TW335504B (en) * 1996-07-09 1998-07-01 Applied Materials Inc A method for providing full-face high density plasma deposition
JPH10223632A (ja) * 1997-02-04 1998-08-21 Nippon Steel Corp 半導体装置
JP3177208B2 (ja) * 1998-02-06 2001-06-18 株式会社ジャパンエナジー 高純度チタニウムスパッタリングターゲット
JP3643563B2 (ja) * 2002-02-18 2005-04-27 株式会社東芝 半導体集積回路装置およびその製造方法
CN1823425A (zh) * 2003-07-10 2006-08-23 松下电器产业株式会社 有机薄膜晶体管及其制造方法、以及使用了它的有源矩阵型显示器和无线识别标签
CN102791475B (zh) * 2010-03-02 2016-01-20 住友金属矿山株式会社 层合体及其制造方法以及使用其的功能元件
KR102377388B1 (ko) * 2016-07-07 2022-03-21 가부시키가이샤 몰디노 하드 코팅, 하드 코팅된 공구 및 이들의 제조 방법들
JP6871301B2 (ja) * 2019-04-26 2021-05-12 株式会社東芝 スパッタリングターゲット、窒化チタン膜の製造方法、および半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264719B2 (ja) 2003-09-10 2009-05-20 丸大食品株式会社 食品容器
JP2012164940A (ja) 2011-02-09 2012-08-30 Rohm Co Ltd 半導体装置およびその製造方法
JP2015177105A (ja) 2014-03-17 2015-10-05 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
JPWO2022059277A1 (ja) 2022-03-24
CN116056884B (zh) 2024-05-31
TWI808439B (zh) 2023-07-11
WO2022059277A1 (ja) 2022-03-24
CN116056884A (zh) 2023-05-02
KR20220142473A (ko) 2022-10-21
TW202216436A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
US9938616B2 (en) Physical vapor deposition of low-stress nitrogen-doped tungsten films
US9779958B2 (en) Method of, and apparatus for, forming hard mask
JP5901762B2 (ja) ハードマスクの製造方法
TW200815618A (en) Silicon thin-film and method of forming silicon thin-film
US20040137158A1 (en) Method for preparing a noble metal surface
KR102205227B1 (ko) 붕소계 막의 성막 방법 및 성막 장치
JP7196372B2 (ja) 積層構造体及び積層構造体の製造方法
TWI489531B (zh) Manufacture method and electrode structure of electronic parts
US10988838B2 (en) Color film and method of forming the same
CN107710391B (zh) 对多层膜进行蚀刻的方法
JPH11335815A (ja) 透明導電膜付き基板および成膜装置
US20150235855A1 (en) Metal Deposition with Reduced Stress
TWI837198B (zh) 用於壓電塗層的沉積方法
WO2017199468A1 (ja) 内部応力制御膜の形成方法
Peng et al. Microstructure and blue photoluminescence of hydrogenated silicon carbonitride thin films
JP7517911B2 (ja) 成膜方法及びスパッタリング装置
JP4734864B2 (ja) スパッタリング方法
CN114892129A (zh) 使用水蒸汽制造用于显示器制造的层的方法和所述方法的设备
JP2000235968A (ja) ドライエッチング装置及びそれを用いたドライエッチング方法
JPH04284665A (ja) 半導体装置及びその製造方法
JP2009019240A5 (ja)
JPH0430527A (ja) 半導体装置の製造方法
JPH11172429A (ja) 超平滑膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221214

R150 Certificate of patent or registration of utility model

Ref document number: 7196372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150