JP4734864B2 - スパッタリング方法 - Google Patents

スパッタリング方法 Download PDF

Info

Publication number
JP4734864B2
JP4734864B2 JP2004219727A JP2004219727A JP4734864B2 JP 4734864 B2 JP4734864 B2 JP 4734864B2 JP 2004219727 A JP2004219727 A JP 2004219727A JP 2004219727 A JP2004219727 A JP 2004219727A JP 4734864 B2 JP4734864 B2 JP 4734864B2
Authority
JP
Japan
Prior art keywords
target
substrate
gas
thin film
rare gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004219727A
Other languages
English (en)
Other versions
JP2006037172A (ja
Inventor
誠二 中嶋
斉 山西
崇文 大熊
昌裕 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004219727A priority Critical patent/JP4734864B2/ja
Publication of JP2006037172A publication Critical patent/JP2006037172A/ja
Application granted granted Critical
Publication of JP4734864B2 publication Critical patent/JP4734864B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、スパッタリングにより薄膜を形成するためのスパッタリング方法に関するものである。
半導体集積回路(以下IC)の製造工程では誘電体の成膜が種々行われる。その目的は、例えば層間絶縁膜、エッチングや選択的なイオン注入や選択的な電極の形成のためのマスク、パッシベーション、キャパシタの誘電体膜等である。目的により材質やプラズマ処理方法が選ばれる。たとえば、CVD、ドライエッチング、スパッタリング等種々用いられている。近年ICの小型化のためにキャパシタの誘電体膜にチタン酸バリウムストロンチウム(BST)やチタン酸ストロンチウム(STO)等の高誘電体物質のプラズマ処理を行うことが検討されている。さらにセンサやアクチュエータ、不揮発性メモリデバイス用にチタン酸ジルコン酸鉛(PZT)、ストロンチウムビスマスタンタレート(SBT)といった強誘電体物質のプラズマ処理も検討されている。
従来のプラズマ処理装置を、スパッタリング装置を例に図面を参照して以下に説明する。
図11はそれを概念的に示す縦断面図である。
従来のスパッタリング装置は真空引き可能な真空容器91でスパッタ室を形成し、スパッタ室の下方にはターゲット92が下部電極93に固定保持される。さらにターゲット92の裏面には内側磁石94とそれを取り囲むように内側磁石94とは反対の磁化成分を持つ外側磁石95が配され、両磁石(94および95)はヨーク96で磁気的に結合されている。この磁石(94および95)により、ターゲット92表面には弧状の磁力線97が形成される。下部電極93は真空容器91とは電気的に絶縁されている。そして下部電極93はターゲット92の温度が上昇するのを防ぐために水冷機構を内蔵するが図示を略している。
そして、スパッタ室の上方には基板保持機構98が下部電極93に対向して平行に配置される。そして、この基板保持機構98は真空容器91と電気的に絶縁されており、浮遊電位である。そして、基板保持機構98上に基板例えば半導体基板99が載置される。そして、基板保持機構98は基板99を所定の温度に維持するための加熱機構を内蔵するが図示していない。
そして、下部電極93と真空容器91(接地)間に高周波電源910により、所定の高周波電力が所定の負のDCバイアスのもとに与えられる。
このスパッタリング装置で成膜処理を行うには、基板保持機構98上に基板(例えば基板99)を載置し、図示しない排気口につながる真空ポンプ(図示せず)により真空に引き、次に図示しないガス導入口から所定のガス(例えば、Arガス)を所定流量導入しつつ排気口(図示せず)と真空ポンプ(図示せず)との間に介在する可変コンダクタンスバルブ(図示せず)を調節して所定の圧力に調節する。そして、高周波電力を印加してプラズマを発生させる。発生したプラズマ中の電子はターゲット92裏面に配置され磁石(94および95)が発生する弧状の磁力線97にトラップされ更に電離を促進しプラズマ密度を向上させる。
また、特許文献1には、希ガスとしてXeガスを用いることにより、Al合金中に取り込まれる希ガスの量が減少し薄膜の緻密性が向上することが記載されている。
更に、特許文献2にはAr、Xe、Krの混合ガスを用いてスパッタリングによりPt/Co多層膜、Pd/Co多層膜を形成することで良好な磁気特性が得られることが記載されている。
また、高い膜厚均一性を必要とする場合、ターゲットが侵食されるにつれ、実効的にターゲット‐基板間距離が離れ、基板上膜厚分布が変化してしまうが、新食糧に応じてターゲット‐基板間距離を離して行き、初期からターゲットエンドまで均一な膜厚分布を得ることも行われている。
特許第2735677号公報 特許第3001631号公報
しかしながら、従来のスパッタリング方法では、前述のようにターゲットが侵食されるに従い、ターゲット‐基板間距離を調整する必要がある。また、ワーク形状が変わった場合もターゲット‐基板間距離を調整する必要がある。このため生産性が悪いという問題があった。
本発明は、上記従来の問題点に鑑み、ターゲット侵食量、ワーク形状が変わってもターゲット−基板間距離を調整する必要がなく生産性が向上できるスパッタリング方法を提供するものである。
願発明のスパッタリング方法は、真空容器中に配置された基板に対向して設けられた形成したい薄膜の成分の一部または全部からなるターゲットに電力を印加することで前記基板を成膜するスパッタリング方法であって、前記真空容器内に前記ターゲットを構成する元素の原子量よりも大きな分子量を持つ希ガスと、前記ターゲットを構成する元素の原子量よりも小さな分子量を持つ希ガスとの混合ガスを導入し、前記ターゲットの侵食量が進むに連れ、前記混合ガスのうち前記ターゲットを構成する元素の原子量よりも小さな分子量を持つ希ガスの混合比を増やすことで、希ガスの混合比を変化させることを特徴とする。
以上の説明から明らかなように、本願発明のスパッタリング方法によれば、真空容器中に、形成したい薄膜の成分の一部または全部からなるターゲットを配し、前記真空容器中に希ガスもしくは反応性ガスの少なくともどちらか一方を導入しスパッタリング成膜を行う、スパッタリング方法において、前記真空容器内に前記ターゲットを構成する元素の原子量よりも大きな分子量を持つ希ガスと、前記ターゲットを構成する元素の原子量よりも小さな分子量を持つ希ガスとの混合ガスとし、前記ターゲットの侵食量が進むに連れ、前記混合ガスのうち前記ターゲットを構成する元素の原子量よりも小さな分子量を持つ希ガスの混合比を増やすことで、希ガスの混合比を変えるために、ターゲット侵食量が変わってもターゲット‐基板間距離を調整する必要がなく生産性が向上できるスパッタリング方法を提供することができる。
(実施の形態1)
図1に本発明の第1の実施の形態を示す。これは真空容器91に基板99(今回はSi基板を用いた)を投入しスパッタリングにより誘電体であるSiO2薄膜を形成するマグネトロンスパッタリング装置の例である。真空容器91の下部に外径200mmのターゲット92(ターゲット92としては所望の絶縁膜を構成する元素でできたもの、若しくは反応性ガスと反応して所望の絶縁物を形成することができる材料が好ましいが、今回はSiO2を用いた)及び下部電極93を配し、真空容器91の上部に基板99を配置可能な基板保持機構98を設け、ターゲット92−基板99間の距離を40mmとした。この真空容器中にArガスを導入し、真空容器内圧力を1.0Pa(グロー放電が維持できる圧力であれば良い)とした。このとき、真空容器内に反応性ガスを導入しても良い。下部電極93−真空容器91間に1kW高周波電力を、整合機を通して印加した(ターゲット92が導電性のものであれば直流電力でもよい)。基板99上に成膜されたSiO2薄膜膜厚分布を図2に示す。
次に、6mm侵食されたターゲットを用いて同様にSiO2薄膜を成膜した。このとき基板99上に成膜されたSiO2薄膜膜厚分布を図3に示す。基板99の外周側で膜厚が薄くなっていることが分かる。
そこで、新ターゲットを装着してSiO2の成膜を開始し、生産中に図4に示したようにターゲット侵食量に応じてHeガスの比を増やしていった。一例としてターゲットが6mm侵食されて時の膜厚分布を図5に示す。ターゲット侵食前(図2)と同等の膜厚分布が得られた。これによりターゲット侵食による膜厚分布の変化を吸収することができた。このことから、生産中にターゲットが侵食されても、ターゲット‐基板間距離を調整する必要がなくなり、生産性が向上できた。
(実施の形態2)
図6に本発明の第2の実施の形態を示す。
これは真空容器91に基板99(今回はSi基板を用いた)を投入しスパッタリングにより誘電体であるSiO2薄膜を形成するマグネトロンスパッタリング装置の例である。
真空容器91の下部に外径200mmのターゲット92(ターゲット92としては所望の絶縁膜を構成する元素でできたもの、もしくは反応性ガスと反応して所望の絶縁物を形成することができる材料が好ましいが、今回はSiO2を用いた)および下部電極93を配し、真空容器91の上部に平板基板99を配置可能な基板保持機構98を設け、ターゲット92−基板99間の距離を40mmとした。この真空容器中にArガスを導入し、真空容器内圧力を1.0Pa(グロー放電が維持できる圧力であれば良い)とした。(あるいは反応性ガスを混合しても良い。下部電極93−真空容器91間に1kW高周波電力を、整合機を通して印加した(ターゲット92が導電性のものであれば直流電力でもよい)。平板基板99上に成膜されたSiO2薄膜膜厚分布を図7に示す。
次に、基板直径120mm、基板中心でのターゲット-基板間距離と最外周でのターゲット-基板間距離との差が6mmである、凸形状球面基板上へ同様にSiO2薄膜を成膜した。このとき基板99上に成膜されたSiO2薄膜膜厚分布を図8に示す。基板99の外周側で膜厚が薄くなっていることが分かる。
そこで、基板直径120mm、基板中心でのターゲット-基板間距離と最外周でのターゲット-基板間距離との差が0〜6mmである、凸形状球面基板に対して、図9に示すような混合比でHeガスを導入し、SiO2薄膜を成膜した。一例として、基板中心でのターゲット-基板間距離と最外周でのターゲット-基板間距離との差が6mmある凸形状球面基板にHeガスのみを導入してSiO2薄膜を成膜して時の膜厚分布を図10に示す。平板基板上の膜厚分布(図7)と同等の膜厚分布が得られた。これによりワーク形状による膜厚分布の変化を吸収することができた。このことから生産中にワークの形状が変化しても、ターゲット‐基板間距離を調整する必要がなくなり、生産性が向上できた。
本発明の第1の実施例で用いたマグネトロンスパッタ装置の構成を示した断面図 本発明の第1の実施例でArガスを導入して成膜したSiO2薄膜の膜厚分布を示す図 本発明の第1の実施例で3mm侵食されたターゲットを用いて、Arガスを導入して成膜したSiO2薄膜の膜厚分布を示す図 本発明の第1の実施例でターゲット侵食量に応じたHeガスの混合比を示す図 本発明の第1の実施例でHeガスを導入して成膜したSiO2薄膜の膜厚分布を示す図 本発明の第2の実施例で用いたマグネトロンスパッタ装置の構成を示した断面図 本発明の第2の実施例で平板基板上にArガスを導入して成膜したSiO2薄膜の膜厚分布を示す図 本発明の第2の実施例で凸形状基板上にArガスを導入して成膜したSiO2薄膜の膜厚分布を示す図 本発明の第2の実施例で凸形状基板上にHeガスを導入して成膜したSiO2薄膜の膜厚分布を示す図 本発明の第2の実施例でワーク形状に応じたHeガスの混合比を示す図 従来例で用いたマグネトロンスパッタ装置の構成を示した断面図
符号の説明
91 真空容器
92 ターゲット
93 下部電極
94 内側磁石
95 外側磁石
96 ヨーク
97 弧状の磁力線
98 基板保持機構
99 基板
910 電源

Claims (1)

  1. 真空容器中に配置された基板に対向して設けられた形成したい薄膜の成分の一部または全部からなるターゲットに電力を印加することで前記基板を成膜するスパッタリング方法であって、
    前記真空容器内に前記ターゲットを構成する元素の原子量よりも大きな分子量を持つ希ガスと、前記ターゲットを構成する元素の原子量よりも小さな分子量を持つ希ガスとの混合ガスを導入し、前記ターゲットの侵食量が進むに連れ、前記混合ガスのうち前記ターゲットを構成する元素の原子量よりも小さな分子量を持つ希ガスの混合比を増やすことで、希ガスの混合比を変化させること
    を特徴とするスパッタリング方法。
JP2004219727A 2004-07-28 2004-07-28 スパッタリング方法 Expired - Fee Related JP4734864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004219727A JP4734864B2 (ja) 2004-07-28 2004-07-28 スパッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219727A JP4734864B2 (ja) 2004-07-28 2004-07-28 スパッタリング方法

Publications (2)

Publication Number Publication Date
JP2006037172A JP2006037172A (ja) 2006-02-09
JP4734864B2 true JP4734864B2 (ja) 2011-07-27

Family

ID=35902480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219727A Expired - Fee Related JP4734864B2 (ja) 2004-07-28 2004-07-28 スパッタリング方法

Country Status (1)

Country Link
JP (1) JP4734864B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885521B2 (ja) * 2012-02-01 2016-03-15 三菱電機株式会社 炭化珪素半導体装置の製造方法
WO2018216226A1 (ja) * 2017-05-26 2018-11-29 アドバンストマテリアルテクノロジーズ株式会社 成膜装置及び成膜方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05195211A (ja) * 1991-11-30 1993-08-03 Ricoh Co Ltd Al又はAl合金のスパッタリング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02182873A (ja) * 1989-01-10 1990-07-17 Seiko Epson Corp 薄膜の製造方法
JP2707951B2 (ja) * 1993-07-15 1998-02-04 日本電気株式会社 スパッタ方法
JPH07258840A (ja) * 1994-03-23 1995-10-09 Asahi Glass Co Ltd カーボン薄膜形成方法
JPH10265953A (ja) * 1997-03-27 1998-10-06 Canon Inc スパッタ膜、液晶素子及びこれらの製造方法
US6429097B1 (en) * 2000-05-22 2002-08-06 Sharp Laboratories Of America, Inc. Method to sputter silicon films
JP2003089548A (ja) * 2001-09-17 2003-03-28 Citizen Watch Co Ltd 時計用風防ガラスの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05195211A (ja) * 1991-11-30 1993-08-03 Ricoh Co Ltd Al又はAl合金のスパッタリング方法

Also Published As

Publication number Publication date
JP2006037172A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
TWI499682B (zh) 電漿處理腔室以及沉積薄膜的方法
US6627056B2 (en) Method and apparatus for ionized plasma deposition
KR100987835B1 (ko) 시드막의 성막 방법, 플라즈마 성막 장치 및 기억 매체
US6143128A (en) Apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US9633839B2 (en) Methods for depositing dielectric films via physical vapor deposition processes
TWI714553B (zh) 透過靶壽命控制一或多個薄膜性質的自動電容調節器電流補償
JP4344019B2 (ja) イオン化スパッタ方法
KR20130093612A (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US10513433B2 (en) Laminated ceramic chip component including nano thin film layer, manufacturing method therefor, and atomic layer vapor deposition apparatus therefor
JPH11168090A (ja) 半導体製造方法
JP4734864B2 (ja) スパッタリング方法
WO2007125836A1 (ja) Ti膜の成膜方法
JP4179047B2 (ja) プラズマ処理装置
JP5335916B2 (ja) 被膜表面処理方法
JP2009275281A (ja) スパッタリング方法及び装置
JP4175242B2 (ja) マグネトロンスパッタ装置および方法
WO2015011855A1 (ja) 酸化物薄膜の形成方法
JP5312138B2 (ja) スパッタリング方法
JP2005248222A (ja) スパッタリング方法
JP2007154224A (ja) スパッタリング方法および装置
KR100886989B1 (ko) Ti 막의 성막 방법 및 컴퓨터 판독 가능 기억 매체
WO2004049423A1 (ja) 半導体装置の製造方法
JP2006032602A (ja) スパッタリング装置および方法
JP4715736B2 (ja) スパッタリング装置
CN116065121A (zh) Pvd方法及设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070604

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees