JP7107120B2 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP7107120B2
JP7107120B2 JP2018172439A JP2018172439A JP7107120B2 JP 7107120 B2 JP7107120 B2 JP 7107120B2 JP 2018172439 A JP2018172439 A JP 2018172439A JP 2018172439 A JP2018172439 A JP 2018172439A JP 7107120 B2 JP7107120 B2 JP 7107120B2
Authority
JP
Japan
Prior art keywords
connecting member
semiconductor device
terminal pin
reinforcing member
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018172439A
Other languages
English (en)
Other versions
JP2020047377A (ja
Inventor
裕一朗 日向
龍男 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018172439A priority Critical patent/JP7107120B2/ja
Priority to US16/523,772 priority patent/US11133609B2/en
Priority to CN201910700405.9A priority patent/CN110913604B/zh
Publication of JP2020047377A publication Critical patent/JP2020047377A/ja
Application granted granted Critical
Publication of JP7107120B2 publication Critical patent/JP7107120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/20—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve
    • H01R43/205—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve with a panel or printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10878—Means for retention of a lead in a hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置、半導体装置の製造方法に関する。
従来より、基板や外部端子に端子ピンを接続する方法として以下のようなものが提案されている（例えば特許文献１から特許文献４を参照）。
特許文献１では、回路基板から引き出された端子とバスバーとを接続する構造について開示されている。バスバーには、筒状の接続補助端子がかしめにより接続されており、回路基板から突出する丸ピン端子を接続補助端子に挿入する。接続補助端子には、ネジが切られると共に溝が切られており、接続補助端子の外側からナットで締め付けることにより、丸ピン端子と接続補助端子との接続を強化している。
特許文献２では、長い棒状の接続端子をプリント基板のスルーホールに固定する構造について開示されている。接続端子は、スルーホールの内径より小さい外径を有し、一部が位置決め用に径方向へ突出している。接続端子をスルーホールに挿入した状態でスルーホールの隙間を半田で埋めることにより、接続端子とプリント基板が固定される。
特許文献３、４では、外部接続のための接続ピンを絶縁回路基板に配置する半導体装置について開示されている。端部にフランジが形成された接続筒体を絶縁回路基板の表面に半田付けし、接続筒体に接続ピンを圧入して接続ピンと絶縁回路基板とが固定される。
特開２００１－２５１７２６号公報 特開２０１１－１１４１５８号公報 特開２０１５－１７９６４６号公報 米国特許出願公開第２００９／０１９４８８４号明細書
特許文献１では、丸ピン端子を接続する接続補助端子に溝を形成するため、例えばφ２ｍｍ以下のパイプ材料を加工するとなると加工が複雑化してコストが増加するだけでなく、接続補助端子自体の強度低下の要因となりうる。また、特許文献３、４のように、接続筒体に接続ピンを圧入する場合、導通性を確保するために接続筒体の材質を純金属とすると、接続筒体の剛性を確保できず、接続ピンの密着性を損なうおそれがある。
本発明はかかる点に鑑みてなされたものであり、端子ピンと端子ピンを挿入する接続部材との密着性を確保することができる半導体装置、半導体装置の製造方法を提供することを目的の１つとする。
本発明の一態様の半導体装置は、絶縁基板の一方の面に金属層が形成された絶縁回路基板と、前記金属層に接合材を介して接合された筒状の接続部材と、前記接続部材に挿入された端子ピンと、前記接続部材の外周に配置された筒状の補強部材と、を備え、前記補強部材は、前記接続部材よりも硬い素材で形成されることを特徴とする。
本発明の一態様の半導体装置の製造方法は、絶縁基板の一方の面に金属層が形成された絶縁回路基板を準備する工程と、端子ピンを準備する工程と、筒状の接続部材を準備する工程と、前記接続部材よりも硬い素材で形成される筒状の補強部材を準備する工程と、前記補強部材を前記接続部材の外周に嵌める補強部材配置工程と、前記補強部材を嵌められた前記接続部材が接合材を介して前記金属層上に配置される接続部材配置工程と、前記接合材を加熱溶融した後、冷却固化して前記接続部材を前記金属層に接合する接合工程と、前記金属層に固定された前記接続部材に前記端子ピンを圧入する端子ピン圧入工程と、を備えることを特徴とする。
本発明の他の態様の半導体装置の製造方法は、絶縁基板の一方の面に金属層が形成された絶縁回路基板を準備する工程と、端子ピンを準備する工程と、筒状の接続部材を準備する工程と、前記接続部材よりも硬い素材で形成される筒状の補強部材を準備する工程と、前記接続部材が接合材を介して前記金属層上に配置される接続部材配置工程と、前記接合材を加熱溶融した後、冷却固化して前記接続部材を前記金属層に接合する接合工程と、前記金属層に固定された前記接続部材に前記端子ピンを挿入する端子ピン配置工程と、前記端子ピンが挿入された前記接続部材の外周に前記補強部材を圧入する補強部材圧入工程と、を備えることを特徴とする。
本発明によれば、端子と端子を挿入する接続部材との密着性を確保することができる。
本実施の形態に係る半導体装置の一例を示す断面模式図である。 本実施の形態に係る端子ピンの接続構造を示す部分斜視図及び分解斜視図である。 本実施の一態様に係る半導体装置の製造方法を示す模式図である。 本実施の他の態様に係る半導体装置の製造方法を示す模式図である。 第１変形例に係る端子ピンの接続構造を示す模式図である。 第２変形例に係る端子ピンの接続構造を示す模式図である。 第３変形例に係る端子ピンの接続構造を示す模式図である。
以下、本発明を適用可能な半導体装置について説明する。図１は、本実施の形態に係る半導体装置の一例を示す断面模式図である。図１Ａは半導体装置全体の模式図を表し、図１Ｂは図１Ａに示す端子ピンの周辺構成を具体化して拡大した模式図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
図１Ａに示すように、半導体装置１は、絶縁回路基板２と、半導体チップ３と、端子ピン４と、を含んで構成される。絶縁回路基板２は、金属層と絶縁層とを積層して構成される。具体的に絶縁回路基板２は、絶縁基板２０と、絶縁基板２０の上面（一方の面）に形成される金属層２１（回路層）と、絶縁基板２０の下面（他方の面）に形成される金属層２２（放熱層）と、を有している。金属層２１により回路パターンが形成される。
半導体チップ３は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって上面視方形状に形成され、例えば２つ設けられている。半導体チップ３のそれぞれの上面には、電極（不図示）が形成されている。半導体チップ３は、それぞれ半田等の接合材３０を介して金属層２１上に配置される。
なお、半導体チップ３としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられる。また、半導体チップ３として、ＩＧＢＴとＦＷＤを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。
端子ピン４は、外部電極（不図示）と金属層２１とを電気的に接続する端子（外部端子呼ばれてもよい）であり、例えば銅合金等の金属材料により棒状に形成される。端子ピン４は、接続部材５（スリーブと呼ばれてもよい）を介して金属層２１に接続される。
接続部材５は、筒状に形成されており、端子ピン４の先端が接続部材５に挿入又は圧入される。接続部材５は、銅等の金属材料で形成される導電体であり、半田等の接合材５０を介して金属層２１に接合される。接続部材５の素材は、純銅（無酸素銅）の他、銅含有金属等を採用することが可能である。接続部材５は、後述する補強部材６よりも導電率が高い素材で形成される。また、接続部材５の詳細形状は後述する。
接続部材５の外周には、筒状の補強部材６が嵌められる。詳細は後述するが、補強部材６、端子ピン４と接続部材５のとの密着性（密着性）を補強するものである。補強部材６は、銅等の金属材料で形成される導電体であり、その素材は、例えば接続部材５よりも硬い銅含有金属で形成される。具体的に補強部材６には、接続部材５よりもビッカース硬さが高い素材が用いられ、銅含有金属の他、タングステン及びその合金等も採用することが可能である。なお、補強部材６は、接続部材５よりも導電率が低い素材で形成され、導電体に限らず、セラミック等の絶縁体で形成されてもよい。
これらの構成を備える半導体装置１は、全体がエポキシ樹脂等の封止材７により封止されており、端子ピン４の他端（上端）が封止材７の外側に突出している。
ところで、上記のスリーブのような接続部材を介して端子ピンを絶縁回路基板に接続する場合、スリーブは比較的高い導電率の素材により形成されることが好ましい。導電率の高い素材として、例えば無酸素銅のような純銅を用いることが考えられるが、純銅は不純物を有しないため比較的柔らかい。このため、端子ピンを圧入した場合のスリーブの剛性が確保できず、端子ピンとスリーブとの密着性が十分に得られない場合が想定される。したがって、従来では、その密着性を確保するため、比較的硬いとされる銅合金がスリーブの素材として採用されている。しかしながら、銅合金は不純物を含有するため、純銅に比べて導電率が低く、端子ピンの導電性に影響を与えるおそれがある。すなわち、従来では、密着性の確保と導電性の確保との両立を図ることが困難であった。
そこで、本件発明者は、端子ピンの導電性及び端子ピンとスリーブとの密着性に着目し、本発明に想到した。具体的に本実施の形態では、端子ピン４が挿入された接続部材５（スリーブ）の外周に接続部材５よりも硬い筒状の補強部材６を配置する構成とした。この構成によれば、接続部材５の外周をより固い補強部材６で補強するため、接続部材５の素材を硬さよりも導電率を優先して選択することが可能である。上記のように接続部材５として、導電率の高い純銅等の素材を用いることで、接続部材５の電気抵抗を低減することができ、通電時のジュール熱の発生を抑制することが可能である。また、補強部材６を接続部材５よりも硬い素材としたことで、端子ピン４を接続部材５に挿入（圧入）した際の接続部材５の変形を補強部材６で抑制することが可能である。このように、端子ピン４と接続部材５との密着性の確保及び導電性の確保を両立することが可能になっている。
次に、図１及び図２を参照して、本実施の形態に係る端子ピンの接続構造について詳細に説明する。図２は、本実施の形態に係る端子ピンの接続構造を示す部分斜視図及び分解斜視図である。
図１Ｂ及び図２に示すように、端子ピン４は、所定径の円形断面を有する棒状に形成され、鉛直方向に延びている。具体的に端子ピン４は、円柱部４０の先端に基端側から第１縮径部４１、拡径部４２、第２縮径部４３をこの順に形成して構成される。第１縮径部４１、拡径部４２、第２縮径部４３は、予め円柱部４０の先端をプレス等の加工を施して形成されている。
円柱部４０は、後述する接続部材５（筒状部５１）の内径より大きい外径を有する。第１縮径部４１は、概して矩形断面を有し、最大外径が円柱部４０の外径及び接続部材５の内径より小さくなっている。拡径部４２は、概して矩形断面を有し、最大外径が接続部材５の内径より大きくなっている。また、拡径部４２の軸方向の長さは、接続部材５の長さより短くなっている。第２縮径部４３は、概して矩形断面を有し、最大外径が接続部材５の内径より小さくなっている。第１縮径部４１、拡径部４２及び第２縮径部４３の全体の軸方向の長さは、接続部材５の長さよりも短いことが好ましい。このように、端子ピン４は、少なくとも接続部材５の最小の内径よりも幅が大きい部分（拡径部４２）を有していてもよい。なお、端子ピン４の先端形状は、上記の構成に限定されず適宜変更が可能である。例えば、一様な円形断面の円柱部４０のみで端子ピン４が形成されてもよい。また、拡径部４２の断面形状は、矩形以外の多角形や円形に形成されてもよい。第１縮径部４１、第２縮径部４３も同様である。すなわち、端子ピン４は、接続部材５に挿入又は圧入可能な形状であれば、どのように形成されてもよい。
接続部材５は、鉛直方向に延びる筒状部５１と、筒状部５１の下端に設けられるフランジ部５２と、を含んで構成される。筒状部５１は、上記した端子ピン４を挿入又は圧入可能な内径を有し、具体的には拡径部４２より小さい内径を有していてもよい。フランジ部５２は、金属層２１に接続される側の筒状部５１の端部に設けられており、具体的には筒状部５１に対して拡径するリング形状を有する。フランジ部５２が接合材５０を介して金属層２１に接合されることで、接続部材５が金属層２１と電気的に接合される。
補強部材６は、接続部材５と略同じ長さの筒状体で形成され、接続部材５の外周を覆うように配置される。補強部材６は、接続部材５に対して挿入又は圧入可能に構成される。具体的に補強部材６は、筒状部５１の外径より小さい内径を有していてもよい。本実施の形態では、補強部材６の内径全体が接続部材５の外径より小さい場合について示しているが、これに限らず、少なくとも一部分が接続部材５の外径より小さいようにしてもよい。そして、補強部材６の素材は、接続部材５の素材よりも弾性率が低くかつ引張強さが高いことがより望ましい。
図１Ｂに示すように、接続部材５には、内周に端子ピン４が圧入され、外周に補強部材６が圧入される。具体的に端子ピン４の先端は、接続部材５に対して所定量挿入（圧入）されている。ここで、接続部材５の軸方向において、金属層２１側から順に端子ピン４が挿入されていない領域を非挿入領域Ｌ１、端子ピン４が挿入された領域を挿入領域Ｌ２と呼ぶことにする。より具体的には、接続部材５（フランジ部５２）の下端から接続部材５の内部に挿入された端子ピン４（第２縮径部４３）の下端までの範囲を非挿入領域Ｌ１とし、端子ピン４の下端から接続部材５の上端までの範囲を挿入領域Ｌ２とする。挿入領域Ｌ２においては、端子ピン４（拡径部４２）が接続部材５に圧入された場合の接続部材５の変形を補強部材６で抑制することができる。このため、端子ピン４と接続部材５との密着性を確保することが可能である。非挿入領域Ｌ１においては、接続部材５と補強部材６とが密着することで導電性が向上されている。圧入する操作は、端子ピン４を接続部材５の内周に圧入する操作、又は補強部材６を接続部材５の外周に圧入する操作のいずれか少なくとも一方を行ってもよく、または、両方の操作を行ってもよい。
また、接続部材５の外周面及び／又は補強部材６の内周面には、ニッケルやスズ等のメッキが施されていることが好ましい。例えばスズメッキの場合、加熱時にメッキ部分が溶融して、接続部材５の外周面と補強部材６の内周面とが化学的に結合して密着性が向上される。この結果、接続部材５だけでなく、補強部材６にも電流が流れ易くなり、電気抵抗を低減してジュール熱を更に低減することが可能である。なお、メッキは、接続部材５と補強部材６の両方に施されてもよく、いずれか一方にのみ施されてもよい。また、メッキの厚さは、圧入時の接続部材５と補強部材６との僅かな隙間を溶融時のメッキで埋める程度の厚さであることが好ましい。これにより、接続部材５と補強部材６との化学的密着性をより向上することが可能である。
次に、図３を参照して、本実施の一態様に係る半導体装置の製造方法について説明する。図３は、本実施の一態様に係る半導体装置の製造方法を示す模式図である。図３Ａ－Ｄは、端子ピン４を接続部材５に挿入するまでの遷移図を表している。なお、以下に示す半導体装置の製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
図３に示すように、本実施の一態様に係る半導体装置の製造方法は、絶縁回路基板２を準備する工程と、端子ピン４を準備する工程と、接続部材５を準備する工程と、補強部材６を準備する工程と、補強部材６を接続部材５の外周に嵌める補強部材配置工程と、接続部材５を金属層２１上に配置する接続部材配置工程と、接続部材５を金属層に接合する接合工程と、端子ピン４を圧入する端子ピン圧入工程と、から構成される。
先ず、予め絶縁回路基板２、端子ピン４、接続部材５及び補強部材６を準備しておく。そして、補強部材配置工程が実施される。補強部材配置工程においては、図３Ａに示すように、接続部材５（筒状部５１）の外周に補強部材６が嵌められる。具体的に補強部材６は、一方の端部（下端部）がフランジ部５２の上面に当接するまで圧入される。補強部材６の内径が接続部材５の外径より小さく、補強部材６よりも接続部材５の方が比較的柔らかいため、接続部材５は、径方向内側へ圧縮される。
次に、接続部材配置工程が実施される。接続部材配置工程においては、図３Ｂに示すように、補強部材６を嵌められた接続部材５が金属層２１上に配置される。具体的にフランジ部５２が接合材５０を介して金属層２１上に載置される。接合材５０は、フランジ部５２の外径に沿うように円形状に配置される。フランジ部５２により接合材５０を介して金属層２１との接触面積が確保されるため、接続部材５の姿勢が安定すると共に、金属層２１との密着性を確保することが可能である。
次に、接合工程が実施される。接合工程においては、接合材５０を加熱溶融した後、冷却固化して接続部材５を金属層２１に接合する。例えば、図３Ｂに示す状態で絶縁回路基板２が炉に投入され、接合材５０の溶融温度まで加熱される。接合材５０は溶融してフランジ部５２と金属層２１との間にフィレットを形成し（図３Ｃ参照）、その後に冷却固化することで接続部材５が金属層２１と電気的に接続される。
次に、端子ピン圧入工程が実施される。端子ピン圧入工程においては、図３Ｃに示すように、金属層２１に固定された接続部材５に端子ピン４を圧入する。図３Ｄに示すように、端子ピン４は、先端が筒状部５１の開口端から押し込まれ、所定深さまで挿入される。このとき、拡径部４２が筒状部５１の内面に接触しながら押し込まれる。この結果、端子ピン４と接続部材５とが電気的に接続される。筒状部５１の外周が補強部材６によって覆われているため、筒状部５１の変形が極力抑えられている。以上の工程を経ることで、端子ピン４と絶縁回路基板２とが電気的に接続される。
次に、図４を参照して、本実施の他の態様に係る半導体装置の製造方法について説明する。図４は、本実施の他の態様に係る半導体装置の製造方法を示す模式図である。図４Ａ－Ｄは、端子ピン４を接続部材５に挿入するまでの遷移図を表している。なお、以下に示す半導体装置の製造方法は、一部工程の順序が図３と異なり、構成部品は図３と同じである。このため、共通する内容は適宜省略する。
図４に示すように、本実施の形態に係る配線基板の製造方法は、絶縁回路基板２を準備する工程と、端子ピン４を準備する工程と、接続部材５を準備する工程と、補強部材６を準備する工程と、接続部材５を金属層２１上に配置する接続部材配置工程と、接続部材５を金属層２１に接合する接合工程と、接続部材５に端子ピン４を挿入する端子ピン配置工程と、補強部材６を圧入する補強部材圧入工程と、から構成される。
先ず、予め絶縁回路基板２、端子ピン４、接続部材５及び補強部材６を準備しておく。そして、接続部材配置工程が実施される。接続部材配置工程においては、図４Ａに示すように、接続部材５が金属層２１上に配置される。具体的にフランジ部５２が接合材５０を介して金属層２１上に載置される。
次に、接合工程が実施される。接合工程においては、接合材５０を加熱溶融した後、冷却固化して接続部材５を金属層２１に接合する。例えば、図４Ａに示す状態で絶縁回路基板２が炉に投入され、接合材５０の溶融温度まで加熱される。接合材５０は溶融してフランジ部５２と金属層２１との間にフィレットを形成し（図４Ｂ参照）、その後に冷却固化することで接続部材５が金属層２１と電気的に接続される。
次に、端子ピン配置工程が実施される。端子ピン配置工程においては、図４Ｂに示すように、金属層２１に固定された接続部材５に端子ピン４を挿入する。端子ピン４は、先端が筒状部５１の開口端から押し込まれ、所定深さまで挿入される。このとき、拡径部４２が筒状部５１の内面に接触しながら押し込まれる。この結果、端子ピン４と接続部材５とが電気的に接続される。
次に、補強部材配置工程が実施される。補強部材配置工程においては、図４Ｃに示すように、端子ピン４が挿入された接続部材５（筒状部５１）の外周に補強部材６を圧入する。具体的に補強部材６は、一方の端部（下端部）がフランジ部５２の上面に当接するまで圧入される（図４Ｄ参照）。補強部材６の内径が接続部材５の外径より小さく、補強部材６よりも接続部材５の方が比較的柔らかいため、接続部材５は、径方向内側へ圧縮される。これにより、端子ピン４と接続部材５との密着性が向上されている。以上の工程を経ることで、端子ピン４と絶縁回路基板２とが電気的に接続される。
このように、図３及び図４では、接続部材５の外周に補強部材６に配置する順序が異なるものの、いずれの場合においても比較的硬い補強部材６により端子ピン４と接続部材５との密着性を強化することが可能である。
次に、図５から図７を参照して、変形例について説明する。図５は、第１変形例に係る端子ピンの接続構造を示す模式図である。図６は、第２変形例に係る端子ピンの接続構造を示す模式図である。図７は、第３変形例に係る端子ピンの接続構造を示す模式図である。
上記実施の形態では、補強部材６が接続部材５の長さに対応した長さを有する場合について説明したが、この構成に限定されない。図５に示す構成も可能である。図５においては、補強部材８０の軸方向の長さが、挿入領域Ｌ２で接続部材５の外周を覆う長さであることを特徴とする。より具体的には、補強部材８０は、拡径部４２の長さに対応して設けられている。この構成によれば、端子ピン４と接続部材５との密着性を確保しつつ、補強部材８０の長さを短くすることができ、部材コストを削減することが可能である。
また、図５は、図３に示す方法で端子ピン４を接続部材５の挿入領域Ｌ２に圧入したものであり、接続部材５（筒状部５１）は、挿入領域Ｌ２の最大の内径よりも非挿入領域Ｌ１の内径が小さくなっている。この構成によれば、端子ピン４が接続部材５に圧入されたことで、端子ピン４と接続部材５の電気的及び機械的な接続（密着性）を強固にすることが可能である。
なお、図５においては、補強部材８０の挿入量を調整することが困難である場合が想定される。そこで、図６においては、補強部材８１が、接続部材５に対する挿入深さを規制するストッパ部８２を有することを特徴とする。具体的には、筒状の補強部材８１の上端側に径方向内側に突出するリング状のフランジによってストッパ部８２を構成する。補強部材８１が接続部材５に挿入（圧入）された際にストッパ部８２が筒状部５１の上端に当接することで、補強部材８１の挿入深さが規制される。この結果、挿入領域Ｌ２内で補強部材８１を配置することが可能である。
また、図６は、図４に示す方法で端子ピン４を接続部材５に挿入した後、補強部材８１を接続部材５に圧入したものであり、接続部材５は、挿入領域Ｌ２の最小の内径よりも非挿入領域Ｌ１の内径が大きくなっている。この構成によれば、補強部材８１が挿入領域Ｌ２の外周に圧入されたことで、端子ピン４と接続部材５の電気的及び機械的な接続（密着性）を強固にすることが可能である。
また、上記実施の形態では、補強部材６，８０，８１が一様な円環状断面を有する場合について説明したが、この構成に限定されない。例えば、図７に示す構成も可能である。図７は、補強部材８３を軸方向からみた平面図である。補強部材８３は、内周が円形でなく、接続部材５の外周に対して径方向内側に膨らむ凸部８４と径方向外側に凹む凹部８５とを交互に４つずつ配置して構成される。補強部材８３の中心Ｃを挟んで対向する一対の凸部８４の間隔が接続部材５の外径よりも小さくなっているため、接続部材５に対して補強部材８３を圧入することが可能である。なお、この場合、圧入後に補強部材８３の外周を径方向内側にかしめて端子ピン４と接続部材５との密着性を更に向上してもよい。なお、凸部８４及び凹部８５の数は、４つずつに限らず適宜変更が可能である。
また、上記実施の形態では、絶縁回路基板２に端子ピン４が１つ接続される構成としたが、この構成に限定されない。端子ピン４は２つ以上配置されてもよい。
また、上記実施の形態では、硬さを示す指標として、ビッカース硬さを例示して説明したが、これに限定されない。例えば、ロックウェル硬さ、ブリネル硬さ、ショア硬さ等、各種素材の硬さを示す指標を採用することが可能である。また、弾性率及び引張強さは、試験片を引っ張った際の変位量と引張力を測定することで取得できる。例えば、引張強さは、JIS Z2241 「金属材料引張試験方法」、またはISO 6892 「 Metallic materials - Tensile testing 」に従って測定できる。弾性率及び引張強さを測定する温度は、半導体装置の最高使用温度で行われる。弾性率（静的ヤング率）は、縦軸に応力、横軸にひずみをとった応力-ひずみ曲線の直線部の傾きに相当する。具体的には、JIS Z 2280(金属材料のヤング率)の静的ヤング率試験方法の内、高温ヤング率の測定方法に基づいて測定できる。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体装置は、絶縁基板の一方の面に金属層が形成された絶縁回路基板と、前記金属層に接合材を介して接合された筒状の接続部材と、前記接続部材に挿入された端子ピンと、前記接続部材の外周に配置された筒状の補強部材と、を備え、前記補強部材は、前記接続部材よりも硬い素材で形成されることを特徴とする。
また、上記実施の形態に係る半導体装置において、前記補強部材の素材は、前記接続部材の素材よりもビッカース硬さが高いことを特徴とする。
また、上記実施の形態に係る半導体装置において、前記補強部材の素材は、前記接続部材の素材よりも弾性率が低くかつ引張強さが高いことを特徴とする。
また、上記実施の形態に係る半導体装置において、前記接続部材の素材は、銅又は銅含有金属で構成されることを特徴とする。
また、上記実施の形態に係る半導体装置において、前記端子ピンは、前記接続部材の最小の内径よりも幅が大きい部分を有することを特徴とする。
また、上記実施の形態に係る半導体装置において、前記補強部材の内径は、前記接続部材の外径よりも小さい部分を含むことを特徴する。
また、上記実施の形態に係る半導体装置において、前記接続部材は、前記補強部材よりも導電率が高いことを特徴とする。
また、上記実施の形態に係る半導体装置において、前記接続部材は、前記金属層に接合される側の端部にフランジ部を有することを特徴とする。
また、上記実施の形態に係る半導体装置において、前記接続部材は、前記金属層側から順に前記端子ピンが挿入されていない非挿入領域と、前記端子ピンが挿入された挿入領域と、を有し、前記補強部材は、前記挿入領域を覆う長さであることを特徴とする。
また、上記実施の形態に係る半導体装置において、前記補強部材は、前記接続部材に対する挿入深さを規制するストッパ部を有することを特徴とする。
また、上記実施の形態に係る半導体装置において、前記端子ピンは、前記接続部材の前記挿入領域に圧入されており、前記接続部材は、前記挿入領域の最大の内径よりも前記非挿入領域の内径が小さいことを特徴とする。
また、上記実施の形態に係る半導体装置において、前記補強部材は、前記接続部材の外周に圧入されており、前記接続部材は、前記挿入領域の最小の内径よりも前記非挿入領域の内径が大きいことを特徴とする。
また、上記実施の形態に係る半導体装置において、前記接続部材の外周面及び／又は前記補強部材の内周面に、メッキが施されていることを特徴とする。
また、上記実施の形態に係る半導体装置において、前記メッキの厚さは、接続部材と補強部材との隙間を埋める厚さであることを特徴とする。
また、上記実施の形態に係る半導体装置の製造方法は、絶縁基板の一方の面に金属層が形成された絶縁回路基板を準備する工程と、端子ピンを準備する工程と、筒状の接続部材を準備する工程と、前記接続部材よりも硬い素材で形成される筒状の補強部材を準備する工程と、前記補強部材を前記接続部材の外周に嵌める補強部材配置工程と、前記補強部材を嵌められた前記接続部材が接合材を介して前記金属層上に配置される接続部材配置工程と、前記接合材を加熱溶融した後、冷却固化して前記接続部材を前記金属層に接合する接合工程と、前記金属層に固定された前記接続部材に前記端子ピンを圧入する端子ピン圧入工程と、を備えることを特徴とする。
また、上記実施の形態に係る半導体装置の製造方法は、絶縁基板の一方の面に金属層が形成された絶縁回路基板を準備する工程と、端子ピンを準備する工程と、筒状の接続部材を準備する工程と、前記接続部材よりも硬い素材で形成される筒状の補強部材を準備する工程と、前記接続部材が接合材を介して前記金属層上に配置される接続部材配置工程と、前記接合材を加熱溶融した後、冷却固化して前記接続部材を前記金属層に接合する接合工程と、前記金属層に固定された前記接続部材に前記端子ピンを挿入する端子ピン配置工程と、前記端子ピンが挿入された前記接続部材の外周に前記補強部材を圧入する補強部材圧入工程と、を備えることを特徴とする。
以上説明したように、本発明は、端子ピンと端子ピンを挿入する接続部材との密着性を確保することができるという効果を有し、特に、半導体装置、半導体装置の製造方法に有用である。
１ ：半導体装置
２ ：絶縁回路基板
３ ：半導体チップ
４ ：端子ピン
５ ：接続部材
６ ：補強部材
７ ：封止材
２０ ：絶縁基板
２１ ：金属層
２２ ：金属層
３０ ：接合材
４０ ：円柱部
４１ ：第１縮径部
４２ ：拡径部
４３ ：第２縮径部
５０ ：接合材
５１ ：筒状部
５２ ：フランジ部
８０ ：補強部材
８１ ：補強部材
８２ ：ストッパ部
８３ ：補強部材
８４ ：凸部
８５ ：凹部
Ｃ ：中心
Ｌ１ ：非挿入領域
Ｌ２ ：挿入領域

Claims (16)

  1. 絶縁基板の一方の面に金属層が形成された絶縁回路基板と、
    前記金属層に接合材を介して接合された筒状の接続部材と、
    前記接続部材に挿入された端子ピンと、
    前記接続部材の外周に配置された筒状の補強部材と、を備え、
    前記補強部材は、前記接続部材よりも硬い素材で形成されることを特徴とする半導体装置。
  2. 前記補強部材の素材は、前記接続部材の素材よりもビッカース硬さが高いことを特徴とする請求項１に記載の半導体装置。
  3. 前記補強部材の素材は、前記接続部材の素材よりも弾性率が低くかつ引張強さが高いことを特徴とする請求項２に記載の半導体装置。
  4. 前記接続部材の素材は、銅又は銅含有金属で構成されることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記端子ピンは、前記接続部材の最小の内径よりも幅が大きい部分を有することを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記補強部材の内径は、前記接続部材の外径よりも小さい部分を含むことを特徴する請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記接続部材は、前記補強部材よりも導電率が高いことを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記接続部材は、前記金属層に接合される側の端部にフランジ部を有することを特徴とする請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記接続部材は、前記金属層側から順に前記端子ピンが挿入されていない非挿入領域と、前記端子ピンが挿入された挿入領域と、を有し、
    前記補強部材は、前記挿入領域を覆う長さであることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 前記補強部材は、前記接続部材に対する挿入深さを規制するストッパ部を有することを特徴とする請求項９に記載の半導体装置。
  11. 前記端子ピンは、前記接続部材の前記挿入領域に圧入されており、
    前記接続部材は、前記挿入領域の最大の内径よりも前記非挿入領域の内径が小さいことを特徴とする請求項９又は請求項１０に記載の半導体装置。
  12. 前記補強部材は、前記接続部材の外周に圧入されており、
    前記接続部材は、前記挿入領域の最小の内径よりも前記非挿入領域の内径が大きいことを特徴とする請求項９又は請求項１０に記載の半導体装置。
  13. 前記接続部材の外周面及び／又は前記補強部材の内周面に、メッキが施されていることを特徴とする請求項１から請求項１２のいずれか一項に記載の半導体装置。
  14. 前記メッキの厚さは、接続部材と補強部材との隙間を埋める厚さであることを特徴とする請求項１３に記載の半導体装置。
  15. 絶縁基板の一方の面に金属層が形成された絶縁回路基板を準備する工程と、
    端子ピンを準備する工程と、
    筒状の接続部材を準備する工程と、
    前記接続部材よりも硬い素材で形成される筒状の補強部材を準備する工程と、
    前記補強部材を前記接続部材の外周に嵌める補強部材配置工程と、
    前記補強部材を嵌められた前記接続部材が接合材を介して前記金属層上に配置される接続部材配置工程と、
    前記接合材を加熱溶融した後、冷却固化して前記接続部材を前記金属層に接合する接合工程と、
    前記金属層に固定された前記接続部材に前記端子ピンを圧入する端子ピン圧入工程と、を備えることを特徴とする半導体装置の製造方法。
  16. 絶縁基板の一方の面に金属層が形成された絶縁回路基板を準備する工程と、
    端子ピンを準備する工程と、
    筒状の接続部材を準備する工程と、
    前記接続部材よりも硬い素材で形成される筒状の補強部材を準備する工程と、
    前記接続部材が接合材を介して前記金属層上に配置される接続部材配置工程と、
    前記接合材を加熱溶融した後、冷却固化して前記接続部材を前記金属層に接合する接合工程と、
    前記金属層に固定された前記接続部材に前記端子ピンを挿入する端子ピン配置工程と、
    前記端子ピンが挿入された前記接続部材の外周に前記補強部材を圧入する補強部材圧入工程と、を備えることを特徴とする半導体装置の製造方法。
JP2018172439A 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法 Active JP7107120B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018172439A JP7107120B2 (ja) 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法
US16/523,772 US11133609B2 (en) 2018-09-14 2019-07-26 Semiconductor device having terminal pin connected by connecting member and method of manufacturing semiconductor device
CN201910700405.9A CN110913604B (zh) 2018-09-14 2019-07-31 半导体装置、半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172439A JP7107120B2 (ja) 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020047377A JP2020047377A (ja) 2020-03-26
JP7107120B2 true JP7107120B2 (ja) 2022-07-27

Family

ID=69773693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172439A Active JP7107120B2 (ja) 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11133609B2 (ja)
JP (1) JP7107120B2 (ja)
CN (1) CN110913604B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727947B (zh) * 2018-11-19 2020-12-15 华为技术有限公司 一种引脚、引脚组合结构、封装体及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011150833A (ja) 2010-01-20 2011-08-04 Mitsubishi Electric Corp 半導体装置
JP2013149555A (ja) 2012-01-23 2013-08-01 Suncall Corp 電気コネクタ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB918268A (en) * 1959-08-10 1963-02-13 Carr Fastener Co Ltd Improvements in and relating to pin receiving sockets adapted to be mounted on a panel or like support
JPS62120280U (ja) * 1986-01-23 1987-07-30
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP2001251726A (ja) 2000-03-06 2001-09-14 Hitachi Ltd バスバー接続方法
DE10045543A1 (de) * 2000-09-13 2002-03-28 Degussa Steckverbindung für Kieferstumpfmodelle
US7816781B2 (en) * 2007-10-02 2010-10-19 Infineon Technologies Ag Power semiconductor module
DE102008005547B4 (de) 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
JP5601828B2 (ja) 2009-11-26 2014-10-08 住友電装株式会社 プリント配線基板積層体およびその製造方法
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5579148B2 (ja) * 2011-10-11 2014-08-27 三菱電機株式会社 電力用半導体装置
CN202998640U (zh) * 2012-10-31 2013-06-12 欧姆龙（广州）汽车电子有限公司 一种电子器件的管脚固定结构
JP6323098B2 (ja) 2014-03-20 2018-05-16 富士電機株式会社 ピン挿入装置及びピン挿入不良判定方法
JP6249892B2 (ja) * 2014-06-27 2017-12-20 三菱電機株式会社 半導体装置の製造方法
CN108028479B (zh) * 2016-03-18 2020-02-11 富士电机株式会社 半导体装置、金属电极部件及半导体装置的制造方法
CN207474450U (zh) * 2017-08-16 2018-06-08 余江县恒欣精密元件有限公司 结构稳固型多段式紫铜插针
JP7027751B2 (ja) * 2017-09-15 2022-03-02 富士電機株式会社 半導体モジュール
CN108011220A (zh) * 2017-09-21 2018-05-08 深圳市奇连科技有限公司 一种片簧插孔接插件
US11037848B2 (en) * 2017-12-19 2021-06-15 Fuji Electric Co., Ltd. Semiconductor module and semiconductor module manufacturing method
JP7052426B2 (ja) * 2018-03-02 2022-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7135445B2 (ja) * 2018-05-29 2022-09-13 富士電機株式会社 半導体装置
DE112019003061T5 (de) * 2018-06-18 2021-03-04 Dupont Electronics, Inc. Flexible elektrisch leitfähige Pasten und damit hergstellte Vorrichtungen
JP7346902B2 (ja) * 2019-05-14 2023-09-20 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011150833A (ja) 2010-01-20 2011-08-04 Mitsubishi Electric Corp 半導体装置
JP2013149555A (ja) 2012-01-23 2013-08-01 Suncall Corp 電気コネクタ

Also Published As

Publication number Publication date
US11133609B2 (en) 2021-09-28
CN110913604B (zh) 2024-03-15
US20200091634A1 (en) 2020-03-19
JP2020047377A (ja) 2020-03-26
CN110913604A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US7432594B2 (en) Semiconductor chip, electrically connections therefor
JP7031172B2 (ja) 半導体装置
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6481527B2 (ja) 半導体装置
JP6580259B2 (ja) 電力用半導体装置
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
WO2022080063A1 (ja) 半導体モジュール
KR20130051498A (ko) 반도체 모듈 및 반도체 모듈을 제조하는 방법
JP7107120B2 (ja) 半導体装置、半導体装置の製造方法
US9484294B2 (en) Semiconductor device and method of manufacturing the same
JP5131148B2 (ja) 半導体装置
JP2019121745A (ja) 半導体装置、および半導体装置の実装構造
JP2018014490A (ja) 半導体装置の製造方法および半導体装置
JP2022168128A (ja) 半導体装置
JP2017050441A (ja) 半導体装置
JP2019125768A (ja) 半導体装置、および半導体装置の製造方法
JP7419781B2 (ja) 半導体モジュール
JP7014821B2 (ja) 試料保持具
US20180211930A1 (en) Semiconductor device and method for manufacturing the same
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP7496796B2 (ja) 半導体装置
WO2024075514A1 (ja) 接合構造体および半導体装置
JP2006114716A (ja) 電力用半導体装置
JP2024019979A (ja) 半導体装置
JP2023072579A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220627

R150 Certificate of patent or registration of utility model

Ref document number: 7107120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150