JP6481527B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6481527B2
JP6481527B2 JP2015128039A JP2015128039A JP6481527B2 JP 6481527 B2 JP6481527 B2 JP 6481527B2 JP 2015128039 A JP2015128039 A JP 2015128039A JP 2015128039 A JP2015128039 A JP 2015128039A JP 6481527 B2 JP6481527 B2 JP 6481527B2
Authority
JP
Japan
Prior art keywords
protrusion
cylindrical
semiconductor device
line segment
flange
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015128039A
Other languages
English (en)
Other versions
JP2017011221A (ja
Inventor
一永 大西
一永 大西
力宏 丸山
力宏 丸山
アズハ ワン
アズハ ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015128039A priority Critical patent/JP6481527B2/ja
Priority to CN201610304288.0A priority patent/CN106298717B/zh
Priority to US15/150,761 priority patent/US9876293B2/en
Publication of JP2017011221A publication Critical patent/JP2017011221A/ja
Application granted granted Critical
Publication of JP6481527B2 publication Critical patent/JP6481527B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、筒状部品を備える半導体装置に関する。
半導体装置のうちのパワー半導体モジュールの一例は、回路層を有する積層基板と、該回路層に電気的かつ機械的に接続された半導体チップと、該回路層の該半導体チップと同じ又は異なる領域に電気的かつ機械的に接続された外部端子とを備えている。近年、機械的応力や振動に対し長期間安定して、かつ簡易かつ安価に外部端子を積層基板に接続する技術として、積層基板の回路層にはんだで接合した筒状部品を用いたパワー半導体モジュールが提案された（特許文献１）。
米国特許第８０８７９４３号明細書
特許文献１に記載の筒状部品を、ペーストはんだや板はんだを用いてはんだ接合する際に、溶融したはんだが飛散して筒状部品の円筒部の内面に付着し固化する場合があった。円筒部の内面に固化したはんだは、外部端子の挿入を阻害して、接触不良を招くおそれがあった。また、力ずくで外部端子を挿入すると外部端子又は筒状部品が破損するおそれがあった。
本発明は、このような点に鑑みてなされたものであり、筒状部品を備える半導体装置において該筒状部品のはんだ接合時にはんだが飛散するのを抑制することができる半導体装置を提供することを目的とする。
上記目的を達成するために、一実施態様として以下のような半導体装置が提供される。
半導体装置は、おもて面に回路層を有する積層基板と、上記回路層にはんだ接合された筒状部品と、上記筒状部品に挿入され上記筒状部品と電気的に接続される外部端子と、を備えている。上記筒状部品が、円筒部と当該円筒部の長手方向の一端に接続されたフランジ部とを有している。上記フランジ部が、上記回路層に対向する第１突部、第２突部及び第３突部を備えている。上記第１突部と第２突部の間の距離、上記第２突部と第３突部の間の距離及び上記第３突部と第１突部の間の距離が、それぞれ上記円筒部の内径よりも大きい。
本発明によれば、筒状部品を備える半導体装置において該筒状部品のはんだ接合時にはんだが飛散するのを抑制することができる。
本発明の製造方法により製造された半導体モジュールの一例の部分断面を示す正面図である。 図１の半導体モジュールの要部の拡大断面図である。 筒状部品の斜視図である。 外部端子を筒状部品に挿入した平面図である。 外部端子が挿入された筒状部品の断面図である。 筒状部品の第１フランジ部の平面図である。 図６の筒状部品の第１フランジ部の平面図である。 別の筒状部品の第１フランジ部の平面図である。 図８の筒状部品の第１フランジ部の平面図である。 別の筒状部品の第１フランジ部の平面図である。 図１０の筒状部品の第１フランジ部の平面図である。 従来の筒状部品のフランジ部の平面図である。 外部端子が挿入された図１２の筒状部品の断面図である。
（実施形態１）
本発明の半導体装置の実施形態を、図面を用いて具体的に説明する。
図１は本発明の半導体装置の一実施形態である、パワー半導体モジュール１の一例の片側断面図である。図２は、図１のパワー半導体モジュール１の要部の拡大断面図である。
パワー半導体モジュール１は、おもて面に回路層２ｂを有する積層基板２と、回路層２ｂにはんだ接合された筒状部品６と、筒状部品６に挿入され筒状部品６と電気的に接続される外部端子７と、を備えている。積層基板２上に、半導体素子として少なくとも一個、図示した実施形態では４個の半導体チップ３Ａ、３Ｂ、３Ｃ及び３Ｄが搭載されている。半導体チップ３Ａ、３Ｂ、３Ｃ及び３Ｄは、例えばＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップやＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）チップとすることができる。ＩＧＢＴに替えてＭＯＳＦＥＴチップを用いてもよいし、ＩＧＢＴチップ及びＦＷＤチップに替えてＲＣ−ＩＧＢＴチップを用いてもよい。積層基板２は、酸化アルミニウム、窒化アルミニウム、窒化けい素等の絶縁性セラミックスよりなる絶縁板２ａと、絶縁板２ａのおもて面に配置され銅箔やアルミニウム箔等の導体が選択的に形成されて回路を構成している回路層２ｂと、絶縁板２ａの裏面に配置され銅箔やアルミニウム箔等よりなる金属層２ｃとが積層されてなる。積層基板２は、絶縁板２ａと回路層２ｂと金属層２ｃとを直接接合したＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄ）基板やＡＭＢ基板（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｏｎｄｉｎｇ）等を用いることができる。
半導体チップ３Ａ、３Ｂ、３Ｃ及び３Ｄは、おもて面及び裏面に電極を有し、裏面の電極は、はんだ４によって回路層２ｂに電気的かつ機械的に接続され、おもて面の電極は、銅又はアルミニウム等のボンディングワイヤやリードフレーム５により、回路層２ｂと電気的に接続されている。
積層基板２の回路層２ｂに、筒状部品６がはんだ４で接合されている。筒状部品６は、導電性の材料、例えば銅製である。筒状部品６に外部端子７の一方の端部が挿入されて固定されている。
回路層２ｂに半導体チップ３Ａ、３Ｂ、３Ｃ及び３Ｄが電気的かつ機械的に接合され、筒状部品６が接合され、ボンディングワイヤ５が接続された積層基板２は、ケース８内に収容されている。ケース８は、該ケース８の下端が積層基板２の周縁部と接着剤（図示せず）により接着されて固定されている。ケース８の上蓋部よりも内側の空間にゲル９が充填され、これによりケース８内が封止されている。ケース８から外部端子７の他方の端部が突出している。
図３に斜視図を示すように、筒状部品６は、中空の円筒部６１と、円筒部６１の長手方向の一端に接続された第１フランジ部６２と他端に接続された第２フランジ部６３とを有している。図３に示した筒状部品６は、第１フランジ部６２と第２フランジ部６３とが同一形状を有しているから、筒状部品６のフランジ部について第１フランジ部６２で代表させて以下説明する。
第１フランジ部６２は、回路層２ｂに対向する部分である。第１フランジ部６２は、円筒部６１と接続する曲面部６４を内周側に有し、曲面部６４に接続する平坦部６５を外周側に有している。第１フランジ部６２は、平坦部６５から回路層２ｂに対向するように突出した第１突部６６、第２突部６７及び第３突部６８を更に有している。第１突部６６、第２突部６７及び第３突部６８の、平坦部６５の表面からの高さは、第１フランジ部６２を回路層２ｂにはんだ接合したときに第１突部６６、第２突部６７及び第３突部６８が回路層２ｂに近接し、平坦部６５と回路層２ｂとの間で十分なはんだ厚が確保されるような高さとしている。
第１突部６６、第２突部６７及び第３突部６８は、図６を用いて後で詳しく述べるが、第１突部６６と第２突部６７の間の距離Ｌ１、第２突部６７と第３突部６８の間の距離Ｌ２及び第３突部６８と第１突部６６の間の距離Ｌ３がそれぞれ円筒部６１の内径Ｄよりも大きい配置としている。第１突部６６、第２突部６７及び第３突部６８は、それぞれ第１フランジ部６２の外周に接するように平坦部６５に配置されていて、曲面部６４には配置されていない。
筒状部品６は、回路層２ｂに対してはんだ接合されて、第１フランジ部６２を回路層２ｂに対向させ円筒部６１の中心軸が回路層２ｂに垂直になるように固定される。第１突部６６、第２突部６７及び第３突部６８は回路層２ｂに近接し、平坦部６５は回路層２ｂとの間のはんだ厚を確保している。また、平坦部６５は、はんだ接合時にペーストはんだ中のフラックスや板はんだ中のガスの排出路になる。平坦部６５の主面は、円筒部６１の中心軸と直交し、回路層２ｂの主面と平行であってもよい。
はんだ接合された筒状部品６の円筒部６１に外部端子７が挿入して固定される。図４に筒状部品６の平面図を示すように外部端子７は、対角線長さが円筒部６１の内径よりも若干大きな、多角形の横断面形状、例えば四角形の横断面形状を有している。外部端子７は非円形の横断面形状を有してもよい。外部端子７を筒状部品６に挿入するときに外部端子７の角部で円筒部６１を若干塑性変形させること、換言すれば、かしめることにより、外部端子７を筒状部品６に信頼性高く接続することができる。
図５に外部端子７が挿入された筒状部品６の断面図を示す。回路層２ｂと第１フランジ部６２とは、介在したはんだ４により電気的かつ機械的に接続されている。
図６に、筒状部品６の第１フランジ部６２を平面図で示す。第１突部６６と第２突部６７との間の距離Ｌ１、第２突部６７と第３突部６８との間の距離Ｌ２及び第３突部６８と第１突部６６との間の距離Ｌ３がそれぞれ円筒部６１の内径Ｄよりも大きい配置としている。距離Ｌ１は、図示した第１フランジ部６２の平面図において、第１突部６６の輪郭上の一点と第２突部６７の輪郭上の一点とを結ぶ線分が最短距離である場合の距離をいう。同様に、距離Ｌ２は、第１フランジ部６２の平面図において第２突部６７の輪郭上の一点と第３突部６８の輪郭上の一点とを結ぶ線分が最短距離である場合の距離をいう。距離Ｌ３は、第１フランジ部６２の平面図において第３突部６８の輪郭上の一点と第１突部６６の輪郭上の一点とを結ぶ線分が最短距離である場合の距離をいう。
距離Ｌ１が円筒部６１の内径Ｄよりも大きく、距離Ｌ２が内径Ｄよりも大きく、距離Ｌ３が円筒部６１の内径Ｄよりも大きいことにより、筒状部品のはんだ接合時にはんだが飛散するのを抑制することができる。これは以下の理由と考えられる。
はんだ接合時に第１突部６６〜第３突部６８は回路層２ｂに近接しているので、回路層２ｂと第１フランジ部６２との接合時にフラックスやガスは平坦部６５を通って第１フランジ部６２の外方又は円筒部６１へ抜ける。したがって、第１フランジ部６２における平坦部６５及び第１突部６６〜第３突部６８の形状は、はんだ接合時のフラックスやガスの抜け具合に影響を及ぼす。
図１２にフランジ部の平面図で示すように、特許文献１の図１に示された筒状部品１０６は、フランジ部１６２の平坦部１６５に円弧状の３個の突部１６６、１６７、１６８を、フランジ部１６２の外周に沿って備えている。突部１６６と突部１６７との間の距離Ｌ１、突部１６７と突部１６８との間の距離Ｌ２、突部１６８と突部１６６との間の距離Ｌ３は、内径Ｄよりも小さい。このような突部１６６、突部１６７、突部１６８を有するフランジ部１６２を備えた筒状部品１０６は、距離Ｌ１、距離Ｌ２、距離Ｌ３、換言すれば隣り合う突部の間の平坦部の幅が小さいので、はんだ接合時にフラックスやガスは、フランジ部１６２の外周から外方に抜ける量が制限され、主に円筒部１６１へ抜ける。したがって、フラックスやガスの多くは、円筒部１６１の端部で溶融しているはんだを通して円筒部１６１の中空部に排出される。このときのガス圧が高くなるため、円筒部１６１の端部で溶融しているはんだが、フラックスやガスの排出と同時に飛散して円筒部１６１の内面に付着して固化することがあった。図１３（ａ）に筒状部品１０６の断面図を、図１３（ｂ）に外部端子７が挿入された筒状部品１０６の断面図を示す。筒状部品１０６は、円筒部１６１の長手方向の一端にフランジ部１６２が接続され、他端にフランジ部１６３が接続されている。筒状部品１０６は、円筒部１６１の内面にはんだ４が飛散し、外部端子７の挿入を阻害することがあった。
特許文献１の図９に一形態として示された筒状部品は、略四角状の突部を３個、フランジ部に放射状に備えている。この３個の突部は、隣り合う突部との距離が図１２に示した筒状部品よりも大きいが、内径よりも小さい。また、各突部はフランジ部の外周から内周付近にわたる長さで放射状に配置されているから、筒状部品の製造時にフランジ部を形成する曲げ加工や突部を形成するプレス加工が難しかった。その結果、歩留まりの低下やコストアップを招くおそれがあった。
これに対して、図６に示した本実施形態における筒状部品６は、先に述べた距離Ｌ１、距離Ｌ２及び距離Ｌ３が、それぞれ円筒部６１の内径Ｄよりも大きいことから、はんだ接合時にフラックスやガスは、フランジ外周から外方に抜ける量が多い。したがって、円筒部の中空部に排出されるフラックスやガスのガス圧は低く、円筒部の端部で溶融しているはんだが、フラックスやガスの排出と同時に飛散するのを抑制することができる。
また、筒状部品６は、第１突部６６、第２突部６７及び第３突部６８が、第１フランジ部６２の曲面部６４には配置されず、平坦部６５のみに配置されていて、かつ、平坦部６５の外周、換言すれば第１フランジ部６２の外周に接して配置されている。第１突部６６、第２突部６７及び第３突部６８が、第１フランジ部６２の曲面部６４に配置されていないので、フランジ部を形成する曲げ加工や突部を形成するプレス加工が容易である。その結果、歩留まりの向上やコスト低下が得られる。また、接合前に治具を用いて筒状部品６を回路層２ｂ上に配置したときの安定性が良好である。
図６に示した筒状部品６は、より具体的には第１突部６６、第２突部６７及び第３突部６８が、第１フランジ部６２上で、円筒部６１の中心軸に対して回転対称に配置されている。これにより、突部を形成するプレス金型の設計、製作が容易であり、接合前に治具を用いて筒状部品６を回路層２ｂ上に配置したときの安定性が良好である。
筒状部品６の第１突部６６、第２突部６７及び第３突部６８は、同じ形状を有している。同一形状を有していることにより、これらの突部を形成するプレス金型の設計、製作が容易である。
筒状部品６の第１突部６６、第２突部６７及び第３突部６８は、より具体的には、図７に第１フランジ部６２の平面図を示すように、円筒部６１の中心軸方向から見たとき、第１フランジ部６２の内周側の円弧又は線分６６ａ、６７ａ、６８ａを上底とみなし、フランジ外周側の円弧６６ｂ、６７ｂ、６８ｂを下底とみなした略等脚台形の外形を備えている。第１突部６６における第２突部６７に対向する側の一つの脚６６ｄと、第２突部６７における第１突部６６に対向する側の一つの脚６７ｃとは、略平行である。同様に、第２突部６７における第３突部６８に対向する側の一つの脚６７ｄと、第３突部６８における第２突部６７に対向する側の一つの脚６８ｃとは、略平行である。第３突部６８における第１突部６６に対向する側の一つの脚６８ｄと、第１突部６６における第３突部６８に対向する側の一つの脚６６ｃとは、略平行である。筒状部品６は、第１突部６６、第２突部６７及び第３突部６８が略等脚台形の外形を備え、対向する突部の脚が略平行であることにより、はんだ接合時にフラックスやガスが、第１フランジ部６２の外周から外方に容易に抜けることができ、よって円筒部６１の内面にはんだが飛散するのを抑制することができ、また、第１突部６６、第２突部６７及び第３突部６８をプレス加工で形成するプレス金型の設計、製作が容易であり、更にプレス金型を用いて略等脚台形の外形を良好に付与することができる。
上述した略等脚台形の外形を備えている第１突部６６、第２突部６７及び第３突部６８は、下底とみなしたフランジ外周側の円弧６６ｂ、６７ｂ、６８ｂの長さｂ１、ｂ２及びｂ３は、円筒部６１の内径Ｄの０．１倍以上２倍以下であることが好ましい。ｂ１、ｂ２及びｂ３が内径Ｄの０.１倍以上２倍以下である場合に優れたフラックス、ガス排出性と、優れた筒状部品の支持性とを兼ね備えている。
（実施形態２）
本発明の実施形態２のパワー半導体モジュールは、先に述べた実施形態１のパワー半導体モジュールとは、筒状部品のみが相違しているので、以下では特徴的な筒状部品を説明する。図８に、本実施形態の筒状部品のフランジ部の平面図を示す。なお、図８の筒状部品について、図６に示した筒状部品６と同一部材には同一の符号を付しており、以下では重複する説明を省略する。
図８に示す筒状部品１６は、第１フランジ部６２Ａに３つの突部である、第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａを備える。第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａは、図６に示した筒状部品６の第１突部６６、第２突部６７及び第３突部６８とは、形状、大きさ、配置が相違している。第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａは円形を有している。第１突部６６Ａと第２突部６７Ａの間の距離Ｌ１、第２突部６７Ａと第３突部６８Ａの間の距離Ｌ２及び第３突部６８Ａと第１突部６６Ａの間の距離Ｌ３は、円筒部６１の内径Ｄよりも大きい。距離Ｌ１、距離Ｌ２及び距離Ｌ３が円筒部６１の内径Ｄよりも大きいことにより、筒状部品のはんだ接合時にはんだが飛散するのを抑制することができる。
第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａは、第１フランジ部６２Ａの曲面部６４には配置されず、平坦部６５のみに配置され、かつ、第１フランジ部６２Ａの平坦部６５の内周端と外周端との間に配置されている。第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａが、第１フランジ部６２Ａの曲面部６４に配置されていないことにより、フランジ部を形成する曲げ加工や突部を形成するプレス加工が容易である。その結果、歩留まりの向上やコスト低下が得られる。
第１フランジ部６２Ａ上における第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａの配置を、図９を用いてより具体的に説明する。円筒部６１の中心軸Ｃを通り、第１突部６６Ａの外形に対し第２突部６７Ａから遠い側の一点で接する線分を第１線分Ｓ１とし、円筒部６１の中心軸Ｃを通り、第２突部６７Ａの外形に対し第１突部６６Ａから遠い側の一点で接する線分を第２線分Ｓ２とする。第１線分Ｓ１は第１突部６６Ａの輪郭上の一点に、第２線分Ｓ２は第２突部６７Ａの輪郭上の一点に、それぞれ接する。第１突部６６Ａ及び第２突部６７Ａは、第１線分Ｓ１と第２線分Ｓ２とに挟まれた領域Ａに配置されている。第３突部６８Ａは、円筒部６１の中心軸Ｃに対し領域Ａとは反対側で第１線分Ｓ１と第２線分Ｓ２とに挟まれた領域Ｂに配置されている。領域Ａ，Ｂは第１フランジ部６２Ａ上の領域である。
図９の筒状部品１６の第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａは、円筒部６１の中心軸Ｃに対して回転対称に配置されていない。第１突部６６Ａ及び第２突部６７Ａが領域Ａに配置され、第３突部６８Ａが領域Ｂに配置されていることにより、接合前に治具を用いて筒状部品１６を回路層２ｂ上に配置したときに筒状部品１６が第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａの三点で支持され、安定性が良好である。
筒状部品１６の第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａの大きさは同一である。もっとも、３個の突部のうちの１個の大きさが他の２個と異なっていてもよく、すべての突部の大きさが異なっていてもよい。
第１突部６６Ａ、第２突部６７Ａ及び第３突部６８Ａは、円形の同一外形を備えている。同一形状を有していることにより、これらの突部を形成するプレス金型の設計、製作が容易である。これらの突部の外形は、円形に限定されず、四角形等の任意の外形を備えることができる。また、３個の突部のうちの１個の形状が他の２個と異なっていてもよく、すべての突部の形状が異なっていてもよい。
（実施形態３）
本発明の実施形態３のパワー半導体モジュールは、先に述べた実施形態１のパワー半導体モジュールとは、筒状部品のみが相違しているので、以下では特徴的な筒状部品を説明する。図１０に、本実施形態の筒状部品のフランジ部の平面図を示す。なお、図１０の筒状部品について、図６に示した筒状部品６と同一部材には同一の符号を付しており、以下では重複する説明を省略する。
図１０に示す筒状部品２６は、第１フランジ部６２Ｂに、第１突部〜第ｎ突部（ｎは４以上の整数）を備える例であって、図示した例は具体的にｎが４である場合である。
第１フランジ部６２Ｂは、第１突部６６Ｂ、第２突部６７Ｂ、第３突部６８Ｂ及び第４突部６９Ｂを備えている。これらの突部はそれぞれ略四角形を有している。第１突部６６Ｂと第２突部６７Ｂの間の距離Ｌ１、第２突部６７Ｂと第３突部６８Ｂの間の距離Ｌ２及び第３突部６８Ｂと第１突部６６Ｂの間の距離Ｌ３は、円筒部６１の内径Ｄよりも大きい。距離Ｌ１、距離Ｌ２及び距離Ｌ３が円筒部６１の内径Ｄよりも大きいことにより、筒状部品のはんだ接合時にはんだが飛散するのを抑制することができる。
第１突部６６Ｂ、第２突部６７Ｂ、第３突部６８Ｂ及び第４突部６９Ｂは、第１フランジ部６２Ｂの曲面部６４には配置されず、平坦部６５のみに配置されていて、かつ、平坦部６５の外周、換言すれば第１フランジ部６２Ｂの外周に接して配置されている。第１突部６６Ｂ、第２突部６７Ｂ、第３突部６８Ｂ及び第４突部６９Ｂが、第１フランジ部６２Ｂの曲面部６４に配置されていないことにより、フランジ部を形成する曲げ加工や突部を形成するプレス加工が容易である。その結果、歩留まりの向上やコスト低下が得られる。また、これらの突部が、第１フランジ部６２Ｂの外周に接して配置されていることにより、突部を形成するプレス加工が容易である。
第１フランジ部６２Ｂ上における第１突部６６Ｂ、第２突部６７Ｂ、第３突部６８Ｂ及び第４突部６９Ｂの配置を、図１１を用いてより具体的に説明する。第１フランジ部６２Ｂ上において、円筒部６１の中心軸Ｃを通り、第１突部６６Ｂの外形に対し第２突部６７Ｂから遠い側の一点で接する線分を第１線分Ｓ１とし、円筒部６１の中心軸Ｃを通り、第２突部６７Ｂの外形に対し第１突部６６Ｂから遠い側の一点で接する線分を第２線分Ｓ２とする。第１線分Ｓ１は第１突部６６Ｂの輪郭上の一点に、第２線分Ｓ２は第２突部６７Ｂの輪郭上の一点に、それぞれ接する。第１突部６６Ｂ及び第２突部６７Ｂは、第１線分Ｓ１と第２線分Ｓ２とに挟まれた領域Ａに配置されている。第３突部６８Ｂは、円筒部６１の中心軸Ｃに対し領域Ａとは反対側で第１線分Ｓ１と第２線分Ｓ２とに挟まれた領域Ｂに配置されている。領域Ａ，Ｂは第１フランジ部６２Ｂ上の領域である。
第１突部６６Ｂ及び第２突部６７Ｂが領域Ａに配置され、第３突部６８Ｂが領域Ｂに配置されていることにより、接合前に治具を用いて筒状部品１６を回路層２ｂ上に配置したときに筒状部品２６が第１突部６６Ｂ、第２突部６７Ｂ及び第３突部６８Ｂの三点で支持され、安定性が良好である。
第１突部６６Ｂ及び第２突部６７Ｂが領域Ａに配置され、第３突部６８Ｂが領域Ｂに配置されていれば、第４突部６９Ｂは、第１フランジ部６２Ｂの平坦部６５上の任意の位置に配置することができる。図１０に示した筒状部品２６では、第４突部６９Ｂは、第１フランジ部６２Ｂの外周の円弧上で、第１突部６６Ｂと第３突部６８Ｂとの間に配置されている。
第１突部６６Ｂ、第２突部６７Ｂ、第３突部６８Ｂ及び第４突部６９Ｂの大きさは同一である。もっとも、４個の突部のうちの１又は２個の大きさが他の２又は３個と異なっていてもよく、すべての突部の大きさが異なっていてもよい。
第１突部６６Ｂ、第２突部６７Ｂ、第３突部６８Ｂ及び第４突部６９Ｂは、円形の同一形状を備えている。同一形状を有していることにより、これらの突部を形成するプレス金型の設計、製作が容易である。これらの突部の外形は、略四角形に限定されず、任意の外形を備えることができる。また、４個の突部のうちの１又は２個の形状が他の２又は３個と異なっていてもよく、すべての突部の形状が異なっていてもよい。
図１０においては、第ｎ突部のｎが４である場合について説明したが、ｎが５以上である場合についても、第１突部及び第２突部が領域Ａに配置され、第１突部及び第２突部以外の突部として定義される第３突部が領域Ｂに配置されれば、第ｎ突部は、第１フランジ部６２Ｂの平坦部６５上の任意の位置に配置することができる。また、ｎが５以上であっても、各突部は同一形状を有することにより、突部を形成するプレス金型の設計、製作が容易である。
図６、図８及び図１０に示した筒状部品６、１６、２６は、円筒部６１の長手方向の一端に第１フランジ部６２、６２Ａ、６２Ｂが接続され、他端に第２フランジ部６３が接続されている。第２フランジ部６３は積層基板２の回路層には接合されないから必須の部分ではなく、第１フランジ部６２、６２Ａ、６２Ｂを有し、第２フランジ部６３を有しない筒状部品とすることもできる。もっとも、第２フランジ部６３を有することは、外部端子７の挿入を容易にし、また、筒状部品を回路層２ｂ上に配置するための治具内での部品のがたつきを少なくする。
更に、第２フランジ部６３に、第１フランジ部６２、６２Ａ、６２Ｂに有するのと同様の本発明に従う突部を有する筒状部品とすることは好ましい。第１フランジ部６２、６２Ａ、６２Ｂと第２フランジ部６３との形状の相違がないことにより、筒状部品を回路層２ｂ上に配置するための治具に当該筒状部品を取り付ける際に、回路層２ｂに対向させるフランジ部が第１フランジ部６２、６２Ａ、６２Ｂであるか否かを識別する必要がないので、筒状部品の接合の作業性が向上するからである。
第２フランジ部６３は、第１フランジ部の第１突部、第２突部及び第３突部とそれぞれ同じ形状の突部が、第１突部、第２突部及び第３突部に対向する位置に配置されていることが好ましい。これらの突部を形成するプレス金型の設計、製作が容易であるからである。第１フランジ部６２、６２Ａ、６２Ｂが第ｎ突部（ｎは４以上の整数）を備える場合には、第２フランジ部６３にも第ｎ突部（ｎは４以上の整数）を、対向する位置に配置されていることが好ましい。
以上、本発明の半導体装置について、図面及び実施形態によって具体的に説明したが、本発明の半導体装置は、図面及び実施形態の記載に限定されず、幾多の変形が可能である。
１ パワー半導体モジュール
２ 積層基板
３Ａ、３Ｂ、３Ｃ、３Ｄ 半導体チップ
５ ボンディングワイヤ
６、１６、２６ 筒状部品
７ 外部端子
８ ケース
９ ゲル
６１ 円筒部
６２、６２Ａ、６２Ｂ 第１フランジ部
６３ 第２フランジ部
６４曲面部
６５平坦部
６６、６６Ａ、６６Ｂ 第１突部
６７、６７Ａ、６７Ｂ 第２突部
６８、６８Ａ、６８Ｂ 第３突部

Claims (13)

  1. おもて面に回路層を有する積層基板と、前記回路層にはんだ接合された筒状部品と、前記筒状部品に挿入され前記筒状部品と電気的に接続される外部端子と、を備え、
    前記筒状部品が、円筒部と前記円筒部の長手方向の一端に接続されたフランジ部とを有し、
    前記フランジ部が、前記回路層に対向する第１突部、第２突部及び第３突部を備え、前記第１突部と第２突部の間の距離、前記第２突部と第３突部の間の距離及び前記第３突部と第１突部の間の距離がそれぞれ前記円筒部の内径よりも大きい半導体装置。
  2. 前記フランジ部は、前記円筒部と接続する曲面部を内周側に、前記曲面部に接続する円盤状の平坦部を外周側にそれぞれ備え、前記第１突部、第２突部及び第３突部は前記曲面部に配置されず、前記平坦部に配置された請求項１記載の半導体装置。
  3. 前記第１突部、第２突部及び第３突部が、前記フランジ部上に前記円筒部の中心軸に対して回転対称に配置された請求項２記載の半導体装置。
  4. 前記第１突部、第２突部及び第３突部は、同じ形状であり、前記平坦部の外周に接して配置され、前記第１突部の端部、前記第２突部の端部及び前記第３突部の端部のそれぞれの外周側の円弧を下底とみなした略等脚台形の外形を備え、前記第１突部の端部の一の脚と、前記一の脚に対向する前記第２突部の端部の他の脚が略平行である請求項３記載の半導体装置。
  5. 前記第１突部の外周側の円弧の長さが前記円筒部の内径の０．１倍以上２倍以下である請求項４記載の半導体装置。
  6. 前記円筒部の中心軸を通り、前記第１突部の外形に対し前記第２突部から遠い側の一点で接する線分を第１線分とし、前記円筒部の中心軸を通り、第２突部の外形に対し第１突部から遠い側の一点で接する線分を第２線分としたとき、
    前記第１突部及び前記第２突部は、前記第１線分と前記第２線分とに挟まれた領域に配置され、
    前記第３突部は、前記円筒部の中心軸に対し前記第１突部及び第２突部が配置された領域とは反対側で前記第１線分と前記第２線分とに挟まれた領域に配置されている、請求項２記載の半導体装置。
  7. 前記第１突部、第２突部及び第３突部が同一形状を有する請求項６記載の半導体装置。
  8. 前記筒状部品が、前記円筒部の長手方向の他端に接続された他のフランジ部をさらに有する請求項１または７に記載の半導体装置。
  9. 前記他のフランジ部は、前記第１突部、第２突部及び第３突部とそれぞれ同じ形状の突部が、前記第１突部、第２突部及び第３突部に対向する位置に配置されている請求項８記載の半導体装置。
  10. 前記フランジ部がさらに第ｎ突部（ｎは４以上の整数）を備える請求項６記載の半導体装置。
  11. 前記第１突部、第２突部、第３突部及び第ｎ突部が同一形状を有する請求項１０記載の半導体装置。
  12. 前記筒状部品が、前記円筒部の長手方向の他端に接続された他のフランジ部をさらに有する請求項１１記載の半導体装置。
  13. 前記他のフランジ部は、前記第１突部、第２突部、第３突部及び第ｎ突部とそれぞれ同じ形状の突起が、前記第１突部、第２突部、第３突部及び第ｎ突部に対向する位置に配置されている請求項１２記載の半導体装置。
JP2015128039A 2015-06-25 2015-06-25 半導体装置 Active JP6481527B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015128039A JP6481527B2 (ja) 2015-06-25 2015-06-25 半導体装置
CN201610304288.0A CN106298717B (zh) 2015-06-25 2016-05-10 半导体装置
US15/150,761 US9876293B2 (en) 2015-06-25 2016-05-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015128039A JP6481527B2 (ja) 2015-06-25 2015-06-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2017011221A JP2017011221A (ja) 2017-01-12
JP6481527B2 true JP6481527B2 (ja) 2019-03-13

Family

ID=57602869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015128039A Active JP6481527B2 (ja) 2015-06-25 2015-06-25 半導体装置

Country Status (3)

Country Link
US (1) US9876293B2 (ja)
JP (1) JP6481527B2 (ja)
CN (1) CN106298717B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518278A1 (en) * 2018-01-30 2019-07-31 Infineon Technologies AG Power semiconductor module and method for producing the same
JP7099524B2 (ja) * 2018-06-19 2022-07-12 富士電機株式会社 半導体装置の製造方法及び半導体装置
CN113035790B (zh) * 2019-12-24 2024-04-02 株洲中车时代半导体有限公司 焊接底座及功率半导体模块
US11404336B2 (en) 2020-06-29 2022-08-02 Infineon Technologies Austria Ag Power module with metal substrate
IT202000023641A1 (it) * 2020-10-07 2022-04-07 St Microelectronics Srl Elemento di bloccaggio dei piedini di connessione di piastrine semiconduttrici, in particolare per moduli di potenza per applicazioni automobilistiche, e metodo di assemblaggio
JPWO2022259824A1 (ja) * 2021-06-08 2022-12-15
TW202326955A (zh) * 2021-12-16 2023-07-01 財團法人工業技術研究院 功率半導體裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108308A (en) * 1991-05-31 1992-04-28 Amp Incorporated Pylon actuated locking eyelet
JP4836425B2 (ja) * 2004-09-15 2011-12-14 イビデン株式会社 半導体搭載用リードピン
JP2009164427A (ja) * 2008-01-08 2009-07-23 Sony Corp 光学装置、その製造方法及び光通信装置
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
JP5268786B2 (ja) * 2009-06-04 2013-08-21 三菱電機株式会社 半導体モジュール
JP2011181872A (ja) * 2010-03-04 2011-09-15 Toppan Printing Co Ltd 半導体搭載基板用リードピン
KR101581610B1 (ko) * 2012-03-22 2016-01-11 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
CN105027279B (zh) * 2013-03-21 2018-02-13 富士电机株式会社 接触部件以及半导体模块
JP6217101B2 (ja) * 2013-03-22 2017-10-25 富士電機株式会社 半導体装置の製造方法及び取り付け治具

Also Published As

Publication number Publication date
JP2017011221A (ja) 2017-01-12
US9876293B2 (en) 2018-01-23
US20160380366A1 (en) 2016-12-29
CN106298717B (zh) 2020-02-11
CN106298717A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
JP6481527B2 (ja) 半導体装置
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6308300B2 (ja) 半導体装置
JP5935374B2 (ja) 半導体モジュールの製造方法
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP5732880B2 (ja) 半導体装置及びその製造方法
JP5845634B2 (ja) 半導体装置
JP6607077B2 (ja) 半導体装置
JP5131148B2 (ja) 半導体装置
JP6380561B2 (ja) 半導体モジュール
JP2009105441A (ja) 半導体装置
JP6909630B2 (ja) 半導体装置
JP6796666B2 (ja) 半導体装置
JP2004193405A (ja) 半導体パワーモジュール
WO2020090411A1 (ja) 半導体装置
WO2014181638A1 (ja) 半導体装置の製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2016197636A (ja) モールドパッケージ
KR100571273B1 (ko) 반도체패키지 및 그 제조 방법
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP2022077623A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP6416055B2 (ja) 半導体装置
TW202238888A (zh) 半導體裝置
JP2020014025A (ja) 半導体装置
JP2008085201A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190128

R150 Certificate of patent or registration of utility model

Ref document number: 6481527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250