JP3347279B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3347279B2
JP3347279B2 JP35121197A JP35121197A JP3347279B2 JP 3347279 B2 JP3347279 B2 JP 3347279B2 JP 35121197 A JP35121197 A JP 35121197A JP 35121197 A JP35121197 A JP 35121197A JP 3347279 B2 JP3347279 B2 JP 3347279B2
Authority
JP
Japan
Prior art keywords
solder
insulating substrate
semiconductor device
joint
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP35121197A
Other languages
English (en)
Other versions
JPH11186331A (ja
Inventor
建一 林
吾朗 出田
秀雄 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP35121197A priority Critical patent/JP3347279B2/ja
Publication of JPH11186331A publication Critical patent/JPH11186331A/ja
Application granted granted Critical
Publication of JP3347279B2 publication Critical patent/JP3347279B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はパワーモジュール
に関し、特に絶縁基板と金属板とをはんだ接合した半導
体装置およびその製造方法に関するものである。
【0002】
【従来の技術】図9は従来の半導体装置のはんだ接合部
を示す断面図である。図において、1は半導体リードフ
レームのダイパッド、2は半導体ダイ、3ははんだ、4
は突起台である。また、図10は従来の半導体リードフ
レームのダイパッドを示す斜視図である。図9および図
10に示すように、ダイパッド1の表面に表面が平坦な
同一高さの突起台4を設け、ダイパッド1の突起台4を
含む全面にはんだ3を付着させて半導体ダイ2を載置す
る。これにより半導体ダイ2の下面は突起台4およびは
んだ3によって載置される。
【0003】
【発明が解決しようとする課題】一般に、半導体装置を
実際に使用する場合、電源をオン・オフするのである
が、これに伴って半導体装置に温度変化が生じる。半導
体装置の各構成部材の線膨張係数が異なることから半導
体装置の温度変化によって半導体装置のはんだ接合部に
歪みが生じ、はんだ接合部に亀裂が発生・進展して熱的
および電気的信頼性を著しく低下させるという問題点が
あった。
【0004】この亀裂の発生・進展を抑制するものとし
てはんだ接合部を厚く形成することが一般に良く知られ
ている。しかし、半導体チップや基板等の比較的大きな
はんだ接合面積を有する部材では、はんだ接合部の厚さ
は均一にならず半導体チップや基板等に傾きが生じ、単
に供給するはんだ量を多くしてもはんだ厚さの薄い部分
がかならず発生し、亀裂発生に対する余裕度を高めるこ
とにはならないという問題点があった。
【0005】これを解決するものとして従来の半導体装
置では図9,図10に示すように、半導体ダイ2と接触
する部分に平坦な突起台4を設けた半導体リードフレー
ムのダイパッド1を使用することによりはんだ接合部の
厚さを均一に形成している。ところが、突起台とはんだ
との接触部近傍の拡大断面図である図11に示すよう
に、突起台4とはんだ3との接触部界面において金属間
化合物層5が形成される。また、突起台4とはんだ3と
の接触部においてははんだ3の形状は角を持ち、いわゆ
角部6となる。
【0006】ここで、一般に角部6には応力集中が生
じ、突起台4とはんだ3との界面近傍部においてはんだ
3に亀裂が発生しやすいという問題点があった。さら
に、金属間化合物層5が一般に硬くて脆い性質を有して
おり、強度や伸び等の機械的物性がはんだ3に比べて著
しく劣るためにはんだ3に亀裂が発生しやすいという問
題点があった。以上のような問題点は、セラミックス製
絶縁基板と金属板とのはんだ接合のようにはんだ接合面
積の大きな場合により大きな問題となる。
【0007】更に、セラミックス製絶縁基板と金属板と
のはんだ接合部において突起台を形成すると、はんだ溶
融状態においてセラミックス製絶縁基板が大きく左右に
傾くことがなく、発生したボイドを自然に排出する駆動
力に欠けることになる。そのために、冷却凝固後のはん
だ接合部にボイドが残存してしまい、放熱性が悪くなる
という問題点があった。
【0008】この発明は上記のような問題点を解消する
ために成されたもので、絶縁基板と金属板との間のはん
だ接合部の厚さを均一にできるとともに、はんだ接合部
において亀裂の発生および進展を抑制でき、ボイドの発
生も抑えることのできる放熱性に優れた信頼性の高い半
導体装置およびその製造方法を提供することを目的とし
ている。
【0009】
【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、突起がはんだに濡れないAlからな
り、突起ははんだ接合部の金属板側に金属接合によって
固着されている、または 、はんだ接合部の絶縁基板側に
金属接合によって固着されているとともに、突起の周囲
とはんだ接合部との間にボイドが形成されるものであ
る。
【0010】この発明の請求項2に係る半導体装置は、
突起がはんだに濡れないワイヤ片であって、上記ワイヤ
によってはんだ接合部の厚さを規制するようにしたも
のである。
【0011】この発明の請求項3に係る半導体装置は、
はんだに濡れないワイヤ片が直径50〜400ミクロン
のAlのボンディングワイヤであるものである。
【0012】この発明の請求項に係る半導体装置の製
造方法は、金属板上または上記絶縁基板上に金属接合に
より固着されたはんだに濡れないAlの突起を形成する
工程を備え、はんだ接合する工程が、大気圧下ではんだ
を溶融し溶融はんだを形成する工程と、上記溶融はんだ
を減圧した後に上記溶融はんだを大気圧に戻すことに
より、上記突起の周囲と上記溶融はんだとの間に形成さ
れるボイドを収縮して小さくする工程と、上記溶融はん
だを凝固する工程からなるものである。
【0013】
【発明の実施の形態】実施の形態1. 図1はこの発明の実施の形態1のパワーモジュールを示
したもので、図1(a)は斜視図であり、図1(b)は
断面図である。図において、7はSi製の半導体チップ
(以下、チップと称す)、8はセラミックスである窒化
アルミ(以下、AlNと称す)、9,10はAlN8の
両面に備えられた導体層である銅製のパターン、11は
AlN8と銅製のパターン9,10とからなる絶縁基
板、12は金属板としての銅板、13はチップ7と絶縁
基板11との固着に用いたはんだ、14は絶縁基板11
と銅板12との固着に用いたすず−鉛系のはんだ、15
は絶縁基板11と銅板12とのはんだ14接合部に複数
個設置された突起であり、はんだ14に濡れないAl製
でできている。更に、16は突起15の周囲に生じるボ
イドである。
【0014】図1に示すように、パワーモジュールはチ
ップ7をはんだ13によって固着した絶縁基板11を銅
板12上に固着した構造をしており、通常はヒートシン
ク(図示なし)上に搭載されている。このとき、Si,
AlN,Cuの線膨張係数はそれぞれ4ppm/℃,5
ppm/℃,17ppm/℃程度である。したがって、
Siからなるチップ7とAlNからなる絶縁基板11と
は線膨張係数が近くはんだ13では亀裂発生・進展に対
する余裕度は大きいのであるが、絶縁基板11と銅板1
2とでは線膨張係数の差が大きくはんだ14では亀裂発
生・進展に対する余裕度が小さいことがわかる。
【0015】また、はんだ13よりもはんだ14の方が
放熱性の関係から、はんだ接合部の面積が大きいのが一
般的であり、はんだ14ははんだ13に比べて更に亀裂
発生・進展が起こりやすくなっている。そこで、従来と
同様にして、はんだ14接合部においては絶縁基板11
と銅板12との間に突起15を設けることによりはんだ
14の厚さを均一に形成し、局部的にはんだ14が薄く
なるようなことがなく、はんだ厚さの不均一による亀裂
の発生・進展は防止することができる。
【0016】更に、突起15ははんだ14に濡れないA
l製であるので、突起15の周囲にはボイド16が突起
15を取り囲むように生じてしまう。しかし、ボイド1
6の周囲では、はんだは滑らかなフィレット形状とな
り、従来のように突起台4とはんだ3との接触部界面に
おいて金属間化合物層5や角部6が形成されることがな
い。したがって、突起15の部分が亀裂発生の起点とな
ることがない。
【0017】また、図2(a)(b)ははんだ端部から
亀裂が発生した場合のはんだ部分の拡大断面図であり、
図2(a)に示すように、亀裂17がはんだ14の端部
から発生したとき、亀裂17の先端部の形状は先が細く
鋭く尖った形状となり、先端部に局部的な応力集中が生
じ亀裂17の進展を促進させる。ところが、図2(b)
に示すように、亀裂17がボイド16に達すると、亀裂
17はボイド16と一体化することにより先端部の応力
集中を解消する。その結果、たとえこのように、はんだ
端部から亀裂が発生したとしても、亀裂17の進展を停
止させることができる。
【0018】この様に、はんだ14接合部において、は
んだ14に濡れることのない材料で突起15を形成した
ので、亀裂17の発生・進展を抑制でき、熱的、電気的
に信頼性の高い半導体装置を製造することができる。
【0019】また、ここでは絶縁基板11上にチップ7
が一個だけ実装されたパワーモジュールを例にとって説
明したが、一枚の絶縁基板11上にチップ7が複数個実
装されている場合であっても良い。また、銅板12上に
絶縁基板11が一枚だけ実装されたパワーモジュールを
例にとって説明したが、一枚の銅板12上に絶縁基板1
1が複数枚実装されていても良い。
【0020】また、絶縁基板11の主材としてのセラミ
ックスとしてAlN8について説明をしたが、アルミ
ナ,窒化珪素等でもよい。また、金属板として銅板12
について説明をしたが、表面処理を施したAl,Cuを
主体とする合金,表面処理を施したAlを主体とする合
金でも良い。また、はんだ14としてすず−鉛系のはん
だを例に説明をしたが、Sn,In,Pb,Biを基と
するはんだであればよい。
【0021】実施の形態2. 図3はこの発明の実施の形態2のパワーモジュールの構
成を示したもので、図3(a)は断面図であり、図3
(b)は突起部分の拡大断面図である。図において、1
5aははんだに濡れないワイヤ片を用いた突起であり、
18は突起15aと銅板12とが金属接合によって固着
している金属接合部である。
【0022】突起15aをワイヤ片とすると突起15a
の高さはワイヤ径できまるので突起15aの高さを容易
に揃えることができる。したがって、はんだ14接合部
は平坦性に優れるとともに厚さを容易に制御することが
でき、亀裂に対する信頼性と放熱性とを考慮した所望の
はんだ14厚さを有する半導体装置を容易に製造するこ
とができる。
【0023】更に、実施の形態1では突起の固着につい
ては特に言及しなかったが、ここでは、突起15aは金
属接合部18で銅板12に金属接合されており、突起1
5aとそれに伴うボイド16とを所望の位置に形成する
ことができる。したがって、放熱性に影響を及ぼすボイ
ド16の位置を確実にコントロールすることができ、チ
ップ7直下におけるボイド16の発生を防止することが
でき、半導体装置の放熱性を向上させることができる。
【0024】また、突起15aをAl製のボンディング
ワイヤを用いて形成し、金属接合手段として超音波ボン
ディング技術を用いることにより、突起材料を容易に入
手でき、突起15aの固着作業性に優れ、簡単に、短時
間に、低コストで突起15aを作成することができる。
更に、突起15aの高さを決めるボンディングワイヤの
直径は放熱性および信頼性を考慮して50〜400ミク
ロン程度が良い。
【0025】図4は銅板上の突起を示した斜視図であ
る。図において、突起15aはAl製のボンディングワ
イヤであり、銅板12へは超音波ボンディング技術を用
いて金属接合部18で固着させている。図に示すよう
に、、突起15aの金属接合部18が2か所のものと1
か所のものが示されている。一般に、ワイヤ径の細いも
のは端部の変形を防ぐために両端の2か所で金属接合さ
れ、ワイヤ径の太いものは端部が変形することがないの
で中央の1か所で金属接合されることが多い。いずれの
接合方法でもワイヤ径が突起15aの高さとなり、はん
だ14の厚さを制御する。
【0026】図4では金属接合部18が1か所または2
か所の突起15aが混在する場合について示したが、ど
ちらか一方のみでも良い。また、突起15aが4個の場
合について示したが、突起15は3個以上でかつ一直
線に並ぶことがなければ幾つであっても良い。
【0027】この様に、突起15aをワイヤで形成すれ
ば、突起15aの高さを容易に揃えることができ、はん
だ14接合部は平坦性に優れるとともに厚さを容易に制
御することができる。また、突起15aを銅板12上に
金属接合すれば突起15aに伴うボイド16がチップ7
直下に位置することを避けることができ、放熱性を向上
させることができる。また、突起15aをAl製のボン
ディングワイヤで形成し超音波ボンディング技術で金属
接合すれば、突起15aを簡単に、短時間に、低コスト
で作成することができる。
【0028】実施の形態3. 図5はこの発明の実施の形態3のパワーモジュールの構
成を示したもので、図5(a)は断面図であり、図5
(b)は突起部分の拡大断面図である。図に示すよう
に、ここではワイヤ片からなる突起15aは絶縁基板1
1に金属接合部18を設けている。
【0029】ここで、一般に、絶縁基板11と銅板12
とのはんだ14接合方法は、まず、所定の位置に開口部
を設けたはんだ印刷用スクリーンマスク(以下、印刷マ
スクと称す)を用いて、適量にフラックス(10%wt
程度)を含有したはんだペーストを銅板12の所定位置
に印刷、供給するはんだ印刷工程の後、この銅板12上
のはんだ印刷位置に絶縁基板11を載置する。その後、
はんだペーストを加熱溶融させ、はんだ接合を行う。
【0030】したがって、突起15aを絶縁基板11へ
固着しておけば、銅板12上には突起15aがないの
で、銅板12上へのはんだ印刷工程において銅板12上
へのスムーズなはんだ印刷が可能となり、絶縁基板11
と銅板12とのはんだ14接合をより簡単に行うことが
できる。
【0031】また、一般に、絶縁基板11の方が銅板1
2よりも小さく、軽く、薄いので、突起15aを金属接
合する場合にも銅板12よりも絶縁基板11のほうが取
り扱いやすく、突起15aの固着をスムーズに行える。
【0032】更に、図6はこの発明の実施の形態3のパ
ワーモジュールの断面図である。図に示すように、一枚
の銅板12上に2個の絶縁基板11を搭載しているが、
突起15aは絶縁基板11に固着されているので、通常
のはんだ印刷工程において銅板12上の2か所の所定位
置に同時にはんだを供給することができ、はんだ14接
合方法が複雑になることがない。
【0033】実施の形態4. 上記実施の形態1〜3ではパワーモジュールの構造につ
いて説明を行なってきたが、ここではパワーモジュール
の製造方法について説明する。図7はこの発明の実施の
形態4のパワーモジュールのはんだ接合方法を示す工程
断面図である。図に示すように、はんだ印刷工程におい
て、銅板12上にフラックスを含むはんだペースト19
を印刷・供給後、フラックスを含まない板はんだ20を
追加供給して所望のはんだ量となるようにはんだ供給量
を調節する。
【0034】この様にすれば、はんだ量とフラックス量
との両方のコントロールが可能となり、フラックスの過
剰供給によるボイドの発生を抑えることができる。した
がって、はんだ14の厚さが厚くても平坦性の良い、ボ
イドの少ない良好なはんだ14接合部を形成することが
できる。なお、ここでは板はんだについて説明を行った
が、糸はんだや棒はんだなどフラックスを含有しない固
形のはんだであれば良い。
【0035】実施の形態5. 図8(a)〜(d)はこの発明の実施の形態5のパワー
モジュールのはんだ接合方法を示す工程断面図である。
図にしたがって順次説明をする。まず、図8(a)に示
すように、パワーモジュールをはんだ14の溶融温度以
上の温度で大気圧下におく。このとき、はんだ14は溶
融状態となり、溶融はんだ14aを形成する。溶融はん
だ14a中には無数の小径ボイド21が発生している。
【0036】次に、図8(b)に示すように、その後、
減圧を行うと、ボイド21中の圧力が外気圧に比べて高
くなるためボイド21は膨張し、近辺のボイド21と合
併するなどして大型化する。また、ボイド21は大型化
することによって流動性を増し溶融はんだ14a中を徐
々に移動して周囲の外気に散逸する。
【0037】次に、図8(c)に示すように、減圧状態
を暫く続けると、ボイド21はほとんど周囲の外気に散
逸してしまい、突起15の周囲のボイド16とほんの僅
かのボイド21とだけになる。
【0038】次に、図8(d)に示すように、圧力を大
気圧に戻す。溶融はんだ14a内部の圧力が外気圧に比
べて小さくなるため突起15の周囲に存在するボイド1
6も溶融はんだ14a中に僅かに残ったボイド21も収
縮し、小さくなる。その後、溶融はんだ14aを凝固さ
せることによって絶縁基板11と銅板12とのはんだ1
4接合を行う。
【0039】以上のようにはんだ14接合工程を行え
ば、突起15を有するはんだ14接合部においてボイド
16,21は充分小さくなり放熱性に悪影響を及ぼすこ
とがない。
【0040】なお、上記実施の形態4と実施の形態5と
を併せて行えば各々の実施の形態の効果が相乗され、よ
り効果的にボイドの発生を抑制することができる。
【0041】
【発明の効果】以上のようにこの発明によれば、突起が
はんだに濡れないAlからなり、突起 ははんだ接合部の
金属板側に金属接合によって固着されている、または、
はんだ接合部の絶縁基板側に金属接合によって固着され
ているとともに、突起の周囲とはんだ接合部との間にボ
イドが形成されるので、突起の周囲のボイドにより、は
んだが滑らかなフィレット形状を作り、突起とはんだと
の接触界面において金属間化合物層や角部を形成するこ
とがなく、突起の部分が亀裂発生の起点となることがな
い。また、はんだ端部から亀裂が発生しても突起周囲の
ボイドで亀裂の進展を停止させることができる効果があ
る。また、突起がはんだ接合部の金属板側に金属接合に
よって固着している場合には、突起を任意の位置におく
ことができ、突起に伴うボイドが半導体チップ直下に位
置することを避けることができ、放熱性を向上させるこ
とができる効果がある。また、突起がはんだ接合部の絶
縁基板側に金属接合によって固着している場合には、金
属板に突起が無く、金属板上へのはんだ印刷工程がスム
ーズにでき、絶縁基板と金属板とのはんだ接合をより簡
単に行うことができるという効果がある。
【0042】また、突起がはんだに濡れないワイヤ片
あって、上記ワイヤ径によってはんだ接合部の厚さを規
制するようにしたので、突起の周囲にボイドがフィレッ
ト形状を作り、突起とはんだとの接触界面において金属
間化合物層や角部を形成することがなく、突起の部分が
亀裂発生の起点となることがない。また、はんだ端部か
ら亀裂が発生しても突起周囲のボイドで亀裂の進展を停
止させることができる。更に、突起の高さはワイヤ径で
きまるので突起の高さを容易に揃えることができ、はん
だ接合部は平坦性に優れるとともに厚さを容易に制御す
ることができ、亀裂に対する信頼性をより高めることが
できる効果がある。
【0043】また、はんだに濡れないワイヤ片が直径5
0〜400ミクロンのAlのボンディングワイヤである
ので、放熱性および信頼性に最適なはんだの厚さを容易
に決定することができるとともに、突起材料を容易に入
手でき、突起の固着作業性に優れ、簡単に、短時間に、
低コストで突起を作成することができる効果がある。
【0044】また、金属板上または上記絶縁基板上に金
属接合により固着されたはんだに濡れないAlの突起を
形成する工程を備え、はんだ接合する工程が、大気圧下
ではんだを溶融し溶融はんだを形成する工程と、上記溶
融はんだを減圧した後に上記溶融はんだを大気圧に戻
すことにより、上記突起の周囲と上記溶融はんだとの間
に形成されるボイドを収縮して小さくする工程と、上記
溶融はんだを凝固する工程からなるので、はんだ接合部
において放熱性に悪影響を及ぼす可能性のある突起の周
囲に形成されるボイドの発生を極力抑えることができる
効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1のパワーモジュール
を示した斜視図および断面図である。
【図2】 はんだ部分の拡大断面図である。
【図3】 この発明の実施の形態2のパワーモジュール
の構成を示した断面図および拡大断面図である。
【図4】 銅板上の突起を示した斜視図である。
【図5】 この発明の実施の形態3のパワーモジュール
の構成を示した断面図および拡大断面図である。
【図6】 この発明の実施の形態3のパワーモジュール
の断面図である。
【図7】 この発明の実施の形態4のパワーモジュール
のはんだ接合方法を示す工程断面図である。
【図8】 この発明の実施の形態5のパワーモジュール
のはんだ接合方法を示す工程断面図である。
【図9】 従来の半導体装置のはんだ接合部を示す断面
図である。
【図10】 従来の半導体リードフレームのダイパッド
を示す斜視図である。
【図11】 従来の半導体装置の突起台とはんだとの接
触部近傍の拡大断面図である。
【符号の説明】
7 半導体チップ、8 窒化アルミ、9,10 銅製パ
ターン、11 絶縁基板、12 銅板、13 はんだ、
14 すず−鉛系のはんだ、14a 溶融はんだ、1
5,15a 突起、16,21 ボイド、18 金属接
合部、19 フラックスを含むはんだペースト、20
フラックスを含まない板はんだ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−216167(JP,A) 特開 平9−8168(JP,A) 特開 平7−249632(JP,A) 特開 平4−120741(JP,A) 特開 平9−148347(JP,A) 特開 平6−152094(JP,A) 特開 平6−155081(JP,A) 実開 昭61−86940(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/52 H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 金属板上に、セラミックスからなる主材
    の両面にはんだ接合可能な導体層を有する絶縁基板を備
    え、上記絶縁基板上に半導体チップを備え、上記絶縁基
    板と金属板とがはんだ接合部を介して接合されており、
    上記はんだ接合部に上記はんだ接合部の厚さを規制する
    複数個の突起が設けられている半導体装置において、 上記突起ははんだに濡れないAlからなり、上記突起は
    上記はんだ接合部の上記金属板側に金属接合によって固
    着されている、または、上記はんだ接合部の上記絶縁基
    板側に金属接合によって固着されているとともに、上記
    突起の周囲と上記はんだ接合部との間にボイドが形成さ
    れることを特徴とする半導体装置。
  2. 【請求項2】 突起がはんだに濡れないワイヤ片であっ
    て、上記ワイヤ径によってはんだ接合部の厚さを規制す
    るようにしたことを特徴とする請求項1記載の半導体装
    置。
  3. 【請求項3】 はんだに濡れないワイヤ片が直径50〜
    400ミクロンのAlのボンディングワイヤであること
    を特徴とする請求項2記載の半導体装置。
  4. 【請求項4】 金属板上に、セラミックスからなる主材
    の両面にはんだ接合可能な導体層を有する絶縁基板をは
    んだ接合する工程と、上記絶縁基板上に半導体チップを
    搭載する工程とを備えた半導体装置の製造方法におい
    て、上記金属板上または上記絶縁基板上に金属接合により固
    着されたはんだに濡れないAlの突起を形成する工程を
    備え、 上記はんだ接合する工程が、大気圧下ではんだを
    溶融し溶融はんだを形成する工程と、上記溶融はんだを
    減圧した後に上記溶融はんだを大気圧に戻すことによ
    り、上記突起の周囲と上記溶融はんだとの間に形成され
    るボイドを収縮して小さくする工程と、上記溶融はんだ
    を凝固する工程からなることを特徴とする半導体装置の
    製造方法。
JP35121197A 1997-12-19 1997-12-19 半導体装置およびその製造方法 Expired - Lifetime JP3347279B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35121197A JP3347279B2 (ja) 1997-12-19 1997-12-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35121197A JP3347279B2 (ja) 1997-12-19 1997-12-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11186331A JPH11186331A (ja) 1999-07-09
JP3347279B2 true JP3347279B2 (ja) 2002-11-20

Family

ID=18415808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35121197A Expired - Lifetime JP3347279B2 (ja) 1997-12-19 1997-12-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3347279B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809806B2 (ja) 2002-03-29 2006-08-16 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US20070216026A1 (en) * 2006-03-20 2007-09-20 Adams Zhu Aluminum bump bonding for fine aluminum wire
FR2901347B1 (fr) * 2006-05-22 2008-07-18 Valeo Vision Sa Composant de dissipation thermique et dispositif d'eclairage et/ou de signalisation a diode equipe d'un tel composant
JP2011228604A (ja) * 2010-04-23 2011-11-10 Honda Motor Co Ltd 回路基板の製造方法及び回路基板
JP2014165255A (ja) * 2013-02-22 2014-09-08 Toyota Motor Corp 半導体装置
US9536855B2 (en) 2013-07-10 2017-01-03 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same
JP6165025B2 (ja) * 2013-10-31 2017-07-19 三菱電機株式会社 半導体モジュール
JP6242328B2 (ja) * 2014-12-02 2017-12-06 三菱電機株式会社 半導体装置
CN115274465A (zh) * 2016-06-14 2022-11-01 三菱电机株式会社 电力用半导体装置
CN110447094B (zh) 2017-03-30 2023-12-12 三菱电机株式会社 半导体装置及其制造方法、及电力变换装置
JP6858642B2 (ja) * 2017-05-25 2021-04-14 三菱電機株式会社 パワーモジュール
WO2019163145A1 (ja) * 2018-02-26 2019-08-29 新電元工業株式会社 半導体装置の製造方法
WO2022049697A1 (ja) * 2020-09-03 2022-03-10 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JPWO2023214450A1 (ja) * 2022-05-02 2023-11-09

Also Published As

Publication number Publication date
JPH11186331A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
JP3347279B2 (ja) 半導体装置およびその製造方法
JP3333409B2 (ja) 半導体モジュール
JP2006066716A (ja) 半導体装置
JP2014146645A (ja) 半導体装置
JPH08250823A (ja) セラミックス回路基板
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP4498966B2 (ja) 金属−セラミックス接合基板
JP2004307307A (ja) セラミックス回路基板とその製造方法
JP3192911B2 (ja) セラミックス回路基板
JPH08236666A (ja) 放熱用金属板付半導体装置
JPH10107176A (ja) 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法
JP2001358442A (ja) 半導体パッケージの実装構造
JP3216620B2 (ja) 半導体装置
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JPH07122696A (ja) 半導体装置
JPH05152485A (ja) 半導体装置およびその製造方法
JP2001358267A (ja) 半導体装置及びその製造方法
JP2868007B1 (ja) 半導体装置及びその製造方法
JP7520215B2 (ja) 基板の製造方法、電力用半導体装置の製造方法、および基板
JP2002184791A (ja) 半導体デバイス
US11387352B2 (en) Power semiconductor device and manufacturing method thereof
JP2521624Y2 (ja) 半導体装置
KR100333383B1 (ko) 반도체 패키지의 솔더 볼 접합 강도 강화 방법
JP2004356261A (ja) 電力用半導体装置
JP2022171255A (ja) 金属-セラミックス接合基板およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term