第1の実施形態に係る電力変換装置を模式的に表すブロック図である。
第1の実施形態に係る変換器を模式的に表すブロック図である。
第1の実施形態に係るモジュールを模式的に表すブロック図である。
第1の実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。
第2の実施形態に係るモジュールを模式的に表すブロック図である。
第2の実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。
第2の実施形態に係るモジュールの変形例を模式的に表すブロック図である。
主回路の変形例を模式的に表すブロック図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る電力変換装置を模式的に表すブロック図である。
図1に表したように、電力変換装置10は、主回路部12と、上位制御装置14と、を備える。電力変換装置10は、例えば、直流送電システムに用いられる。電力変換装置10は、直流送電システムにおいて、交流電力系統2及び一対の直流送電線3、4に接続される。
直流送電システムは、例えば、変圧器6を有する。電力変換装置10の主回路部12は、変圧器6を介して交流電力系統2に接続される。交流電力系統2の交流電力は、三相交流電力である。より詳しくは、対称三相交流電力である。変圧器6は、交流電力系統2の三相交流電力を主回路部12に対応した交流電力に変換する。変圧器6は、主回路部12に合わせて三相交流電力の各相の実効値を変化させる。変圧器6は、三相変圧器である。変圧器6は、必要に応じて設けられ、省略可能である。主回路部12には、交流電力系統2の三相交流電力を直接供給してもよい。
電力変換装置10は、交流電力系統2から供給された三相交流電力を直流電力に変換し、変換後の直流電力を直流送電線3、4に供給する。また、電力変換装置10は、直流送電線3、4から供給された直流電力を三相交流電力に変換し、変換後の三相交流電力を交流電力系統2に供給する。このように、電力変換装置10は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。
例えば、直流送電線3は、直流電力の高圧側の送電線であり、直流送電線4は、直流電力の低圧側の送電線である。電力変換装置10は、直流送電線3側が高圧、直流送電線4側が低圧となるように、変換後の直流電力を直流送電線3、4に出力する。
主回路部12は、交流電力系統2と各直流送電線3、4との間に設けられる。主回路部12は、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。主回路部12は、例えば、MMC(Modular Multilevel Converter)型の電力変換器である。MMC型の主回路部12は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部12は、各スイッチング素子のスイッチングにより、交直変換を行う。
上位制御装置14は、主回路部12に接続されている。上位制御装置14は、各スイッチング素子のオン・オフを制御することにより、主回路部12による三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を制御する。
主回路部12は、第1及び第2の一対の直流端子20a、20bと、第1〜第3の3つの交流端子21a〜21cと、第1〜第6の6つのアーム部22a〜22fと、を有する。
第1直流端子20aは、高圧側の直流送電線3に接続される。第2直流端子20bは、低圧側の直流送電線4に接続される。これにより、主回路部12によって変換された直流電力が直流送電線3、4に供給されるとともに、直流送電線3、4から供給された直流電力が主回路部12に入力される。
第1アーム部22aは、第1直流端子20aに接続される。第2アーム部22bは、第1アーム部22aと第2直流端子20bとの間に接続される。第1アーム部22a及び第2アーム部22bは、各直流端子20a、20bの間に直列に接続される。
第3アーム部22cは、第1直流端子20aに接続される。第4アーム部22dは、第3アーム部22cと第2直流端子20bとの間に接続される。第3アーム部22c及び第4アーム部22dは、第1アーム部22a及び第2アーム部22bに対して並列に接続される。
第5アーム部22eは、第1直流端子20aに接続される。第6アーム部22fは、第5アーム部22eと第2直流端子20bとの間に接続される。すなわち、第5アーム部22e及び第6アーム部22fは、第1アーム部22a及び第2アーム部22bに対して並列に接続されるとともに、第3アーム部22c及び第4アーム部22dに対して並列に接続される。
主回路部12では、第1アーム部22a及び第2アーム部22bによって第1レグLG1が構成され、第3アーム部22c及び第4アーム部22dによって第2レグLG2が構成され、第5アーム部22e及び第6アーム部22fによって第3レグLG3が構成される。すなわち、この例において、主回路部12は、3レグ、6アームの三相インバータである。第1アーム部22a、第3アーム部22c及び第5アーム部22eは、上側アームである。第2アーム部22b、第4アーム部22d及び第6アーム部22fは、下側アームである。
第1アーム部22aは、直列に接続された複数台の変換器UP1、UP2…UPM1を有する。第2アーム部22bは、直列に接続された複数台の変換器UN1、UN2…UNM2を有する。第3アーム部22cは、直列に接続された複数台の変換器VP1、VP2…VPM3を有する。第4アーム部22dは、直列に接続された複数台の変換器VN1、VN2…VNM4を有する。第5アーム部22eは、直列に接続された複数台の変換器WP1、WP2…WPM5を有する。第6アーム部22fは、直列に接続された複数台の変換器WN1、WN2…WNM6を有する。
但し、以下では、各変換器UP1、UP2…UPM1、UN1、UN2…UNM2、VP1、VP2…VPM3、VN1、VN2…VNM4、WP1、WP2…WPM5、WN1、WN2…WNM6をまとめて呼称する場合に、「変換器CELL」と称す。
各アーム部22a〜22fにおいて、M1、M2、M3、M4、M5、M6は、直列接続された変換器CELLの台数を表す。各アーム部22a〜22fにおいて、直列接続される変換器CELLの台数は、例えば、100台〜120台程度である。但し、直列接続される変換器CELLの台数は、これに限ることなく、任意の台数でよい。
各アーム部22a〜22fに設けられる変換器CELLの台数は、実質的に同じである。例えば、多数の各変換器CELLが接続される場合には、主回路部12の動作に影響のない範囲において、各アーム部22a〜22fに設けられる変換器CELLの台数が異なってもよい。例えば、1つのアーム部に100台の変換器CELLを直列に接続する場合、別のアーム部に設ける変換器CELLの台数は、1〜2台異なってもよい。
各アーム部22a〜22fのそれぞれは、バッファリアクトル23a〜23fと、複数の電流検出器24a〜24fと、をさらに有する。また、電力変換装置10は、電圧検出部25をさらに有する。
各バッファリアクトル23a〜23fは、各アーム部22a〜22fのそれぞれにおいて、各変換器CELLに直列に接続される。第1アーム部22aのバッファリアクトル23aは、交流端子21aと第1アーム部22a及び第2アーム部22bとの接続点と変換器UP1との間に設けられる。第2アーム部22bのバッファリアクトル23bは、交流端子21aと第1アーム部22a及び第2アーム部22bとの接続点と変換器UN1との間に設けられる。第3アーム部22cのバッファリアクトル23cは、交流端子21bと第3アーム部22c及び第4アーム部22dとの接続点と変換器VP1との間に設けられる。第4アーム部22dのバッファリアクトル23dは、交流端子21bと第3アーム部22c及び第4アーム部22dとの接続点と変換器VN1との間に設けられる。第5アーム部22eのバッファリアクトル23eは、交流端子21cと第5アーム部22e及び第6アーム部22fとの接続点と変換器WP1との間に設けられる。第6アーム部22fのバッファリアクトル23fは、交流端子21cと第5アーム部22e及び第6アーム部22fとの接続点と変換器WN1との間に設けられる。
電流検出器24aは、第1アーム部22aに設けられ、第1アーム部22aに流れる電流を検出する。すなわち、電流検出器24aは、第1アーム部22aのアーム電流を検出する。電流検出器24aは、図示を省略した配線などを介して上位制御装置14に接続されている。電流検出器24aは、検出した第1アーム部22aの電流値を上位制御装置14に入力する。これにより、上位制御装置14には、第1アーム部22aの電流値が入力される。
以下同様に、電流検出器24bは、第2アーム部22bに流れる電流を検出し、検出した電流値を上位制御装置14に入力する。電流検出器24cは、第3アーム部22cに流れる電流を検出し、検出した電流値を上位制御装置14に入力する。電流検出器24dは、第4アーム部22dに流れる電流を検出し、検出した電流値を上位制御装置14に入力する。電流検出器24eは、第5アーム部22eに流れる電流を検出し、検出した電流値を上位制御装置14に入力する。電流検出器24fは、第6アーム部22fに流れる電流を検出し、検出した電流値を上位制御装置14に入力する。
電圧検出部25は、交流電力系統2の各相の交流電圧(相電圧)を検出し、検出値を上位制御装置14に入力する。電圧検出部25は、変圧器6の一次側に接続してもよいし、二次側に接続してもよい。
主回路部12では、第1アーム部22aと第2アーム部22bとの接続点、第3アーム部22cと第4アーム部22dとの接続点、及び、第5アーム部22eと第6アーム部22fとの接続点のそれぞれが、交流出力点となる。
第1交流端子21aは、第1アーム部22aと第2アーム部22bとの接続点に接続される。第2交流端子21bは、第3アーム部22cと第4アーム部22dとの接続点に接続される。第3交流端子21cは、第5アーム部22eと第6アーム部22fとの接続点に接続される。各交流端子21a〜21cは、例えば、変圧器6に接続される。
各変換器CELLは、信号線26を介して上位制御装置14と接続される。上位制御装置14は、信号線26を介して変換器CELLに制御信号を入力することにより、変換器CELLの動作を制御する。また、変換器CELLは、例えば、変換器CELLの制御及び動作保護に関する制御信号や保護信号を図示されていない別の信号線を介して上位制御装置14に入力する。
上位制御装置14と各変換器CELLとの通信方法は、上記に限ることなく、例えば、上位制御装置14と各変換器CELLとをデイジーチェーン接続してもよい。上位制御装置14と各変換器CELLとの通信方法は、上位制御装置14と各変換器CELLとの間で信号を送受可能な任意の通信方法でよい。
図2は、第1の実施形態に係る変換器を模式的に表すブロック図である。
図2に表したように、変換器CELLは、主回路40と、電荷蓄積素子45と、制御部46と、給電回路48と、電圧検出器50と、を有する。
主回路40は、第1接続端子40aと、第2接続端子40bと、第1スイッチング素子41と、第2スイッチング素子42と、を有する。各スイッチング素子41、42のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子41、42には、例えば、IGBTなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子41、42には、例えば、ノーマリオフ型の半導体素子が用いられる。
第2スイッチング素子42の一対の主端子は、第1スイッチング素子41の一対の主端子に対して直列に接続される。第1接続端子40aは、第1スイッチング素子41と第2スイッチング素子42との間に接続される。第2接続端子40bは、第1スイッチング素子41の第2スイッチング素子42に接続された主端子と反対側の主端子に接続される。
電荷蓄積素子45は、第1スイッチング素子41及び第2スイッチング素子42に対して並列に接続される。電荷蓄積素子45は、例えば、コンデンサである。変換器CELLに対する電力の供給は、各接続端子40a、40bを介して行われる。換言すれば、各接続端子40a、40bを介して供給された電力により、電荷蓄積素子45が充電される。
また、第1スイッチング素子41には、一対の主端子に対して逆並列に整流素子41dが接続されている。整流素子41dの順方向は、第1スイッチング素子41の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第2スイッチング素子42には、一対の主端子に対して逆並列に整流素子42dが接続されている。整流素子41d、42dは、いわゆる還流ダイオードである。
この例では、主回路40において、各スイッチング素子41、42が、ハーフブリッジ接続されている。主回路40は、換言すれば、チョッパ回路である。第1スイッチング素子41は、いわゆるローサイドスイッチであり、第2スイッチング素子42は、いわゆるハイサイドスイッチである。
制御部46は、各スイッチング素子41、42のオン・オフを制御する。制御部46は、ゲート回路51を介して第1スイッチング素子41の制御端子と接続されている。制御部46は、ゲート回路52を介して第2スイッチング素子42の制御端子と接続されている。また、制御部46は、例えば、信号線26を介して上位制御装置14と接続されている。
上位制御装置14は、各スイッチング素子41、42のオン・オフを制御するための制御信号を信号線26を介して制御部46に送信する。制御部46は、入力された制御信号に基づいて、各スイッチング素子41、42のオン・オフを切り替えるための駆動信号をゲート回路51、52に入力する。
ゲート回路51は、第1スイッチング素子41の制御端子に接続されている。ゲート回路52は、第2スイッチング素子42の制御端子に接続されている。ゲート回路51、52は、制御部46から入力された駆動信号に基づいて、各スイッチング素子41、42のオン・オフを切り替える。これにより、上位制御装置14からの制御信号に応じて、各スイッチング素子41、42のオン・オフが制御される。上位制御装置14は、各変換器CELL毎に制御信号を生成し、各変換器CELLのそれぞれの各スイッチング素子41、42のオン・オフを制御する。これにより、上位制御装置14は、主回路部12による電力の変換を制御する。
なお、変換器CELLの構成は、上記に限ることなく、各スイッチング素子41、42のオン・オフを制御可能な任意の構成でよい。例えば、ゲート回路51、52は、必要に応じて設けられ、省略可能である。
給電回路48は、電荷蓄積素子45に対して並列に接続されている。給電回路48は、電荷蓄積素子45に蓄積された電荷を基に、制御部46の制御電源を生成し、生成した制御電源を制御部46に供給する。また、この例において、給電回路48は、ゲート回路51、52にも制御電源を供給する。給電回路48は、例えば、制御部46及びゲート回路51、52のそれぞれに対応する制御電源を生成し、制御部46及びゲート回路51、52のそれぞれに、対応する制御電源を供給する。制御部46は、給電回路48からの制御電源の供給に応じて動作する。
電圧検出器50は、電荷蓄積素子45と電気的に接続されている。また、電圧検出器50は、制御部46と接続されるとともに、例えば、制御部46及び信号線26などを介して上位制御装置14と接続されている。電圧検出器50は、電荷蓄積素子45の電圧を検出し、検出結果を制御部46及び上位制御装置14に出力する。電圧検出器50の構成は、検出結果を制御部46及び上位制御装置14に出力可能な任意の構成でよい。
複数台の変換器CELLは、少なくとも2台の変換器CELL毎にモジュール化されている。この例では、2台の変換器CELLによって1つのモジュールMDLが形成されている。従って、主回路部12は、複数のモジュールMDLを有する。モジュールMDLの2台の変換器CELLでは、電源が多重化されている。給電回路48は、モジュールMDLに含まれる各変換器CELLのそれぞれの制御部46及びゲート回路51、52に制御電源を供給する。これにより、モジュールMDL内の各変換器CELLのいずれかの給電回路48が故障した場合にも、他の変換器CELLの給電回路48から制御部46及びゲート回路51、52に制御電源を供給することができる。従って、1つの給電回路48が故障した場合にも、電力変換装置10の運転を継続することができ、電力変換装置10の運転継続性を向上させることができる。
以下では、モジュールMDLに含まれる一方の変換器CELLを「第1変換器CELL1」と称し、他方の変換器CELLを「第2変換器CELL2」と称す。第1変換器CELL1の給電回路48は、第1変換器CELL1の制御部46及びゲート回路51、52に制御電源を供給するとともに、第2変換器CELL2の制御部46及びゲート回路51、52にも制御電源を供給する。同様に、第2変換器CELL2の給電回路48は、第2変換器CELL2の制御部46及びゲート回路51、52に制御電源を供給するとともに、第1変換器CELL1の制御部46及びゲート回路51、52にも制御電源を供給する。
モジュールMDLに含まれる変換器CELLの数は、2台に限ることなく、3台以上でもよい。また、各変換器CELLは、必ずしもモジュール化されていなくてもよい。
図3は、第1の実施形態に係るモジュールMDLを模式的に表すブロック図である。
図3に表したように、各変換器CELLの制御部46は、電圧検出器50で検出された電荷蓄積素子45の電圧(以下、セル電圧と称す)を上位制御装置14に出力する。上位制御装置14には、各変換器CELLのそれぞれのセル電圧が入力される。なお、上位制御装置14へのセル電圧の入力は、制御部46を介することなく、電圧検出器50から直接的に上位制御装置14に入力してもよい。
上位制御装置14は、入力された各変換器CELLのそれぞれのセル電圧を基に、各変換器CELLのセル電圧の平均値を算出する。そして、上位制御装置14は、算出した平均値を各変換器CELLのそれぞれの制御部46に出力する。
各変換器CELLの制御部46は、判定回路54を有する。判定回路54は、電圧検出器50の検出結果と入力された平均値とを基に、電荷蓄積素子45のセル電圧の異常を判定する。判定回路54は、例えば、電圧検出器50の検出結果と平均値との差が所定値未満の場合に、セル電圧を正常と判定し、電圧検出器50の検出結果と平均値との差が所定値以上の場合に、セル電圧を異常と判定する。
制御部46は、判定回路54が正常と判定した場合には、上位制御装置14からの制御信号に応じて、各スイッチング素子41、42のオン・オフを制御する。一方、制御部46は、判定回路54が異常を判定した場合、異常と判定された変換器CELLの各接続端子40a、40b間をバイパス状態とする。
ここで、「バイパス状態」とは、第1接続端子40aと第2接続端子40bとの間を導通(短絡)させた状態である。この例においては、例えば、第1スイッチング素子41をオン状態、第2スイッチング素子42をオフ状態にすることにより、バイパス状態とすることができる。これにより、直列に接続された各変換器CELLにおいて、いずれかの変換器CELLが故障した場合などにも、故障した変換器CELLをバイパス状態としておくことで、電力変換装置10の運転を継続することができる。なお、バイパス状態は、例えば、各スイッチング素子41、42とは別のスイッチなどを用いて第1接続端子40aと第2接続端子40bとの間を導通させた状態でもよい。
制御部46は、判定回路54が異常を判定して異常と判定された変換器CELLの各接続端子40a、40b間をバイパス状態にした場合、変換器CELLの故障を表す情報を上位制御装置14に出力する。上位制御装置14は、例えば、制御部46からの情報を基に、故障した変換器CELLの数を各アーム部22a〜22f毎に積算し、故障した変換器CELLの数が所定数に達した場合に、主回路部12による電力変換を停止させる。
モジュールMDLに含まれる各変換器CELLは、互いに接続されている。第1変換器CELL1は、第2変換器CELL2と接続されている。例えば、各変換器CELLと上位制御装置14とが信号線26などで個別に接続されている場合には、第1変換器CELL1と第2変換器CELL2とは、専用の信号線などを介して互いに接続される。例えば、各変換器CELLと上位制御装置14とがデイジーチェーン接続されている場合には、第1変換器CELL1と第2変換器CELL2とは、デイジーチェーンの信号線を介して互いに接続される。
モジュールMDLに含まれる各変換器CELLは、電圧検出器50の検出結果を互いに共有する。第1変換器CELL1の電圧検出器50の検出結果は、第1変換器CELL1の制御部46に入力されるとともに、第2変換器CELL2の制御部46にも入力される。同様に、第2変換器CELL2の電圧検出器50の検出結果は、第2変換器CELL2の制御部46に入力されるとともに、第1変換器CELL1の制御部46にも入力される。
制御部46は、モジュール化された各変換器CELLのそれぞれの電荷蓄積素子45の電圧の異常を判定する。そして、制御部46は、異常を判定された変換器CELLをバイパス状態とすることが可能である。
第2変換器CELL2の制御部46は、例えば、第1変換器CELL1のセル電圧の異常を判定した場合、バイパス信号を第1変換器CELL1のゲート回路51、52に出力する。第1変換器CELL1のゲート回路51、52は、バイパス信号の入力に応じて、各接続端子40a、40b間をバイパス状態とする。
これにより、例えば、モジュールMDLに含まれる各変換器CELLのいずれかの制御部46が故障した場合などにおいても、各接続端子40a、40b間をバイパスして運転を継続することができる。従って、電力変換装置10の運転継続性をより向上させることができる。
例えば、第1変換器CELL1の制御部46の判定回路54のみが故障し、異常の判定を適切に行うことができなくなった場合などには、第2変換器CELL2の制御部46から入力されたバイパス信号に応じて、第1変換器CELL1の制御部46が、ゲート回路51、52を駆動して各接続端子40a、40b間をバイパス状態としてもよい。
このように、第2変換器CELL2の制御部46が、第1変換器CELL1をバイパス状態にすることが可能な構成は、第2変換器CELL2の制御部46が、第1変換器CELL1の各接続端子40a、40b間を直接的に制御してバイパス状態とする構成でもよいし、第2変換器CELL2の制御部46からの指示に応じて、第1変換器CELL1の制御部46が各接続端子40a、40b間をバイパス状態とする構成でもよい。
例えば、制御部46は、判定回路54が異常と判定していない状態で、モジュールMDLに含まれる別の変換器CELLの制御部46からバイパスを指示された場合、バイパスを優先する。これにより、運転継続性及び安全性をより高めることができる。
図4は、第1の実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。
図4は、制御部46のバイパス制御に関する動作の一例を模式的に表す。以下では、第1変換器CELL1の制御部46を例に説明を行う。第2変換器CELL2の制御部46の動作は、第1変換器CELL1の制御部46の動作と実質的に同じであるから、詳細な説明は省略する。
電力変換装置10の動作開始時においては、例えば、図示を省略した初期充電回路などによって、各変換器CELLの電荷蓄積素子45が充電がされる。電荷蓄積素子45を充電すると、給電回路48が動作を開始する。動作を開始した給電回路48は、制御部46及びゲート回路51、52のそれぞれに対応する制御電源を供給する。これにより、給電回路48からの制御電源の供給に応じて、制御部46が起動する(図4のステップS11)。
第1変換器CELL1の制御部46には、第1変換器CELL1の電圧検出器50の検出結果と、第2変換器CELL2の電圧検出器50の検出結果と、が入力される。第1変換器CELL1の制御部46は、入力された第1変換器CELL1及び第2変換器CELLの各セル電圧を上位制御装置14に出力する(図4のステップS12)。制御部46から上位制御装置14へのセル電圧の出力は、所定の間隔で定期的に行ってもよいし、連続的に行ってもよい。
上位制御装置14は、各変換器CELLからセル電圧の情報を入力されると、入力された各変換器CELLのセル電圧の平均値を算出する(図4のステップS13)。なお、セル電圧の平均値は、全ての変換器CELLに対してでもよいし、任意の数の変換器CELL毎に平均を取り、個別に算出してもよい。例えば、各アーム部22a〜22f毎などに各変換器CELLのセル電圧の平均値を算出してもよい。この後、上位制御装置14は、算出した平均値を各変換器CELLの制御部46に出力する(図4のステップS14)。
制御部46は、上位制御装置14から平均値が入力されると、セル電圧の異常を判定回路54に判定させる(図4のステップS15)。
制御部46は、セル電圧が正常と判定された場合には、ステップS12の処理に戻り、同様の処理を繰り返す。一方、制御部46は、セル電圧が異常と判定された場合には、異常と判定された変換器CELLの各接続端子40a、40b間をバイパス状態とする(図4のステップS16)。
このように、本実施形態に係る電力変換装置10では、セル電圧の異常の判定を各変換器CELLで行っている。これにより、各変換器CELLのセル電圧の異常の判定を全て上位制御装置14で行う場合と比べて、上位制御装置14の構成を簡素化することができる。本実施形態に係る電力変換装置10では、故障した変換器CELLのバイパスを可能にして運転継続性を向上させた場合にも、上位制御装置14の構成を簡素化することができる。例えば、上位制御装置14の大型化やコスト増を抑制することができる。
また、第1変換器CELL1の制御部46は、第2変換器CELL2のセル電圧の異常も判定する。そして、第1変換器CELL1の制御部46は、第2変換器CELL2のセル電圧を異常と判定した場合に、第2変換器CELL2をバイパス状態にする。これにより、運転継続性をより向上させることができる。
(第2の実施形態)
図5は、第2の実施形態に係るモジュールMDLを模式的に表すブロック図である。
なお、上記第1の実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。
図5に表したように、各変換器CELLは、記憶部60をさらに有する。記憶部60は、変換器CELLの自身の故障の状態を表す故障情報62を記憶する。
故障情報62は、例えば、判定回路54で判定されたセル電圧の異常の判定結果を含む。これにより、制御部46は、故障情報62を参照することで、セル電圧が正常と判定された状態か異常と判定された状態かを認識することができる。
故障情報62の含む情報は、セル電圧の異常の判定結果の情報に限定されるものではない。例えば、各スイッチング素子41、42の異常の情報などを故障情報62に含めてもよい。故障情報62の含む情報は、変換器CELLの故障に関連する任意の情報でよい。
また、モジュールMDLに含まれる各変換器CELLは、故障情報62を互いに共有する。故障情報62は、例えば、モジュールMDLに含まれる各変換器CELLのそれぞれの故障の状態を表す情報を含む。例えば、第1変換器CELL1の故障情報62は、第1変換器CELL1のセル電圧の判定結果を含むとともに、第2変換器CELL2のセル電圧の判定結果を含む。第2変換器CELL2の故障情報62は、第2変換器CELL2のセル電圧の判定結果を含むとともに、第1変換器CELL1のセル電圧の判定結果を含む。これにより、故障情報62を参照することで、モジュールMDLに含まれる各変換器CELLのそれぞれの故障の状態を認識することができる。なお、記憶部60は、例えば、モジュールMDLに含まれる各変換器CELL毎の複数の故障情報62を記憶してもよい。
図6は、第2の実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。
図6は、制御部46の起動時の動作の一例を模式的に表す。
前述のように、制御部46は、給電回路48からの制御電源の供給に応じて起動する(図6のステップS21)。制御部46は、起動した後、記憶部60の故障情報62を参照する(図6のステップS22)。
制御部46は、故障情報62を参照し、故障情報62に自身のモジュールMDL内の変換器CELLが故障と記憶されているか否かを確認する(図6のステップS23)。
制御部46は、故障していると記憶されている場合、モジュールMDL内の変換器CELLにより、故障と記憶されている変換器CELLをバイパス状態とする(図6のステップS24)。
一方、制御部46は、故障していないと記憶されている場合には、上位制御装置14からの制御信号に応じて各スイッチング素子41、42のオン・オフを制御し、電力の変換を行う制御を開始する。
このように、本実施形態では、各変換器CELLのそれぞれが、故障情報62を記憶している。これにより、例えば、上位制御装置14が各変換器CELLのそれぞれの故障情報62を記憶する場合と比べて、上位制御装置14の構成を簡素化することができる。
また、制御部46は、故障情報62を参照することにより、モジュールMDLに含まれる各変換器CELLのそれぞれの故障を確認し、故障と記憶されている変換器CELLをバイパス状態にする。第1変換器CELL1の制御部46は、第2変換器CELL2の故障も確認する。第1変換器CELL1の制御部46は、第2変換器CELL2が故障していると記憶されている場合、第2変換器CELL2をバイパス状態にする。
これにより、例えば、モジュールMDLに含まれる各変換器CELLのいずれかの制御部46や記憶部60などが故障している場合にも、運転を継続することができ、運転継続性をより向上させることができる。
例えば、制御部46は、自身の変換器CELLが異常と判定していない状態で、モジュールMDLに含まれる別の変換器CELLの制御部46からバイパスを指示された場合、バイパスを優先する。これにより、運転継続性及び安全性をより高めることができる。
図7は、第2の実施形態に係るモジュールMDLの変形例を模式的に表すブロック図である。
図7に表したように、この例では、判定回路54が省略されている。この例では、例えば、各変換器CELLのセル電圧の異常の判定を全て上位制御装置14が行う。このように、各変換器CELLのセル電圧の異常の判定は、上位制御装置14などで行わせつつ、故障情報62は、各変換器CELLのそれぞれに記憶させる構成としてもよい。この場合においても、上位制御装置14が各変換器CELLのそれぞれの故障情報62を記憶する場合と比べて、上位制御装置14の構成を簡素化することができる。
但し、図5に表したように、各変換器CELLに判定回路54と記憶部60とを設け、セル電圧の異常の判定、及び故障情報62の記憶を各変換器CELLに行わせる。これにより、上位制御装置14の構成をより簡素化することができる。
図8は、主回路の変形例を模式的に表すブロック図である。
図8に表したように、この例では、主回路40が、第1スイッチング素子41と第2スイッチング素子42とを有するとともに、第3スイッチング素子43と第4スイッチング素子44とをさらに有する。第3スイッチング素子43、第4スイッチング素子44には、第1スイッチング素子41、第2スイッチング素子42と実質的に同じ素子が用いられる。
第4スイッチング素子44の一対の主端子は、第3スイッチング素子43の一対の主端子に対して直列に接続される。また、第3スイッチング素子43及び第4スイッチング素子44は、第1スイッチング素子41及び第2スイッチング素子42に対して並列に接続される。電荷蓄積素子45は、第1スイッチング素子41及び第2スイッチング素子42に対して並列に接続されるとともに、第3スイッチング素子43及び第4スイッチング素子44に対して並列に接続される。
第3スイッチング素子43には、一対の主端子に対して逆並列に整流素子43dが接続されている。第4スイッチング素子44には、一対の主端子に対して逆並列に整流素子44dが接続されている。
変換器CELLの第1接続端子40aは、第1スイッチング素子41と第2スイッチング素子42との間に接続されている。第2接続端子40bは、第3スイッチング素子43と第4スイッチング素子44との間に接続されている。この例において、第2接続端子40bは、第3スイッチング素子43を介して第1スイッチング素子41の第2スイッチング素子42に接続された主端子と反対側の主端子に接続される。この例において、各スイッチング素子41〜44は、フルブリッジ接続されている。
すなわち、この例の主回路40は、いわゆるフルブリッジ回路である。このように、MMC型の電力変換装置10の各変換器CELLに用いられる主回路40は、チョッパ回路でもよいし、フルブリッジ回路でもよい。
図8では、便宜的に図示を省略しているが、第3スイッチング素子43及び第4スイッチング素子44は、第1スイッチング素子41及び第2スイッチング素子42と同様に、制御部46によってオン・オフを制御される。変換器CELLは、例えば、各スイッチング素子41〜44のそれぞれに対応する4つのゲート回路を有する。制御部46は、上位制御装置14から入力された制御信号に基づいて、各ゲート回路の動作を制御する。これにより、各スイッチング素子41〜44のオン・オフが制御される。
上記各実施形態では、主回路部12にMMC型の電力変換器を用いている。主回路部12は、MMC型に限ることなく、複数の変換器CELLを直列に接続する他の方式の電力変換器でもよい。
電力変換装置10は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。電力変換装置10による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。また、電力変換装置10の変換する交流電力は、三相交流電力に限ることなく、単相交流電力や二相交流電力などでもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。