JP7304322B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7304322B2
JP7304322B2 JP2020130336A JP2020130336A JP7304322B2 JP 7304322 B2 JP7304322 B2 JP 7304322B2 JP 2020130336 A JP2020130336 A JP 2020130336A JP 2020130336 A JP2020130336 A JP 2020130336A JP 7304322 B2 JP7304322 B2 JP 7304322B2
Authority
JP
Japan
Prior art keywords
switching element
voltage
capacitor
circuit
power converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020130336A
Other languages
English (en)
Other versions
JP2022026735A (ja
Inventor
航平 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2020130336A priority Critical patent/JP7304322B2/ja
Publication of JP2022026735A publication Critical patent/JP2022026735A/ja
Application granted granted Critical
Publication of JP7304322B2 publication Critical patent/JP7304322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Inverter Devices (AREA)

Description

本発明の実施形態は、電力変換装置に関する。
複数の単位変換器を直列に接続するモジュラ・マルチレベル・コンバータ(MMC)方式の電力変換装置は、高耐圧化が容易で、直流送電用や周波数変換所用等として利用が進められている。
直列に接続された単位変換器をバイパス動作(たとえば、特許文献1参照)をさせることによって、変換器の冗長運転が容易で、電力系統の可用性を向上させることに貢献することができる。
単位変換器は、ハーフブリッジやフルブリッジ形式を用いるので、逆導通ダイオードに電流に流れるモードが存在する。逆導通ダイオードに電流が流れたタイミングで、単位変換器がバイパス動作をすると、逆導通ダイオードに過大な電圧が印加される場合がある。逆導通ダイオードの逆回復動作と過電圧印加によって、逆導通ダイオードが破損する可能性がある。
どのようなタイミングで単位変換器がバイパス動作をしても、逆導通ダイオードを破損せずに安全に運転を継続することができる電力変換装置が望まれている。
特開2017-175740号公報
実施形態は、安全にバイパス動作をさせることができる電力変換装置を提供することを目的とする。
実施形態に係る電力変換装置は、直列に接続された複数の単位変換器を含む電力変換部と、前記電力変換部を制御する制御装置と、を備える。前記複数の単位変換器は、第1スイッチング素子と、前記第1スイッチング素子に直列に接続された第2スイッチング素子と、前記第1スイッチング素子に逆並列に接続された第1ダイオードと、前記第2スイッチング素子に逆並列に接続された第2ダイオードと、前記第1スイッチング素子および前記第2スイッチング素子の直列回路に並列に接続されたコンデンサと、をそれぞれ含む。前記複数の単位変換器のそれぞれは、前記コンデンサの両端の電圧値が所定の過電圧しきい値よりも低い場合に、前記第1スイッチング素子および前記第2スイッチング素子のスイッチング動作によって前記コンデンサの両端電圧を制御する通常動作をし、前記コンデンサの両端の電圧値が前記過電圧しきい値以上となった場合に、バイパス動作のために前記第1スイッチング素子をオフし、前記第2スイッチング素子をオンする。前記バイパス動作時の前記第2スイッチング素子のオンするときの前記第2スイッチング素子に流れる電流のdi/dtは、前記通常動作時の前記第2スイッチング素子のオンするときの前記第2スイッチング素子に流れる電流のdi/dtよりも小さく設定される。
本実施形態では、安全にバイパス動作をさせることができる電力変換装置が提供される。
実施形態に係る電力変換装置を例示する模式的なブロック図である。 図2(a)および図2(b)は、実施形態の電力変換装置の一部を例示する模式的なブロック図である。 実施形態の電力変換装置の一部を例示する模式的なブロック図である。 図4(a)および図4(b)は、実施形態の電力変換装置の動作を説明するための模式的な回路図である。 実施形態の電力変換装置の動作を説明するための模式的な動作波形図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
図1は、実施形態に係る電力変換装置を例示する模式的なブロック図である。
図1に示すように、電力変換装置10は、電力変換部20と、制御装置50と、を備える。電力変換部20は、端子21a~21cを含む。電力変換部20は、端子21a~21cを介して、交流回路1に接続される。この例のように、電力変換部20は、変圧器2を介して、交流回路1に接続されてもよい。交流回路1は、たとえば、交流電源や交流負荷、送電線等を含むことができる。交流回路1は、たとえば、三相交流の電力系統である。
電力変換部20は、端子21d,21eを含む。電力変換部20は、端子21d,21eを介して、直流回路3に接続される。直流回路3は、たとえば直流電源や直流負荷、直流送電線等を含むことができる。直流回路3は、たとえば、直流の電力系統である。
実施形態の電力変換装置10は、交流回路1と直流回路3との間に接続されて、交流-直流間を双方向、あるいはいずれか一方向に電力変換する。
電力変換部20は、複数の単位変換器30を含む。複数の単位変換器30は、直列に接続されている。単位変換器30は、n台直列に接続されてアーム22を構成している。アーム22は、リアクトル24を介して直列に接続されている。アーム22およびリアクトル24の直列回路をレグという。この例では、レグは、三相交流の各相に対応するように3つ設けられている。3つのレグは、端子21d,21e間に並列に接続されている。
制御装置50は、電力変換部20に接続されている。制御装置50および電力変換部20は、たとえば光ファイバーケーブルによって接続されている。この光ファイバーケーブルは、各単位変換器を運転するための制御信号等を含む制御データを伝送するために設けられている。
MMCでは、故障の発生した単位変換器30をバイパスすることによって、アーム22からその単位変換器を除外して、アーム22全体の動作を継続することができる。これによって、電力変換装置10は、運転を継続することができる。
図2(a)および図2(b)は、実施形態の電力変換装置の一部を例示する模式的なブロック図である。
図2(a)および図2(b)は、単位変換器30の回路構成を示している。図2(a)は、ハーフブリッジ形式の主回路の例を示しており、図2(b)は、フルブリッジ形式の主回路の例を示している。
図2(a)に示すように、単位変換器30は、スイッチング素子31a,31bと、逆導通ダイオード32a,32bと、コンデンサ33と、を含む。スイッチング素子31a,31bは、直列に接続されている。スイッチング素子31a,31bの直列回路では、スイッチング素子31a(第1スイッチング素子)は、高電位側に接続され、スイッチング素子31b(第2スイッチング素子)は、低電位側に接続される。スイッチング素子31a,31bは、たとえばIGBT(Insulated Gate Bipolar Transistor)である。後述するフルブリッジ形式の主回路の場合であっても、スイッチング素子は、電圧駆動型のスイッチング素子であればよく、IGBTに限らず、MOSFETでもよい。
逆導通ダイオード32a(第1ダイオード)は、スイッチング素子31aに逆並列に接続されている。逆導通ダイオード32b(第2ダイオード)は、スイッチング素子31bに逆並列に接続されている。コンデンサ33は、スイッチング素子31a,31bの直列回路に並列に接続されている。
単位変換器30は、端子30a,30bを含む。端子30aは、スイッチング素子31a,31bの接続ノードに接続されている。端子30bは、スイッチング素子31bの低電位側の主端子に接続されている。この例では、スイッチング素子31a,31bは、IGBTであり、スイッチング素子31bの低電位側の主端子は、エミッタ端子である。単位変換器30は、端子30a,30bを介して、他の単位変換器30に直列に接続される。
スイッチング素子31a,31bは、電力変換装置10の通常動作の場合には、相補的なゲート駆動信号によって、オンオフすることによって、コンデンサ33の両端の電圧を所望の値となるように充放電する。
スイッチング素子31a,31bは、バイパス動作の場合には、相補的なゲート駆動信号によって、スイッチング素子31aをオフさせ、スイッチング素子31bをオンさせる。これによって、端子30a,30b間を短絡し、バイパスされた単位変換器30が設けられたアーム22からその単位変換器30が除外される。
バイパス動作は、単位変換器30におけるいくつかの故障モードに応じて、実行される。本実施形態の電力変換装置10においては、バイパス動作の条件は、単位変換器30のコンデンサ33の両端電圧が定格電圧よりも高くなる過電圧を検出したときを含むものとする。過電圧の検出電圧は、適切な値を任意に設定することができる。なお、バイパス動作の条件は、過電圧保護のほか、コンデンサ33の両端電圧が定格電圧よりも低い低電圧保護や、単位変換器30内の異常時等とすることができる。
実施形態の電力変換装置10では、バイパス動作の場合におけるスイッチング素子31bのオン時間は、通常動作におけるスイッチング素子31bのオン時間よりも遅くなるようにあらかじめ設定されている。スイッチング素子31bでは、バイパス動作時のオン時間速度を遅く設定することによって、スイッチング素子31bのターンオフ時に発生する逆導通ダイオード32aの両端のサージ電圧(リカバリサージ)を抑制することができる。逆導通ダイオード32aの両端のサージ電圧が抑制されることによって、逆導通ダイオード32aは、破損しにくくなる。なお、スイッチング素子31bのオン時間とは、スイッチング素子に流れる電流の立上り時間をいうものとする。
図2(b)に示すように、単位変換器130は、スイッチング素子31a~31dと、逆導通ダイオード32a~32dと、コンデンサ33と、を含む。スイッチング素子31a,31bは、直列に接続されている。スイッチング素子31c,31dは、直列に接続されている。逆導通ダイオード32a~32dは、スイッチング素子31a~31dにそれぞれ逆並列に接続されている。コンデンサ33は、スイッチング素子31a,31bの直列回路およびスイッチング素子31c,31dの直列回路に並列に接続されている。
フルブリッジ形式の単位変換器130のバイパス動作の場合には、スイッチング素子31b,31dがオンされ、スイッチング素子31a,31cがオフされる。スイッチング素子31b,31dがオンする場合には、通常のスイッチング動作の場合よりも遅いオン時間となるように設定される。逆導通ダイオード32a,32cのいずれかが逆回復現象を生じている場合であっても、遅いオン時間に設定されたスイッチング素子31b,31dによって逆導通ダイオード32a,32cの両端に発生するサージ電圧は抑制される。
フルブリッジ形式の単位変換器130では、バイパス動作は、上述の場合に限らず、スイッチング素子31a,31cをオンさせ、スイッチング素子31b,31dをオフさせるようにしてもよい。この場合であっても、スイッチング素子31a,31cのオン時間は、通常のスイッチング動作の場合のオン時間よりも遅く設定される。これによって、逆導通ダイオード32b,32dの両端に印加されるサージ電圧を抑制することができる。
図3は、実施形態の電力変換装置の一部を例示する模式的なブロック図である。
図3には、スイッチング素子31bのための駆動回路35の一部が模式的に示されている。図3は、駆動回路35の動作の概念を説明するための図であり、駆動回路35内のレベルシフト回路等の構成は省略されている。
図3に示すように、駆動回路35は、この例では、駆動回路35は、インバータ351,353、AND回路352a,352b、駆動トランジスタ354a,354bおよびバイパス時駆動トランジスタ356を含んでいる。
駆動回路35の入力は、図示しない制御回路に接続されている。制御回路は、オン指令および過電圧保護オン指令を生成して、駆動回路35に供給する。オン指令は、スイッチング素子31bを通常のスイッチング動作させるゲート駆動信号を生成するための指令である。この例では、オン指令がハイレベルのときにスイッチング素子31bはオンし、オン指令がローレベルのときにスイッチング素子31bはオフする。オン指令は、単位変換器30が通常の動作をする場合に駆動回路35に供給される。
過電圧保護オン指令は、単位変換器30をバイパス動作させるときに生成され、駆動回路35に供給される。この例では、過電圧保護オン指令がハイレベルのときに、オン指令が無効とされるともに、スイッチング素子31bがオンし、過電圧保護オン指令がローレベルのときに、スイッチング素子31bは、オン指令にしたがってオンオフ動作する。
駆動回路35の出力は、スイッチング素子31bのゲートおよびエミッタに接続されている。スイッチング素子31bは、オン指令および過電圧保護オン指令にもとづいて、ゲート駆動信号を出力し、スイッチング素子31bを駆動する。
スイッチング素子31bは、ゲート-エミッタ間にしきい値電圧よりも低い電圧を印加されることによって、ターンオフする。スイッチング素子31bは、ターンオフ速度を高速化するために、ゲート-エミッタ間にしきい値電圧よりも十分に低い電圧を印加する。この例では、ターンオフ時には、スイッチング素子31bのゲート-エミッタ間には負電圧が印加される。駆動回路35には、電源34a,34bが接続されている。電源34aは、スイッチング素子31bのオンのための正電圧をゲート-エミッタ間に供給し、電源34bは、スイッチング素子31bのオフのための負電圧をゲート-エミッタ間に供給する。
オン指令は、AND回路352aの一方の入力に入力され、AND回路352bの一方の入力に、インバータ351を介して入力される。
過電圧保護オン指令は、インバータ353を介して、AND回路352a,352bの他方の入力に入力される。したがって、過電圧保護オン指令がハイレベルのときには、オン指令はディスエーブルされ、オン指令にかかわらず、AND回路352aはローレベルの信号を出力し、AND回路352bはハイレベルの信号を出力する。
AND回路352aの出力は、駆動トランジスタ354aを駆動するように接続されている。駆動トランジスタ354aは、AND回路352aの出力がハイレベルのときにオンし、AND回路352aの出力がローレベルのときにオフする。
AND回路352bの出力は、駆動トランジスタ354bを駆動するように接続されている。駆動トランジスタ354bは、AND回路352bの出力がハイレベルのときにオンし、AND回路352bの出力ローレベルのときにオフする。
バイパス時駆動トランジスタ356の入力は、制御回路に接続されており、過電圧保護オン指令が入力される。バイパス時駆動トランジスタ356は、過電圧保護オン指令がハイレベルのときにオンし、過電圧保護オン指令がローレベルのときにオフする。
駆動トランジスタ354aの出力は、抵抗器355aを介して、スイッチング素子31bのゲートに接続される。駆動トランジスタ354bの出力は、抵抗器355bを介して、スイッチング素子31bのゲートに接続される。
バイパス時駆動トランジスタ356の出力は、抵抗器357を介して、スイッチング素子31bのゲートに接続される。
抵抗器355a,355bの抵抗値は、通常動作時においてスイッチング素子31bが十分高速にスイッチングできるように設定される。
抵抗器357の抵抗値は、抵抗器355aの抵抗値に比べて大きい値に設定される。抵抗器357の抵抗値が抵抗器355aの抵抗値に比べて大きいことによって、過電圧保護オン指令がハイレベルのときに、スイッチング素子31bのゲートを充電する電流がオン指令がハイレベルのときの充電電流よりも小さくなるので、スイッチング素子31bのオン時間が通常時のオン時間よりも遅くなる。そのため、スイッチング素子31bのターンオン時にスイッチング素子31bに流れる電流のdi/dtを小さくすることができる。
逆導通ダイオード32aに順電流が流れているときに、過電圧保護オン指令によって、スイッチング素子31bがターンオンすると、逆導通ダイオード32aに流れていた電流は、スイッチング素子31bに転流する。そのため、逆導通ダイオード32aに流れている電流di/dtは、スイッチング素子31bに流れる電流のdi/dtと絶対値がほぼ等しくなる。逆導通ダイオード32aの両端に発生するサージ電圧は、di/dtに比例するので、di/dtが小さいほど、サージ電圧の大きさを抑制することができる。したがって、逆導通ダイオード32aは、両端に印加されるサージ電圧による破損から防止される。
図3の駆動回路35では、バイパス動作時のスイッチング素子31bのオン時間が十分に遅くなるように抵抗器357の抵抗値を調整したが、この例に限らない。通常動作時のスイッチング動作に影響を与えることなく、バイパス動作時のスイッチング素子31bに流れる電流のdi/dtを小さくすることができれば他の回路構成等であってもよい。たとえば、バイパス時駆動トランジスタ356および抵抗器357に代えて、スイッチング素子31bのゲートへの充電電流を抑制できる定電流回路等であってもよいし、他の回路構成等であってもよい。過電圧保護オン指令を生成するのは、単位変換器内の制御回路に限らず、制御装置50で生成するようにしてももちろんよい。
実施形態の電力変換装置10の動作について、詳細に説明する。
図4(a)および図4(b)は、実施形態の電力変換装置の動作を説明するための模式的な回路図である。
図4(a)は、逆導通ダイオード32aに電流が流れている状態を示している。逆導通ダイオード32aに流れる電流は矢印によって示されている。図4(b)は、逆導通ダイオード32aに電流が流れている期間に、バイパス動作によってスイッチング素子31bがターンオンした状態を示している。端子30aに流入する電流が、逆導通ダイオード32aからスイッチング素子31bに転流することが矢印によって示されている。
図4(a)、図4(b)および後述の図5では、高電位側のスイッチング素子31aおよび逆導通ダイオード32aを、スイッチング素子S1および逆導通ダイオードD1と呼ぶ。また、低電位側のスイッチング素子31bおよび逆導通ダイオード32bを、スイッチング素子S2および逆導通ダイオードD2と呼ぶ。
また、スイッチング素子S2に流れる電流をiS2、スイッチング素子S2のコレクタ-エミッタ間に印加される電圧をvS2とする。逆導通ダイオードD1に流れる電流をiD1、逆導通ダイオードD1の両端に印加される電圧をvD1とする。
図4(a)に示すように、端子30aから流入する電流は、逆導通ダイオードD1を通って、コンデンサ33を充電する。コンデンサ33の両端の電圧は、図示しないが、電圧検出器等によって検出され、制御回路で監視されている。コンデンサ33の両端の電圧が過電圧保護の検出レベルに達した場合には、制御回路は、過電圧保護オン指令を生成し、駆動回路35に供給する。
図4(b)に示すように、過電圧保護オン指令によって、スイッチング素子31bがターンオンする。逆導通ダイオードD1に流れていた電流は、スイッチング素子31bに転流し、逆導通ダイオードD1はターンオフする。
逆導通ダイオードD1には、図4(a)において説明したように、順方向電流が流れているため、逆導通ダイオードD1がターンオフしても、pn接合間に蓄積された少数キャリアが再結合して消滅するまで、逆回復現象を生じる(図では、丸印で囲った逆導通ダイオードD1に逆回復現象が生じている)。逆導通ダイオードD1が逆回復現象を生じている期間では、逆導通ダイオードD1の逆方向に電流が流れ続ける。逆回復時の電流のdi/dtに応じて、逆導通ダイオードD1の両端には、サージ電圧が発生する。
図5は、実施形態の電力変換装置の動作を説明するための模式的な動作波形図である。
図5を用いて、過電圧保護オン指令によって、スイッチング素子S2がターンオンし、逆導通ダイオードD1がターンオフする場合の動作についてより詳細に説明する。
図5に示すように、時刻t1よりも前の期間では、逆導通ダイオードD1に電流が流れている。時刻t1までの期間で、コンデンサ33は、iD1によって充電され、コンデンサ33の両端の電圧は、上昇を続ける。
時刻t1において、コンデンサ33の両端の電圧が過電圧検出レベルに到達したことによって、過電圧保護オン指令(図では、S2ゲート信号と表記)が生成される。過電圧検出レベルは、Vovであり、通常動作時のコンデンサ33の両端電圧よりも高い電圧となっている。
過電圧保護オン指令によって、スイッチング素子S2はターンオンするので、スイッチング素子S2のコレクタ-エミッタ間電圧vS2は、低下を開始する。スイッチング素子S2がオンすることによって、逆導通ダイオードD1に流れていた電流がスイッチング素子S2に転流し、電流iS2は増大し、電流iD1が減少する。
時刻t1から時刻t4では、逆導通ダイオードD1に流れていた電流は、スイッチング素子S2に転流するため、iD1のdi/dtは、iS2のdi/dtの絶対値にほぼ等しくなる。
時刻t2において、逆導通ダイオードD1に流れていた電流iD1は、すべてスイッチング素子S2に転流される。
時刻t2から時刻t4では、逆導通ダイオードD1のpn接合に蓄積された少数キャリアの再結合によって消滅するまで、逆回復現象を生じる。そのため、逆導通ダイオードD1のカソードからアノードに向かって、逆方向の電流が流れる(図では、iD1は負の値となっている)。なお、時刻t3では、逆方向の電流iD1が最大となるが、この電流値は、電流iS2,iD1のdi/dtが大きいほど、大きな値となり得る。
時刻t4では、少数キャリアが消滅し、逆回復現象が終息するが、逆導通ダイオードD1の両端には、サージ電圧Vsurgeが発生する。このときのサージ電圧Vsurgeは、逆導通ダイオードD1の逆回復時のdi/dtが大きいほど、高い値となり得る。
コンデンサ33の両端の電圧は、過電圧の検出レベルの大きさVovとなっており、時刻t4以降では、逆導通ダイオードD1の両端に印加されている電圧は、Vovとなる。つまり、逆導通ダイオードD1の両端には、最大で、Vov+Vsurgeの大きさの電圧が印加され得る。
時刻t1から時刻t3のdi/dtが大きいほど、サージ電圧Vsurgeは大きくなる。通常動作におけるスイッチング動作では、スイッチング素子31bは、高速でスイッチングしており、コレクタ電流のdi/dtは大きくなる。本実施形態では、バイパス動作時には、スイッチング素子31bのオン時間は遅くなるように抑制されているので、iS2のdi/dtは通常動作時よりも抑制されている。したがって、バイパス動作時のサージ電圧Vsurgeの大きさも抑制される。逆導通ダイオードD1の両端に印加される電圧は、通常時よりも高いVovが印加されていても、サージ電圧Vsurgeが抑制されているので、破損しにくくなる。
実施形態の電力変換装置10の効果について説明する。
本実施形態の電力変換装置10では、バイパス動作時のスイッチング素子31bにオン時間を、通常動作時のスイッチング素子31bのオン時間よりも遅く設定している。そのため、バイパス動作時に逆導通ダイオード32aの両端に発生するサージ電圧を抑制することができ、サージ電圧による逆導通ダイオードD1の破損事故を防止することができる。一方、通常の動作時では、スイッチング素子31bのオン時間およびオフ時間は、十分高速に設定されるので、単位変換器30の効率を十分に高めることが可能になる。
バイパス動作は、コンデンサ33の両端電圧が過電圧となったときに、作動するので、バイパス動作が開始する際の電圧レベル(Vov)は、通常動作の電圧レベルよりも高くされている。そのため、バイパス動作における逆導通ダイオードD1の両端に印加され得る最大の電圧は、過電圧検出レベルの電圧の大きさVovにサージ電圧Vsurgeを加えたものとなる。過電圧検出レベルの電圧値は、逆導通ダイオードD1が耐え得る電圧がVov+Vsurge以上とする必要があることから、逆導通ダイオードD1の耐電圧を一定すれば、Vsurgeを抑制できれば、Vovをより高い値に設定することが可能になる。本実施形態では、サージ電圧の大きさを抑制することができるので、過電圧検出レベルの電圧をより高く設定することができる。そのため、単位変換器30の動作電圧範囲を十分な余裕をもって広く設定することができる。
また、Vovをコンデンサ33の耐電圧等にもとづいて一定値に設定した場合では、Vsurgeを抑制することによって、逆導通ダイオードD1の耐電圧をより低いものとすることも可能になり、より小型化、低コスト化等をはかることが可能になる。
上述では、図2(a)に示したハーフブリッジ形式の主回路を有する単位変換器30を例にして説明したが、主回路を図2(b)に示したフルブリッジ形式としても、上述の事項を同様に適用することができる。上述したように、フルブリッジ形式の場合には、低電位側のスイッチング素子31b,31dをターンオンさせる場合と、高電位側のスイッチング素子31a,31cをターンオンさせる場合がある。スイッチング素子31b,31dをターンオンさせる場合については、スイッチング素子31b,31dのオン時間を遅く設定することによって、逆導通ダイオード32a,32dのいずれかが逆回復現象を生じていても、逆導通ダイオード32a,32dの両端に印加されるサージ電圧の大きさを抑制することができる。スイッチング素子31a,31cをバイパス動作によってターンオンする場合においても、スイッチング素子31a,31cのオン時間を遅く設定することによって、逆導通ダイオード32b,32dのいずれかが逆回復現象を生じてしても、逆導通ダイオード32a,32cの両端に印加されるサージ電圧の大きさを抑制することができる。
上述では、三相交流に対して6アームを含むMMC方式の電力変換部20を備えた電力変換装置10について説明したが、たとえば、MMC方式の電力変換部を3アームとして、自励式無効電力補償装置(STATic synchronous COMpensator、STATCOM)にも容易に適用することができる。
このようにして、安全にバイパス動作をさせることができる電力変換装置が実現される。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1 交流回路、3 直流回路、10 電力変換装置、20 電力変換器、22 アーム、30 単位変換器、31a,31b,31c,31d スイッチング素子、32a,32b,32c,32d 逆導通ダイオード、33 コンデンサ、35 駆動回路、50 制御装置、352a,352b 駆動トランジスタ、355a,355b,357 抵抗器、356 バイパス動作時駆動トランジスタ

Claims (6)

  1. 直列に接続された複数の単位変換器を含む電力変換部と、
    前記電力変換部を制御する制御装置と、
    を備え、
    前記複数の単位変換器は、
    第1スイッチング素子と、
    前記第1スイッチング素子に直列に接続された第2スイッチング素子と、
    前記第1スイッチング素子に逆並列に接続された第1ダイオードと、
    前記第2スイッチング素子に逆並列に接続された第2ダイオードと、
    前記第1スイッチング素子および前記第2スイッチング素子の直列回路に並列に接続されたコンデンサと、
    をそれぞれ含み、
    前記複数の単位変換器のそれぞれは、
    前記コンデンサの両端の電圧値が所定の過電圧しきい値よりも低い場合に、前記第1スイッチング素子および前記第2スイッチング素子のスイッチング動作によって前記コンデンサの両端電圧を制御する通常動作をし、
    前記コンデンサの両端の電圧値が前記過電圧しきい値以上となった場合に、バイパス動作のために前記第1スイッチング素子をオフし、前記第2スイッチング素子をオンし、
    前記バイパス動作時の前記第2スイッチング素子のオンするときの前記第2スイッチング素子に流れる電流のdi/dtは、前記通常動作時の前記第2スイッチング素子のオンするときの前記第2スイッチング素子に流れる電流のdi/dtよりも小さく設定された電力変換装置。
  2. 前記バイパス動作時の前記第2スイッチング素子のオン時間は、前記通常動作時の前記第2スイッチング素子のオン時間よりも遅く設定された請求項1記載の電力変換装置。
  3. 前記第2スイッチング素子は、電圧駆動型のスイッチング素子であり、
    前記複数の単位変換器は、
    前記第2スイッチング素子を駆動する駆動回路をそれぞれ含み、
    前記駆動回路は、前記バイパス動作時に前記第2スイッチング素子を駆動する電流値を、
    前記通常動作時に前記第2スイッチング素子を駆動する電流値よりも小さく設定された請求項2記載の電力変換装置。
  4. 前記駆動回路は、
    前記通常動作において、前記第2スイッチング素子をターンオンするように設けられた第1駆動トランジスタと、
    前記バイパス動作において前記第2スイッチング素子をターンオンするように設けられた第2駆動トランジスタと、
    前記第1駆動トランジスタと前記第2スイッチング素子のゲートとの間に設けられた第1抵抗器と、
    前記第2駆動トランジスタと前記第2スイッチング素子のゲートとの間に設けられた第2抵抗器と、
    を含み、
    前記第2抵抗器の抵抗値は、前記第1抵抗器の抵抗値よりも大きい値に設定された請求項3記載の電力変換装置。
  5. 前記複数の単位変換器は、
    前記コンデンサの両端の電圧を検出して前記両端の電圧が前記過電圧しきい値以上であるか否かを判定し、前記通常動作および前記バイパス動作を切り替える制御回路をそれぞれ含む請求項1~4のいずれか1つに記載の電力変換装置。
  6. 前記複数の単位変換器のそれぞれにおいて、前記コンデンサの両端の電圧を検出し、
    前記制御装置は、前記両端の電圧が前記過電圧しきい値以上であるか否かを判定し、判定結果にもとづいて、前記通常動作および前記バイパス動作を切り替える制御回路を含む請求項1~4のいずれか1つに記載の電力変換装置。
JP2020130336A 2020-07-31 2020-07-31 電力変換装置 Active JP7304322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020130336A JP7304322B2 (ja) 2020-07-31 2020-07-31 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020130336A JP7304322B2 (ja) 2020-07-31 2020-07-31 電力変換装置

Publications (2)

Publication Number Publication Date
JP2022026735A JP2022026735A (ja) 2022-02-10
JP7304322B2 true JP7304322B2 (ja) 2023-07-06

Family

ID=80264336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020130336A Active JP7304322B2 (ja) 2020-07-31 2020-07-31 電力変換装置

Country Status (1)

Country Link
JP (1) JP7304322B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016010290A (ja) 2014-06-26 2016-01-18 東芝三菱電機産業システム株式会社 電力変換装置、変換器及び電力変換装置の制御方法
JP2016214083A (ja) 2016-09-20 2016-12-15 株式会社日立製作所 電力変換装置及び電力変換方法
JP2018133950A (ja) 2017-02-17 2018-08-23 株式会社東芝 電力変換装置
JP2019022313A (ja) 2017-07-14 2019-02-07 株式会社東芝 電力変換装置
JP2019092333A (ja) 2017-11-16 2019-06-13 東芝三菱電機産業システム株式会社 電力変換装置
JP2019213382A (ja) 2018-06-06 2019-12-12 東芝三菱電機産業システム株式会社 電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339311B2 (ja) * 1996-07-16 2002-10-28 富士電機株式会社 自己消弧形半導体素子の駆動回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016010290A (ja) 2014-06-26 2016-01-18 東芝三菱電機産業システム株式会社 電力変換装置、変換器及び電力変換装置の制御方法
JP2016214083A (ja) 2016-09-20 2016-12-15 株式会社日立製作所 電力変換装置及び電力変換方法
JP2018133950A (ja) 2017-02-17 2018-08-23 株式会社東芝 電力変換装置
JP2019022313A (ja) 2017-07-14 2019-02-07 株式会社東芝 電力変換装置
JP2019092333A (ja) 2017-11-16 2019-06-13 東芝三菱電機産業システム株式会社 電力変換装置
JP2019213382A (ja) 2018-06-06 2019-12-12 東芝三菱電機産業システム株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2022026735A (ja) 2022-02-10

Similar Documents

Publication Publication Date Title
US11139808B2 (en) Semiconductor device and power conversion system
JP5521796B2 (ja) 整流回路
US9214877B2 (en) Gate driving circuit having a fault detecting circuit for a semiconductor switching device
US6995992B2 (en) Dual bridge matrix converter
WO2012020664A1 (ja) インダイレクトマトリクスコンバータ
US4536816A (en) Thyristor apparatus employing light-triggered thyristors
US20160036342A1 (en) Power conversion device
JP2012029429A (ja) 3レベル電力変換装置
EP3089344A1 (en) Power conversion device
EP3179622A1 (en) Resonant power converter
JP7304322B2 (ja) 電力変換装置
JP2020014045A (ja) 双方向スイッチ回路
JP2010259313A (ja) 電力変換装置
KR101558862B1 (ko) 모듈러 멀티 레벨 컨버터 및 이를 포함하는 dc 사고 전류 저감 장치
CN115694187A (zh) 一种升压功率变换电路及装置
JP2007252020A (ja) 電力変換装置
WO2013174528A2 (en) Gate driver for a power converter
JP6419266B2 (ja) 制御可能なクランプを有する電力用インバータのためのシステムおよび方法
JP7108130B1 (ja) 無停電電源装置
JP7414380B2 (ja) 電力変換装置
JP7266373B2 (ja) 電力変換装置
KR20190111550A (ko) 전력변환장치 및 이의 과전류 보호방법
JP7358021B2 (ja) 電力変換装置
JP6765588B1 (ja) 電力変換システム
KR20180088158A (ko) 전력변환장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230626

R150 Certificate of patent or registration of utility model

Ref document number: 7304322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150