JP6417042B2 - 電力変換装置 - Google Patents

Description

この発明は、電力変換装置に関し、より特定的には、１つまたは複数の単位変換器を直列接続して構成されたアームを備える電力変換装置に関する。

近年、ＳＴＡＴＣＯＭ（Static Synchronous Compensator）などの自励式無効電力補償装置、ＢＴＢ（Back to Back）システムなどの直流送電システム、および、モータドライブインバータなどにおいては、モジュラー・マルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）の適用が検討されている（たとえば、国際公開第２００７／０２５８２８号（特許文献１）参照）。

ＭＭＣは、単位変換器を複数直列に接続して構成されたアームを備えている。単位変換器は、スイッチング素子と直流コンデンサとを含む。単位変換器は、スイッチング素子をスイッチング動作させることで、直流コンデンサの電圧を出力端子へ出力する。スイッチング素子としては、一般的に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのオンオフ制御が可能な半導体スイッチング素子が用いられる。

国際公開第２００７／０２５８２８号

ＭＭＣを制御する場合、複数の単位変換器と制御装置との間で通信が行なう必要がある。一例として、単位変換器において直流コンデンサの電圧が増加する故障が生じたときには、制御装置は、ＭＭＣの全ての単位変換器に向けて、スイッチング素子のゲート遮断を指示するための制御信号を送信する。このように各単位変換器をスイッチング素子がオフ状態に固定された状態にすることにより、過電圧から各単位変換器を保護する。

しかしながら、上記のような制御構成では、制御装置と単位変換器との間で通信異常が発生すると、制御装置は単位変換器に制御信号を送信することが困難となる。その結果、単位変換器が重大な故障に至る可能性がある。

この発明は上述のような問題点を解決するためになされたものであって、この発明の目的は、１つまたは複数の単位変換器を直列接続して構成されたアームを備える電力変換装置において、制御装置と単位変換器との通信異常が発生した場合においても各単位変換器の保護を実現することである。

この発明のある局面に従う電力変換装置は、電力変換器と、電力変換器を制御する制御装置とを備える。電力変換器は、１つまたは複数の単位変換器を直列接続して構成されたアームを備える。単位変換器は、主回路と、制御回路と、スイッチとを含む。主回路は、スイッチング素子および直流コンデンサを含み、スイッチング素子のオンオフにより直流コンデンサの電圧に応じた電圧パルスを出力する。制御回路は、直流コンデンサの電圧検出値を制御装置へ送信するとともに、制御装置から受信した制御信号に従ってスイッチング素子のオンオフを制御するように構成される。スイッチは、制御回路からのオン指令に応じてオンすることにより主回路の出力端子を短絡可能に構成される。制御装置は、複数の単位変換器からそれぞれ受信した複数の電圧検出値と第１の閾値電圧とを比較し、少なくとも１つの電圧検出値が第１の閾値電圧を超える場合には、各複数の単位変換器の制御回路に対してスイッチング素子をオフ状態に固定するための制御信号を送信するように構成される。各複数の単位変換器において、制御回路は、自己の電圧検出値と第１の閾値電圧よりも高い第２の閾値電圧とを比較し、電圧検出値が第２の閾値電圧を超える場合には、制御信号に依らず自己の主回路のスイッチング素子を自律的にオフ状態に固定するとともに、スイッチをオンするように構成される。

この発明によれば、１つまたは複数の単位変換器を直列接続して構成されたアームを備える電力変換装置において、制御装置と単位変換器との通信異常が発生した場合においても、各単位変換器の保護を実現することができる。

この発明の実施の形態に従う電力変換装置の全体構成図である。 図１に示したセルの構成例を示す図である。 制御装置および各セルにおける直流コンデンサの電圧の異常検知を実現するための制御構成を示すブロック図である。 直流コンデンサの充電経路を説明する図である。 制御装置および各セルにおける直流コンデンサの電圧の異常検知処理を説明するためのフローチャートである。 図１に示したセルの他の構成例を示す図である。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

［電力変換装置の構成］
図１は、この発明の実施の形態に従う電力変換装置の全体構成図である。図１を参照して、電力変換装置１００は、モジュラー・マルチレベル変換器（ＭＭＣ）１１０と、ＭＭＣ１１０を制御する制御装置１２０とを備える。

ＭＭＣ１１０は、正電圧端子３ａ、負電圧端子３ｂおよび、３つの交流端子３ｃ〜３ｅを含む。ＭＭＣ１１０は、直流電力および三相交流電力のいずれか一方の電力を他方の電力に変換する双方向電力変換装置である。正電圧端子３ａおよび負電圧端子３ｂは、直流電力を授受するために用いられる。３つの交流端子３ｃ〜３ｅは三相交流電力を授受するために用いられる。ＭＭＣ１１０は本発明における「電力変換器」の一実施例に対応する。

正電圧端子３ａおよび負電圧端子３ｂは、負荷４に接続される。負荷４には、直流負荷、直流電源およびモータドライブインバータなどが適用される。

３つの交流端子３ｃ〜３ｅは、三相変圧器２の３つの２次側端子にそれぞれ接続される。三相変圧器２の１次側端子は、それぞれ図示しない遮断器を介して交流電力系統１の三相送電線に接続される。なお、遮断器は通常動作時は導通状態にされており、たとえば端子３ａ，３ｂ間で短絡事故が発生した場合に非導通状態にされる。

交流電力系統１から負荷４に電力を供給する場合、交流電力系統１の三相交流電力が三相変圧器２を介してＭＭＣ１１０に供給される。ＭＭＣ１１０は三相交流電力を直流電力に変換する。変換された直流電力は負荷４に供給される。すなわち、ＭＭＣ１１０は、交流電力を直流電力に変換する交流−直流変換装置として動作する。

一方、負荷４から交流電力系統１に電力を供給する場合は、負荷４からＭＭＣ１１０に直流電力が供給される。ＭＭＣ１１０は直流電力を三相交流電力に変換する。変換された三相交流電力は、三相変圧器２を介して交流電力系統１に供給される。すなわち、ＭＭＣ１１０は、直流電力を交流電力に変換する直流−交流変換装置として動作する。

ＭＭＣ１１０は、アームＡ１〜Ａ６と、リアクトルＬ１〜Ｌ６とをさらに含む。アームＡ１〜Ａ３の一方端子はともに正電圧端子３ａに接続され、他方端子はそれぞれリアクトルＬ１〜Ｌ３の一方端子に接続される。リアクトルＬ１〜Ｌ３の他方端子はそれぞれ交流端子３ｃ〜３ｅに接続される。

アームＡ４〜Ａ６の一方端子はともに負電圧端子３ｂに接続され、他方端子はそれぞれリアクトルＬ４〜Ｌ６の一方端子に接続される。リアクトルＬ４〜Ｌ６の他方端子はそれぞれ交流端子３ｃ〜３ｅに接続される。

正電圧端子３ａには、ＭＭＣ１１０および負荷４から正の直流電圧ＶＰが供給される。負電圧端子３ｂには、ＭＭＣ１１０および負荷４から負の直流電圧ＶＮが供給される。交流端子３ｃには、三相変圧器２およびＭＭＣ１１０からＵ相交流電圧ＶＵが供給される。交流端子３ｄには、三相変圧器２およびＭＭＣ１１０からＶ相交流電圧ＶＶが供給される。交流端子３ｅには、三相変圧器２およびＭＭＣ１１０からＷ相交流電圧ＶＷが供給される。三相交流電圧ＶＵ，ＶＶ，ＶＷの位相は１２０度ずつずれている。

アームＡ１およびＡ４は、Ｕ相交流電圧ＶＵと直流電圧ＶＰ，ＶＮとの間で双方向の電力変換を行なうＵ相モジュールを構成する。アームＡ２およびＡ５は、Ｖ相交流電圧ＶＶと直流電圧ＶＰ，ＶＮとの間で双方向の電力変換を行なうＶ相モジュールを構成する。アームＡ３およびＡ６は、Ｗ相交流電圧ＶＷと直流電圧ＶＰ，ＶＮとの間で双方向の電力変換を行なうＷ相モジュールを構成する。

リアクトルＬ１〜Ｌ６のインダクタンスは、各アームＡに流れる電流を制御するとともに、交流電圧ＶＵ，ＶＶ，ＶＷの振幅が異なる場合に３つの相モジュール間に流れる循環電流を抑制するために必要な値に設定されている。

［単位変換器の構成］
アームＡ１〜Ａ６の各々は、カスケード接続された複数の単位変換器（以下、セルとも称す）１０を含んでいる。図２は、図１に示したセル１０の構成例を示す図である。図２を参照して、セル１０は、主回路３０と、制御回路３２と、電源５０とを含む。

主回路３０は、直流コンデンサを備えたフルブリッジ回路により構成される。具体的には、主回路３０は、第１端子３３および第２端子３４を有する２端子回路である。主回路３０は、スイッチング素子Ｑ１〜Ｑ４と、ダイオードＤ１〜Ｄ４と、直流コンデンサＣ１とを含む。

スイッチング素子Ｑ１〜Ｑ４は、自己消弧型電力用半導体素子であり、たとえばＩＧＢＴで構成されている。スイッチング素子Ｑ１，Ｑ２は電力線対（正極線３６および負極線３８）の間に直列に接続されている。スイッチング素子Ｑ３，Ｑ４は電力線対の間に直列に接続されている。スイッチング素子Ｑ１，Ｑ３のコレクタはともに正極線３６に接続され、スイッチング素子Ｑ２，Ｑ４のエミッタはともに負極線３８に接続されている。スイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ２のコレクタとの接続点は第１端子３３に接続されている。スイッチング素子Ｑ３のエミッタとスイッチング素子Ｑ４のコレクタとの接続点は第２端子３４に接続されている。

ダイオードＤ１〜Ｄ４は、スイッチング素子Ｑ１〜Ｑ４にそれぞれ逆並列に接続されている。直流コンデンサＣ１は、正極線３６および負極線３８の間に接続されている。直流コンデンサＣ１はフルブリッジ回路の出力を平滑化する。

図１に示すように、アームＡ１〜Ａ３の一方端に位置するセル１０の第１端子３３は、ともに正電圧端子３ａに接続されている。アームＡ１〜Ａ３において、各セル１０の第２端子３４は交流端子３ｃ〜３ｅ側に隣接するセル１０の第１端子３３に接続されている。アームＡ１〜Ａ３の他方端に位置するセル１０の第２端子３４はそれぞれリアクトルＬ１〜Ｌ３の一方端子に接続されている。

アームＡ４〜Ａ６の一方端に位置するセル１０の第１端子３３は、それぞれリアクトルＬ４〜Ｌ６の一方端子に接続されている。アームＡ４〜Ａ６において、各セル１０の第２端子３４は負電圧端子３ｂ側に隣接するセル１０の第１端子３３に接続されている。アームＡ４〜Ａ６の他方端に位置するセル１０の第２端子３４は、ともに負電圧端子３ｂに接続されている。

セル１０において、スイッチング素子Ｑ１，Ｑ２はそれぞれ交互にオンオフする。スイッチング素子Ｑ３，Ｑ４はそれぞれ交互にオンオフする。図２に示されるように、第２端子３４を基準とした第１端子３３までの電圧をセル電圧Ｖｃｅｌｌと定義すると、セル電圧Ｖｃｅｌｌは、スイッチング素子Ｑ１〜Ｑ４のオンオフ状態によって制御される。

具体的には、スイッチング素子Ｑ１，Ｑ２がそれぞれオン、オフし、スイッチング素子Ｑ３，Ｑ４がそれぞれオフ、オンする場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣと略等しい。スイッチング素子Ｑ１，Ｑ２がそれぞれオン、オフし、スイッチング素子Ｑ３，Ｑ４がそれぞれオン、オフする場合、セル電圧Ｖｃｅｌｌは略零である。スイッチング素子Ｑ１，Ｑ２がそれぞれオフ、オンし、スイッチング素子Ｑ３，Ｑ４がそれぞれオフ、オンする場合、セル電圧Ｖｃｅｌｌは略零である。スイッチング素子Ｑ１，Ｑ２がそれぞれオフ、オンし、スイッチング素子Ｑ３，Ｑ４がそれぞれオン、オフする場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣの極性を反転させた電圧に略等しい。

スイッチング素子Ｑ１〜Ｑ４が全てオフの場合、セル電圧Ｖｃｅｌｌはセル１０に流れる電流の極性に依存して決まる。電流が正である場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣに略等しい。電流が負である場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣの極性を反転させた電圧に略等しい。

各アームＡの２端子間の電圧は、このアームＡに含まれるセル１０のセル電圧Ｖｃｅｌｌの和で表される。したがって、各アームＡの電圧は、セル１０を構成するスイッチング素子Ｑ１〜Ｑ４のオンオフ状態によって制御することができる。

主回路３０は、スイッチＳＷをさらに含む。スイッチＳＷは、第１端子３３と第２端子３４との間に接続されている。スイッチＳＷは、制御回路３２からのオン指令（閉指令）に応じてオン（閉成）することにより、第１端子３３および第２端子３４を短絡することが可能に構成されている。すなわち、スイッチＳＷをオンすることによってセル１０の出力を短絡することができる。スイッチＳＷは、本発明における「スイッチ」の一実施例に対応する。

制御回路３２は、ゲート駆動回路４０，４２と、スイッチ操作回路４４と、電圧センサ４６と、Ｉ／Ｆ（インターフェイス）回路４８とを含む。

Ｉ／Ｆ回路４８は、図示しない光ファイバケーブルを介して制御装置１２０と通信する。Ｉ／Ｆ回路４８は、制御装置１２０から、主回路３０のフルブリッジ回路を制御するためのゲート信号ＧＣを受信する。Ｉ／Ｆ回路４８はさらに、制御装置１２０から、フルブリッジ回路を構成するスイッチング素子Ｑ１〜Ｑ４のスイッチング動作を停止（すべてオフ）するためのゲート遮断信号ＧＢを受信する。Ｉ／Ｆ回路４８は、受信したゲート信号ＧＣおよびゲート遮断信号ＧＢをゲート駆動回路４０，４２へ出力する。

ゲート駆動回路４０は、ゲート信号ＧＣに応答してスイッチング素子Ｑ１，Ｑ２のオンオフを制御する。または、ゲート駆動回路４０は、ゲート遮断信号ＧＢに応答して、スイッチング素子Ｑ１，Ｑ２をオフ状態に固定された状態（停止状態）とする。

ゲート駆動回路４２は、ゲート信号ＧＣに応答してスイッチング素子Ｑ３，Ｑ４のオンオフを制御する。または、ゲート駆動回路４２は、ゲート遮断信号ＧＢに応答して、スイッチング素子Ｑ３，Ｑ４をオフ状態に固定された状態とする。

スイッチ操作回路４４は、スイッチＳＷのオンオフを操作するための回路である。スイッチ操作回路４４は、非通電時にスイッチＳＷがオフ（開放）されるように設けられた励磁コイル５２への通電を制御装置１２０からの指令に応じて制御するように構成される。通常動作時、励磁コイル５２への電流供給が停止されているため、スイッチＳＷはオフ状態とされる。一方、制御装置１２０は、複数のセル１０のうちのいずれかのセル１０において、スイッチング素子の短絡故障等の異常を検知した場合には、この故障したセル１０に向けてスイッチＳＷのオン指令を出力する。故障したセル１０では、Ｉ／Ｆ回路４８がオン指令を受信してスイッチ操作回路４４へ出力する。オン指令に応じてスイッチ操作回路４４が励磁コイル５２に電流を供給することにより、スイッチＳＷがオンされる。これにより、故障したセル１０の出力が短絡される。

電圧センサ４６は、直流コンデンサＣ１の電圧ＶＣを検出し、検出値をＩ／Ｆ回路４８に出力する。Ｉ／Ｆ回路４８は、電圧センサ４６により検出された電圧ＶＣを制御装置１２０へ送信する。

電源５０は、直流コンデンサＣ１に並列に接続される。電源５０は、直流コンデンサＣ１の電圧ＶＣを降圧して制御回路３２へ供給する電源電圧を生成する。すなわち、各セル１０は、主回路３０から制御回路３２に電力を供給することができ、自給式のセルを形成する。

［電力変換装置の制御構成］
制御装置１２０は、各セル１０の制御回路３２と通信することにより、各セル１０の主回路３０における電力変換を制御する。このとき、制御装置１２０は、各セル１０の直流コンデンサＣ１の電圧ＶＣの検出値に基づいて電力変換を制御することにより、各セル１０の直流コンデンサＣ１を予め定められた直流電圧に充電する。

制御装置１２０は、各セル１０のスイッチング素子Ｑ１〜Ｑ４の制御方式として、たとえばＰＷＭ（Pulse Width Modulation）制御を採用する。制御装置１２０は、各セル１０のＩ／Ｆ回路４８から直流コンデンサＣ１の電圧ＶＣの検出値を受け、図示しない電流センサから交流電力系統１を流れる電流の検出値を受けると、これらの検出値に基づいて、ＰＷＭ制御によって、各セル１０のスイッチング素子Ｑ１〜Ｑ４を制御するためのゲート信号ＧＣを生成する。

制御装置１２０は、さらに、各セル１０における直流コンデンサＣ１の電圧ＶＣの検出値を監視することにより、電圧ＶＣの異常を検知する。

たとえば、電力変換装置１００が連系される交流電力系統１において何らかの擾乱が発生した場合、その擾乱によって電力変換装置１００に供給される三相交流電力が動揺することがある。これにより、各セル１０では、直流コンデンサＣ１の電圧ＶＣが変動する。電圧ＶＣが変動すると、スイッチング素子Ｑ１〜Ｑ４の制御が不安定になるため、スイッチング素子に耐圧を超える過電圧が印加される可能性がある。この結果、スイッチング素子が損傷してしまう虞がある。

このような不具合からスイッチング素子を保護するため、制御装置１２０は、各セル１０から送信される電圧ＶＣの検出値に基づいて、直流コンデンサＣ１の電圧ＶＣの異常を検知する。具体的には、制御装置１２０は、セル１０ごとに、電圧ＶＣの検出値と予め設定された閾値電圧ＤＣＯＶ１（第１の閾値電圧）とを比較する。そして、少なくとも１つのセル１０において、電圧ＶＣが閾値電圧ＤＣＯＶ１を超えていると判断されると、制御装置１２０は、ＭＭＣ１１０を構成する全てのセル１０に向けてゲート遮断信号ＧＢを発生する。これにより、ＭＭＣ１１０の各セル１０では、ゲート遮断信号ＧＢに応答して主回路３０がゲート遮断状態（停止状態）となるため、スイッチング素子Ｑ１〜Ｑ４を過電圧から保護することができる。

しかしながら、制御装置１２０と各セル１０の制御回路３２との通信中において、制御装置１２０と一部のセル１０の制御回路３２との間で通信異常が発生する場合が起こり得る。

通信異常の一例として、制御装置１２０とセル１０の制御回路３２との通信が途絶した場合が想定される。この場合、制御装置１２０は当該セル１０におけるスイッチング素子Ｑ１〜Ｑ４を正常に制御することが困難になるため、交流電力系統１の擾乱が生じた場合と同様に、過電圧を受けてスイッチング素子が損傷する可能性がある。したがって、通信途絶が検知された場合には、制御装置１２０は、直ちにＭＭＣ１１０を構成する全てのセル１０に向けてゲート遮断信号ＧＢを出力することにより、各セル１０の主回路３０をゲート遮断状態にする必要がある。

しかしながら、実際には、通信途絶が発生してから制御装置１２０が通信途絶を検知するまでの所要時間、および、制御装置１２０が通信途絶を検知してからゲート遮断信号ＧＢを出力するまでの所要時間がそれぞれ存在する。そのため、通信途絶の発生から最終的に各セル１０がゲート遮断状態になるまでに遅れ時間が発生する。この遅れ時間に起因して、主回路３０がゲート遮断状態となるまでにスイッチング素子Ｑ１〜Ｑ４に過電圧が印加される可能性がある。

通信異常の他の例として、上記のような通信途絶には至らないものの、セル１０から送信される直流コンデンサＣ１の電圧ＶＣの検出値に誤りが発生している場合が想定される。この場合、制御装置１２０は、電圧ＶＣの検出値と閾値電圧ＤＣＯＶ１とを正常に比較することができないため、電圧ＶＣが閾値電圧ＤＣＯＶ１を超えていることを検知できない虞がある。

以上のように、制御装置１２０とセル１０の制御装置３２との間で通信異常が発生した場合には、制御装置１２０が各セル１０の主回路３０をゲート遮断状態に制御することが困難となるため、セル１０が重大な故障に至る可能性がある。

そこで、本実施の形態に従う電力変換装置１００では、各セル１０は、自己診断により、自己の直流コンデンサＣ１の電圧ＶＣの異常を検知するように構成される。これにより、各セル１０は、電圧ＶＣの異常が検知された場合には、制御装置１２０から送信されるゲート遮断信号ＧＢに依らず、自律的に自己の主回路３０をゲート遮断状態にすることができる。

図３は、制御装置１２０および各セル１０における直流コンデンサＣ１の電圧ＶＣの異常検知を実現するための制御構成を示すブロック図である。

図３を参照して、制御装置１２０は、複数の比較器ＣＰ１と、論理和回路ＯＲ１とを含む。複数の比較器ＣＰ１は、ＭＭＣ１１０に含まれる複数のセル１０と一対一に対応付けられている。

各比較器ＣＰ１は、非反転入力端子（＋端子）に、対応するセル１０の制御回路３２に内蔵される電圧センサ４６による直流コンデンサＣ１の電圧ＶＣの検出値が入力される。各比較器ＣＰ１は、反転入力端子（−端子）に、閾値電圧ＤＣＯＶ１が入力される。比較器ＣＰ１は、電圧ＶＣの検出値と閾値電圧ＤＣＯＶ１とを比較し、比較結果を出力する。電圧ＶＣの検出値が閾値電圧ＤＣＯＶ１を超えているとき、比較器ＣＰ１の出力信号はＨ（論理ハイ）レベルとなる。一方、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ１以下となるとき、比較器ＣＰ１の出力信号はＬ（論理ロー）レベルとなる。

論理和回路ＯＲ１は、複数の比較器ＣＰ１の出力信号を受けると、これら出力信号の論理和を出力する。論理和はゲート遮断信号ＧＢとして、各セル１０の制御回路３２に送信される。少なくとも１つの比較器ＣＰ１の出力信号がＨレベルのとき、すなわち、少なくとも１つのセル１０において電圧ＶＣの検出値が閾値電圧ＤＣＯＶ１を超えるとき、ゲート遮断信号ＧＢはＨレベルに活性化される。一方、複数の比較器ＣＰ１の出力信号がすべてＬレベルのとき、すなわち、全てのセル１０において電圧ＶＣの検出値が閾値電圧ＤＣＯＶ１以下となるとき、ゲート遮断信号ＧＢはＬレベルに非活性化される。

各セル１０の制御回路３２では、Ｉ／Ｆ回路４８を介してゲート駆動回路４２がゲート遮断信号ＧＢを受信する。ゲート遮断信号ＧＢがＨレベルに活性化されている場合、ゲート駆動回路４０，４２は主回路３０をゲート遮断状態とする。

上記の構成とすることにより、制御装置１２０は、ＭＭＣ１１０を構成する複数のセル１０のいずれかにおいて、直流コンデンサＣ１の電圧ＶＣの検出値が閾値電圧ＤＣＯＶ１を超えたと判断された場合には、全てのセル１０の制御回路３２に向けてＨレベルに活性化されたゲート遮断信号ＧＢを出力することで、全てのセル１０をゲート遮断状態とすることができる。

これに対して、各セル１０の制御回路３２は、比較器ＣＰ２を含んでいる。比較器ＣＰ２は、図示しないＩ／Ｆ回路４８内に設けられている。比較器ＣＰ２は、非反転入力端子（＋端子）に、電圧センサ４６による直流コンデンサＣ１の電圧ＶＣの検出値が入力される。比較器ＣＰ２は、反転入力端子（−端子）に、閾値電圧ＤＣＯＶ２（第２の閾値電圧）が入力される。

ここで、閾値電圧ＤＣＯＶ２（第２の閾値電圧）は、制御装置１２０での異常検知に用いられる閾値電圧ＤＣＯＶ１（第１の閾値電圧）よりも高い電圧値とする。具体的には、閾値電圧ＤＣＯＶ２は、閾値電圧ＤＣＯＶ１よりも高く、かつ、スイッチング素子Ｑ１〜Ｑ４の耐圧以下となるように設定される。閾値電圧ＤＣＯＶ２を閾値電圧ＤＣＯＶ１よりも高い電圧値としたのは、各セル１０において、上記の比較器ＣＰ１の出力に基づく指令と、比較器ＣＰ２の出力に基づく指令とが重複することを回避するためである。

比較器ＣＰ２は、電圧ＶＣの検出値と閾値電圧ＤＣＯＶ２とを比較し、比較結果を出力する。電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２を超えているとき、比較器ＣＰ２の出力信号はＨレベルとなる。一方、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２以下となるとき、比較器ＣＰ２の出力信号はＬレベルとなる。

比較器ＣＰ２の出力信号は、スイッチ操作回路４４およびゲート駆動回路４０，４２に与えられる。ゲート駆動回路４０，４２は、比較器ＣＰ２の出力信号がＨレベルのとき、すなわち、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２を超えているときには、ゲート遮断信号ＧＢに依らず、自律的に主回路３０をゲート遮断状態にする。

スイッチ操作回路４４は、比較器ＣＰ２の出力信号がＨレベルのとき、オン指令に依らず、自律的に励磁コイル５２（図２）に電流を供給することにより、スイッチＳＷをオンする。

上記のように、各セル１０が自己診断により電圧ＶＣの異常を検知して主回路３０をゲート遮断状態とする構成とした場合、ＭＭＣ１１０の１つのアームＡ（図１）では、直列接続される複数のセル１０のうち、一部のセル１０では主回路３０が停止状態となる一方で、残りのセル１０では主回路３０が動作状態に維持されるというケースが生じる。このようなケースが生じると、上記一部のセル１０では、主回路３０の内部を図４に矢印で示す方向に電流が流れる。ダイオードＤ３〜コンデンサＣ１〜ダイオードＤ２を通って電流が流れることにより、コンデンサＣ１に電荷が蓄積される。コンデンサＣ１が充電されることで、電圧ＶＣがさらに増加する可能性がある。

そこで、各セル１０では、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２を超えている場合には、自律的に主回路３０をゲート遮断状態にするとともに、スイッチＳＷを自律的にオンする。第１端子３３および第２端子３４を短絡させることで、直流コンデンサＣ１に電荷を蓄積するための充電経路が形成されることを回避することができる。

図５は、制御装置１２０および各セル１０における直流コンデンサＣ１の電圧ＶＣの異常検知処理を説明するためのフローチャートである。

図５を参照して、各セル１０では、ステップＳ１０により、電圧センサ４６が直流コンデンサＣ１の電圧ＶＣを検出する。ステップＳ１１では、Ｉ／Ｆ回路４８は、電圧センサ４６により検出された電圧ＶＣを制御装置１２０へ送信する。

ステップＳ１２により、Ｉ／Ｆ回路４８は、制御装置１２０からゲート遮断信号ＧＢを受信したか否かを判定する。ゲート遮断信号ＧＢを受信したと判定された場合（Ｓ１２のＹＥＳ判定時）、ステップＳ１６に進み、Ｉ／Ｆ回路４８はゲート遮断信号ＧＢをゲート駆動回路４０，４２へ出力する。ゲート駆動回路４０，４２は、スイッチング素子Ｑ１〜Ｑ４のゲートにゲート遮断信号ＧＢを供給することにより、主回路３０をゲート遮断状態とする。

一方、ゲート遮断信号ＧＢを受信していないと判定された場合（Ｓ１２のＮＯ判定時）、ステップＳ１３に進み、Ｉ／Ｆ回路４８は、比較器ＣＰ２を用いて、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２を超えているか否かを判定する。電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２以下であると判定された場合（Ｓ１３のＮＯ判定時）、Ｉ／Ｆ回路４８は、電圧ＶＣの異常が発生していないと判断して処理を終了する。

これに対して、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２を超えていると判定された場合（Ｓ１３のＹＥＳ判定時）、Ｉ／Ｆ回路４８は、Ｈレベルに活性化された比較器ＣＰ２の出力信号をゲート駆動回路４０，４２およびスイッチ操作回路４４に出力する。

ステップＳ１４では、ゲート駆動回路４０，４２は、Ｈレベルに活性化された出力信号に応答して主回路３０をゲート遮断状態とする。ステップＳ１５では、スイッチ操作回路４４は、Ｈレベルに活性化された出力信号に応答してスイッチＳＷをオンすることにより、第１端子３３および第２端子３４を短絡させる。

一方、制御装置１２０においては、ステップＳ２０により、各セル１０の制御回路３２から直流コンデンサＣ１の電圧ＶＣの検出値を受信する。制御装置１２０は、ステップＳ２１に進み、セル１０ごとに設けられた比較器ＣＰ１を用いて、各セル１０の電圧ＶＣの検出値が閾値電圧ＤＣＯＶ１を超えているか否かを判定する。全てのセル１０において、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ２以下であると判定された場合（Ｓ２１のＹＥＳ判定時）、制御装置１２０は、電圧ＶＣの異常が発生していないと判断して処理を終了する。

これに対して、いずれかのセル１０において、電圧ＶＣの検出値が閾値電圧ＤＣＯＶ１を超えていると判定された場合（Ｓ２１のＹＥＳ判定時）、制御装置１２０は、Ｈレベルに活性化されたゲート遮断信号ＧＢを生成し、生成したゲート遮断信号ＧＢをすべてのセル１０のゲート駆動回路４０，４２に出力する。

このように、本実施の形態に従う電力変換装置によれば、ＭＭＣ１１０を構成する各セル１０は、自己診断により自己の直流コンデンサＣ１の電圧ＶＣの異常が検知されると、上位の制御装置１２０から送信されるゲート遮断信号ＧＢに依らず、自律的に自己の主回路３０をゲート遮断状態にすることができる。これにより、制御装置１２０とセル１０の制御回路３２との間で通信異常が発生した場合にセル１０が重大な故障に至ることを回避することができる。

［電力変換装置の変形例］
なお、上述した実施の形態では、セル１０の主回路３０がフルブリッジ回路を含む構成について例示したが、主回路３０を双方向チョッパ回路を含む構成とすることもできる。

図６は、図１に示したセル１０の他の構成例を示す図である。図６を参照して、本変形例に従うセル１０Ａは、主回路３０Ａと、制御回路３２Ａと、電源５０とを含む。主回路３０Ａは、直流コンデンサを備えた双方向チョッパ回路により構成される。具体的には、主回路３０Ａは、第１端子３３および第２端子３４を有する２端子回路であり、スイッチング素子Ｑ１，Ｑ２と、ダイオードＤ１，Ｄ２と、直流コンデンサＣ１とを含む。本変形例においても、第１端子３３と第２端子３４との間にはスイッチＳＷが接続されている。

また、上述した実施の形態では、電力変換器として、三相交流電力系統に連系する三相ＭＭＣ１１０について例示したが、本発明は、単相電力系統に連系する単相ＭＭＣやモータを駆動するＭＭＣにも適用可能である。また、本発明は、カスケード接続された１つまたは複数のセルからなるアームとリアクトルとの直列体からなる単相変換器を、６つ二重にＹ結線して構成された二重Ｙ結線ＭＭＣについて例示したが、３つデルタ結線して構成されたデルタ結線ＭＭＣや、上記単相変換器を３つＹ結線して構成されたＹ結線ＭＭＣにも本発明を適用することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 交流電力系統、２ 三相変圧器、３ａ 正電圧端子、３ｂ 負電圧端子、３ｃ〜３ｃ 交流端子、４ 負荷、１０，１０Ａ 単位変換器（セル）、３０ 主回路、３２，３２Ａ 制御回路、３３ 第１端子、３４ 第２端子、３６ 正極線、３８ 負極線、４０，４２ ゲート駆動回路、４４ スイッチ操作回路、４６ 電圧センサ、４８ Ｉ／Ｆ回路、５０ 電源、５２ 励磁コイル、１００ 電力変換装置、１１０ ＭＭＣ、１２０ 制御装置、Ａ１〜Ａ６ アーム、Ｃ１ 直流コンデンサ、Ｌ１〜Ｌ６ リアクトル、ＧＣ ゲート信号、ＧＢ ゲート遮断信号、Ｑ１〜Ｑ４ スイッチング素子、Ｄ１〜Ｄ４ ダイオード、ＳＷ スイッチ、ＣＰ１，ＣＰ２ 比較器、ＤＣＯＶ１，ＤＣＯＶ２ 閾値電圧

Claims (3)

1. 複数の単位変換器を直列接続して構成されたアームを備える電力変換器と、
   前記電力変換器を制御する制御装置とを備え、
   前記単位変換器は、
   スイッチング素子および直流コンデンサを含み、前記スイッチング素子のオンオフにより前記直流コンデンサの電圧に応じた電圧パルスを出力する主回路と、
   前記直流コンデンサの電圧検出値を前記制御装置へ送信するとともに、前記制御装置から受信した制御信号に従って前記スイッチング素子のオンオフを制御するように構成された制御回路と、
   前記制御回路からのオン指令に応じてオンすることにより前記主回路の出力端子を短絡可能に構成されたスイッチとを含み、
   前記制御装置は、前記複数の単位変換器からそれぞれ受信した複数の前記電圧検出値と第１の閾値電圧とを比較し、少なくとも１つの前記電圧検出値が前記第１の閾値電圧を超える場合には、各前記複数の単位変換器の前記制御回路に対して前記スイッチング素子をオフ状態に固定するための前記制御信号を送信するように構成され、
   各前記複数の単位変換器において、前記制御回路は、自己の前記電圧検出値と前記第１の閾値電圧よりも高い第２の閾値電圧とを比較し、前記電圧検出値が前記第２の閾値電圧を超える場合には、前記制御信号に依らず自己の前記主回路の前記スイッチング素子を自律的にオフ状態に固定するとともに、前記スイッチをオンするように構成される、電力変換装置。
2. 前記第２の閾値電圧は、前記第１の閾値電圧よりも高く、かつ、前記スイッチング素子の耐圧以下である、請求項１に記載の電力変換装置。
3. 前記単位変換器は、前記直流コンデンサの電圧を降圧して前記制御回路へ供給する電源電圧を生成する電源をさらに含む、請求項１または２に記載の電力変換装置。

Images