JP6892065B2 - 表示パネル - Google Patents
表示パネル Download PDFInfo
- Publication number
- JP6892065B2 JP6892065B2 JP2016001458A JP2016001458A JP6892065B2 JP 6892065 B2 JP6892065 B2 JP 6892065B2 JP 2016001458 A JP2016001458 A JP 2016001458A JP 2016001458 A JP2016001458 A JP 2016001458A JP 6892065 B2 JP6892065 B2 JP 6892065B2
- Authority
- JP
- Japan
- Prior art keywords
- channel region
- display panel
- region
- substrate
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 33
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Description
本出願は、２０１５年６月８日に出願された台湾特許出願番号第１０４１００４９３号についての優先権を主張するものであり、これらの全ては引用によって本願に援用される。
本発明は、表示パネル技術に関し、特に、薄膜トランジスタ（ＴＦＴ）の活性層を有する表示パネルの活性層のパターン設計に関するものである。
近年、液晶ディスプレイ（ＬＣＤ）は、その薄型、軽量、低消費電力、低放射などを含むそれらの利点により、最も一般的に用いられる平面表示装置となり、さまざまな種類の電子装置に幅広く用いられている。アクティブマトリクスＬＣＤでは、ＴＦＴは、画素スイッチングの制御用の駆動素子として機能する。ＴＦＴの活性層の材料に基づいて、アモルファスシリコンＴＦＴ、または多結晶シリコンＴＦＴなどの多くの種類のＴＦＴを有する。
しかしながら、ＬＣＤのＴＦＴに関して、ＬＣＤにより良い表示品質を持たせるために、ＴＦＴの活性層の形成に必要な多くの改善がまだある。
本開示のいくつかの実施形態に基づいて、表示パネルは、薄膜トランジスタ（ＴＦＴ）の活性層を向上させるように提供される。活性層のパターン幅の設計を用いることで、活性層の全体的な抵抗が低減される。従って、ＴＦＴの電気的な特性が向上され、表示パネルの画像表示の品質も向上される。
本開示のいくつかの実施形態では、表示パネルが提供される。表示パネルは、第１の基板と、互いに交差して交差領域を形成し、第１の基板の上に配置された走査線およびデータ線であって、走査線は第１の方向に沿って延伸する、走査線およびデータ線と、第１の基板上、且つデータ線と前記第１の基板との間に配置された活性層とを含む。活性層は、第１のビアホールを介してデータ線と電気的に接続された第１の接触領域と、走査線の一部と重なっている第１のチャネル領域と、走査線の、前記一部とは別の部分と重なっている第２のチャネル領域と、走査線と重なっておらず、且つ第１のチャネル領域と第２のチャネル領域との間を接続する非チャネル領域とを含む。非チャネル領域の輪郭の少なくとも一部が円弧形状を有している。表示パネルは、第２のビアホールを介して前記活性層に電気的に接続されたドレイン電極であって、前記ドレイン電極と前記活性層とが異なる層である前記ドレイン電極と、第３のビアホールを介して前記ドレイン電極に電気的に接続された第１の導電層とを備える。第１の基板上の第２のビアホールの投影が、第１の基板上の第３のビアホールの投影と、少なくとも部分的に重なっている。前記非チャネル領域が、前記走査線に平行な方向で、前記第１のチャネル領域または前記第２のチャネル領域から外向きに突出する少なくとも１つの突出部を有する。
詳細な説明は、添付の図面と併せて以下の実施形態に説明される。
添付の図面とともに以下の詳細な説明及び実施例を検討することで、本発明はより完全に理解できる。
本開示のいくつかの実施形態に係る表示パネルの部分平面図を示している。
本開示のいくつかの実施形態に係る、図１に示されたライン２−２’に沿った表示パネルの部分断面図を示している。
本開示のいくつかの実施形態に係る表示パネルの部分平面図を示している。
本開示のいくつかの実施形態に係る、図３に示されたライン４−４’に沿った表示パネルの部分断面図を示している。
本開示のいくつかの他の実施形態に係る表示パネルの部分平面図を示している。
本開示のいくつかの他の実施形態に係る表示パネルの部分平面図を示している。
図１は、本開示のいくつかの実施形態に係る表示パネル１００の部分平面図を示している。表示パネル１００は、複数のデータ線１５０と交差する複数の走査線１４０を含み、これらの走査線１４０及びデータ線１５０は、第１基板（図１に示されていない）の上に配置されて複数のサブ画素領域を画定する。実施形態では、サブ画素領域は、２つの隣接のデータ線と２つの隣接の走査線とによって囲まれた領域である。ＴＦＴは、走査線１４０とデータ線１５０とが交差する位置の近くに配置される。ＴＦＴは、サブ画素領域を制御するスイッチング素子であり、データ線に電気的に接続される。本開示の実施形態に基づいて、ＴＦＴは、低温ポリシリコン（ＬＴＰＳ）でできた活性層１３０を含む。活性層１３０は、第１の接触領域１３０１、第２の接触領域１３０２、および第１の接触領域１３０１と第２の接触領域１３０２との間の中間領域１３０３を含む。活性層１３０の中間領域１３０３の、走査線１４０と重なっている部分には、第１のチャネル領域１３０８と第２のチャネル領域１３０９の２つのチャネル領域を生成する。活性層１３０の中間領域１３０３の、走査線１４０と重なっていない部分は、図１に示された、データ線近くの走査線１４０の上側にある第１の非チャネル領域１３０４、データ線から離れた走査線１４０の上側にある第２の非チャネル領域１３０５、および走査線１４０の下側にある第３の非チャネル領域１３０６などの非チャネル領域である。
また、図１に示されるように、いくつかの実施形態では、表示パネル１００は、上部透明導電層として用いられる第２の透明導電層１２０を更に含む。実施形態では、第２の透明導電層１２０は、共通電極として用いられ、第２の透明導電層１２０は、その中に形成された複数のスリット１２２を有する。第２の透明導電層１２０は、走査線１４０、データ線１５０、および活性層１３０をカバーする。いくつかの実施形態では、第２の透明導電層１２０は、活性層１３０の第１の接触領域１３０１内のビアホール１１５および活性層１３０の第２の接触領域１３０２内のビアホール１１７と１１９をカバーする。いくつかの他の実施形態では、第２の透明導電層１２０は、ビアホール１１７と１１９の位置の近くに開口（図１に示されていない）を有することができる。即ち、第２の透明導電層１２０の開口は、第２の接触領域１３０２に近く、第２の透明導電層１２０がビアホール１１７と１１９をカバーするのを回避する。この実施形態では、データ線１５０は、非直線状の配線形式を有し、データ線１５０は、本質的に延伸する方向を有する。もう１つの実施形態では、データ線１５０は、直線状の配線形式を有することができる。この実施形態では、走査線１４０は、直線状の配線形式を有する。もう１つの実施形態では、走査線１４０は、非直線状の配線形式を有し、走査線１４０は、本質的に延伸する方向を有する。
図１に示されるように、第１のチャネル領域１３０８は、第１の幅Ｗ１を有し、第２のチャネル領域１３０９は、第２の幅Ｗ２を有し、第１の幅Ｗ１と第２の幅Ｗ２は、走査線１４０に平行する方向に本質的に延伸される。第１のチャネル領域１３０８と第２のチャネル領域１３０９との間の中間領域１３０３の部分（即ち、第３の非チャネル領域１３０６）は、第３の幅Ｗ３を有する。第３の幅Ｗ３は、中間領域１３０３の第１側１３０３−Ｌ１と第２側１３０３−Ｌ２との間の垂直距離である。第１側１３０３−Ｌ１は、活性層１３０の中間領域１３０３の内側である。第２側１３０３−Ｌ２は、活性層１３０の中間領域１３０３の外側である。
本開示の実施形態に基づいて、第３の非チャネル領域１３０６の第３の幅Ｗ３は、第１のチャネル領域１３０８の第１の幅Ｗ１より大きく、第３の非チャネル領域１３０６の第３の幅Ｗ３も第２のチャネル領域１３０９の第２の幅Ｗ２より大きい。また、本開示の実施形態に基づいて、中間領域１３０３の、走査線１４０と重なっていない第１の非チャネル領域１３０４と第２の非チャネル領域１３０５は、第１のチャネル領域１３０８の第１の幅Ｗ１より大きい幅を有する。第１の非チャネル領域１３０４と第２の非チャネル領域１３０５の幅も第２のチャネル領域１３０９の第２の幅Ｗ２よりも大きい。本開示の実施形態では、中間領域１３０３の各部分の幅は、当該部分の中間領域１３０３の両側の間の垂直距離として定義される。従って、中間領域１３０３のいくつかの部分の幅の方向は、走査線１４０の延伸方向に平行しなくてもよい。
ＴＦＴが画素スイッチング素子として用いられるという要件を満たすために、走査線１４０と重なっているＴＦＴの活性層１３０の第１のチャネル領域１３０８の長さ対幅の比と第２のチャネル領域１３０９の長さ対幅の比は、特定の範囲内で維持される必要がある。従って、第１のチャネル領域１３０８の第１の幅Ｗ１と第２のチャネル領域１３０９の第２の幅Ｗ２は、ＴＦＴのチャネルの長さ対幅の比に対する表示パネルの解像度の設計要件を満たす必要がある。表示パネルの従来の製造技術では、接触領域を除き、ＴＦＴの活性層の他の部分は、同一幅を有する。活性層の幅は、通常、チャネル領域の長さ対幅の比の要件を満たすように形成される。しかしながら、このように形成された活性層の抵抗は、低減されることができず、ＴＦＴの性能は向上されることができない。
本開示の実施形態に基づいて、活性層１３０の第１の非チャネル領域１３０４、第２の非チャネル領域１３０５、および第３の非チャネル領域１３０６の幅は、第１のチャネル領域１３０８の幅より大きく、第２のチャネル領域１３０９の幅よりも大きい。従って、活性層１３０のパターンは、非チャネル領域がより広く、チャネル領域がより狭い幅変化を有する。第１の非チャネル領域１３０４、第２の非チャネル領域１３０５、および第３の非チャネル領域１３０６がより大きい幅を有することで、ＬＴＰＳで形成された活性層１３０の全体的な抵抗が低減される。同時に、第１のチャネル領域１３０８と第２のチャネル領域１３０９の幅もＴＦＴのチャネル領域の長さ対幅の比の要件を満たす。従って、本開示の実施形態は、ＴＦＴの電気的性能を向上させることができる。
いくつかの実施形態では、図１に示されるように、中間領域１３０３の第１のチャネル領域１３０８と第２のチャネル領域１３０９との間の第３の非チャネル領域１３０６は、２つの突出部１３０７を有する。２つの突出部１３０７は、走査線１４０に平行する方向で、それぞれ第１のチャネル領域１３０８と第２のチャネル領域１３０９から外向に突出する。また、いくつかの実施形態では、第１のチャネル領域１３０８の幅Ｗ１は、第２のチャネル領域１３０９の幅Ｗ２とほぼ同じであることができる。いくつかの他の実施形態では、第１のチャネル領域１３０８の幅Ｗ１は、第２のチャネル領域１３０９の幅Ｗ２と異なる。また、図１に示されるように、いくつかの実施形態では、データ線１５０は、曲線を有するデータ線であることができ、活性層１３０の第１の接触領域１３０１と走査線１４０との間の距離は、活性層１３０の第２の接触領域１３０２と走査線１４０との間の距離と大きく異ならない。次いで、中間領域１３０３の長さが短い活性層１３０が形成される。
図２は、いくつかの実施形態に係る、図１に示されたライン２−２’に沿った表示パネル１００の部分断面図が示されている。図２に示されるように、表示パネル１００は、第１の基板１０１を含む。走査線１４０とデータ線１５０は、第１の基板１０１の上に配置される。活性層１３０は、第１の基板１０１上、且つデータ線１５０と走査線１４０の下方に配置される。活性層１３０は、データ線１５０と第１の基板１０１との間に配置される。いくつかの実施形態では、表示パネル１００のＴＦＴは、図２に示されるように、トップゲート構造を有することができ、活性層１３０と重なっている走査線（ゲート）１４０によって生成されたチャネル領域は、活性層１３０の上部にある。いくつかの他の実施形態では、表示パネルのＴＦＴは、ボトムゲート構造を有することができ、活性層１３０と重なっている走査線（ゲート）によって生成されたチャネル領域は、活性層の下部にある。
図１と図２では、ビアホール１１５は、活性層１３０の第１の接触領域１３０１の上方に形成される。活性層１３０の第１の接触領域１３０１は、ビアホール１１５を介してデータ線１５０に電気的に接続される。また、図２に示されるように、表示パネル１００は、第１の透明導電層１１０を更に含む。ビアホール１１７と１１９は、活性層１３０の第２の接触領域１３０２の上方に形成される。活性層１３０の第２の接触領域１３０２は、ビアホール１１７と１１９を介して、第１の透明導電層１１０に電気的に接続される。ビアホール１１５は、活性層１３０の第１の接触領域１３０１の上方の第１の絶縁層１２６と第２の絶縁層１２８に孔を形成することによって形成され、次いでデータ線１５０を形成する金属材料をビアホール１１５の孔に充填する。これにより、データ線１５０は、ビアホール１１５を介して活性層１３０の第１の接触領域１３０１に電気的に接続される。また、データ線１５０の一部は、ＴＦＴのソース電極を形成する。また、ビアホール１１７は、活性層１３０の第２の接触領域１３０２の上方の第１の絶縁層１２６と第２の絶縁層１２８に孔を形成することによって形成され、次いでＴＦＴのドレイン電極１５２を形成する金属材料は、ビアホール１１７を介して活性層１３０に電気的に接続される。また、ビアホール１１９は、第２の絶縁層１２８の上方の第３の絶縁層１３２に孔を形成することによって形成され、次いで第１の透明導電層１１０を形成する材料をビアホール１１９の孔に充填する。これにより、第１の透明導電層１１０は、ビアホール１１９を介してＴＦＴのドレイン電極１５２に電気的に接続され、ビアホール１１７を介して活性層１３０の第２の接触領域１３０２に電気的に接続される。第１の絶縁層１２６と第２の絶縁層１２８は、例えば、ＳｉＯｘまたはＳｉＮｘなどの、同じまたは異なる無機材料からなることができる。
図２に示されるように、第１の絶縁層１２６は、走査線１４０と、活性層１３０で形成されたデュアルゲートとの間に配置される。第２の絶縁層１２８と第３の絶縁層１３２は、走査線１４０上方に形成される。ビアホール１１５と１１７は、第１の絶縁層１２６と第２の絶縁層１２８に形成される。ビアホール１１９は、第３の絶縁層１３２に形成される。いくつかの実施形態では、透明導電層１１０の一部は、第３の絶縁層１３２のビアホール１１９にコンフォーマルに形成される。ＴＦＴのソース電極を形成する金属材料は、ビアホール１１５にコンフォーマルに形成されることができる。ＴＦＴのドレイン電極１５２を形成する金属材料は、ビアホール１１７にコンフォーマルに形成されることができる。第３の絶縁層１３２は、例えば、ポリフルオロアルコキシ（ＰＦＡ）などの有機材料またはカラーフィルター材料など、平坦化に用いられる有機材料であることができる。
表示パネル１００は、第２の基板１０２を更に含み、表示媒体層１３６は、第２の基板１０２と第１の基板１０１との間に配置される。いくつかの実施形態では、表示媒体層１３６は、液晶層であることができ、第２の基板１０２は、カラーフィルター（ＣＦ）基板である。第１の基板１０１は、ＴＦＴアレイ基板である。いくつかの他の実施形態では、ＣＦ層は、第１の基板１０１に配置されることができる。例えば、第３の絶縁層１３２は、ＣＦ材料によって置き換えられることができる。
いくつかの実施形態では、図１と図２に示されるように、表示パネル１００は、第１の透明導電層１１０上方に配置された第２の透明導電層１２０を更に含む。第４の絶縁層１３４は、第１の透明導電層１１０と第２の透明導電層１２０との間に配置される。第１の透明導電層１１０は、第４の絶縁層１３４によって第２の透明導電層１２０から電気的に絶縁される。第４の絶縁層１３４は、例えば、酸化ケイ素（ＳｉＯｘ）または窒化ケイ素（ＳｉＮｘ）などの無機材料からなることができる。いくつかの実施形態では、第２の透明導電層１２０は、複数のスリット１２２を含むパターン化された電極である。表示パネル１００は、第２の透明導電層１２０のスリット１２２と第１の透明導電層１１０との配置により、フリンジフィールドスイッチング（ＦＦＳ）の広視野角ＬＣＤパネルであることができる。この実施形態では、スリット１２２は、サブ画素領域の範囲を超えない。もう１つの実施形態では、スリット１２２は、サブ画素領域の範囲を超えることができる。例えば、スリット１２２は、データ線１５０を超えることができ、あるいは、走査線１４０を超えることができる。
図３は、いくつかの他の実施形態に係る、表示パネル１００の部分平面図を示している。活性層１３０の、走査線１４０と重なっている中間領域１３０３には、２つのチャネル領域、即ち、第１のチャネル領域１３０８と第２のチャネル領域１３０９を生成する。活性層１３０の中間領域１３０３の、走査線１４０と重なっていない部分は、第１の非チャネル領域１３０４、第２の非チャネル領域１３０５、および第３の非チャネル領域１３０６である。本開示の実施形態に基づいて、第１の非チャネル領域１３０４、第２の非チャネル領域１３０５、および第３の非チャネル領域１３０６の幅は、第１のチャネル領域１３０８と第２のチャネル領域１３０９の幅より大きい。従って、活性層１３０のパターンは、非チャネル領域がより広く、チャネル領域がより狭い幅変化を有する。従って、活性層の抵抗が減少される。
図３に示されるように、いくつかの実施形態では、活性層１３０の第１の接触領域１３０１は、活性層１３０の第２の接触領域１３０２よりも走査線１４０から更に離れている。その結果、第１の接触領域１３０１と走査線１４０との間の第１の非チャネル領域１３０４は、より長い長さを有する。第１の非チャネル領域１３０４が第３の非チャネル領域１３０６より長いため、第１の接触領域１３０１と第２の接触領域１３０２は、千鳥状に配置される。接触領域は、プロセスにおけるアラインメント誤差を許容するように、より大きな面積を必要とするため、千鳥状に配置された２つの接触領域は、これらの２つの接触領域を走査線１４０に実質的に平行する方向で互いに近づけさせることができる。従って、走査線１４０に実質的に平行する方向の単一のサブ画素の幅は、減少されることができる。しかしながら、第１の非チャネル領域１３０４の幅が固定されている場合、第１の非チャネル領域１３０４は、長いため、サブ画素の数を減少させ、表示パネルの解像度に関する設計要件が制限される。従って、第１の非チャネル領域１３０４は、異なる幅（しかしながら、チャネル領域の幅より広い）を有して、その抵抗を維持し、且つ表示パネルの開口率に対する影響を減少させる。
いくつかの実施形態では、図３に示されるように、データ線１５０は、直線状のデータ線であることができ、活性層１３０の中間領域１３０３は、データ線１５０と部分的に重なっている。その結果、中間領域１３０３の、データ線１５０と重なっていない部分は、データ線１５０の両側にそれぞれ配置された第１の領域１３１１と第２の領域１３１２とを含む。第２の領域１３１２は、データ線１５０と第２の接触領域１３０２との間に配置され、第１の領域１３１１は、データ線１５０の、第２の領域１３１２に対向するもう１つ側に配置される。第１の領域１３１１は、幅Ｗ４を有し、第２の領域１３１２は、幅Ｗ５を有する。幅Ｗ４とＷ５の方向は、走査線１４０の本質的に延伸する方向に平行する。いくつかの実施形態では、第１の領域１３１１の幅Ｗ４は、第２の領域１３１２の幅Ｗ５にほぼ等しい。いくつかの他の実施形態では、第１の領域１３１１の幅Ｗ４は、第２の領域１３１２の幅Ｗ５より大きいことができる。いくつかの他の実施形態では、第１の領域１３１１の幅Ｗ４は、第２の領域１３１２の幅Ｗ５より小さいことができる。
活性層とデータ線が完全に重なり合う実施形態に比べ、本開示のいくつかの実施形態では、活性層１３０の中間領域１３０３は、データ線１５０と部分的に重なっている。その結果、活性層１３０とデータ線１５０との間に生成された寄生容量が減少される。また、活性層とデータ線が全く重なりあわない実施形態に比べ、本開示のいくつかの実施形態では、活性層１３０の中間領域１３０３は、データ線１５０と部分的に重なっている。その結果、表示パネルの開口率が増加される。
また、いくつかの実施形態では、図３に示されるように、活性層１３０の中間領域１３０３の第１の非チャネル領域１３０４は、第１の接触領域１３０１の近くに幅Ｗ６を有する。中間領域１３０３の第２の非チャネル領域１３０５は、第２の接触領域１３０２の近くに幅Ｗ７を有する。幅Ｗ６は、幅Ｗ７より大きい。また、いくつかの実施形態では、第１の接触領域１３０１は、幅Ｗ８を有し、第２の接触領域１３０２は、幅Ｗ９を有する。幅Ｗ９は、幅Ｗ８より大きい。いくつかの実施形態では、上述の幅Ｗ４〜Ｗ９の方向は、走査線１４０の本質的に延伸する方向にほぼ平行する。
図４は、本開示のいくつかの実施形態に係る、図３に示されたライン４−４’に沿った表示パネル１００の部分断面図を示している。図４に示されるように、いくつかの実施形態では、活性層１３０の第２の接触領域１３０２に電気的に接続された第１の透明導電層１１０は、複数のスリット１１３を含むパターン化された電極である。第２の透明導電層１２０は、第１の透明導電層１１０の下方に配置される。第２の透明導電層１２０は、第２の接触領域１３０２の近くに開口１２５を有する。開口１２５の配置は、第２の透明導電層１２０がビアホール１１９をカバーするのを防ぐため、ビアホール１１９の位置を回避することができる。実施形態では、表示パネル１００は、第１の透明導電層１１０のスリット１１３と第２の透明導電層１２０の配置により、ＦＦＳ ＬＣＤパネルとなる。
図５は、本開示のいくつかの他の実施形態に係る表示パネル１００の部分平面図を示している。図５に示されるように、いくつかの実施形態では、活性層１３０の第１の接触領域１３０１は、走査線１４０から更に離れている。その結果、第１の接触領域１３０１と走査線１４０との間に配置された中間領域１３０３の第１の非チャネル領域１３０４は、より長い長さを有する。また、図５の実施形態では、データ線１５０は、湾曲した配線形式を有することができ、データ線１５０は、本質的に延伸する方向を有する。その結果、活性層１３０の中間領域１３０３は、データ線１５０と部分的に重なる。中間領域１３０３は、データ線１５０の両側にそれぞれ配置された２つの領域を含む。実施形態では、データ線１５０の左側に配置された中間領域１３０３の領域は、データ線１５０の右側に配置された中間領域１３０３の領域より大きい幅を有する。また、図５に示されるように、活性層１３０の第２の接触領域１３０２のビアホール１１７は、底部エッジ（ビアホールの下エッジとも呼ぶ）１１７−１と、上部エッジ（ビアホールの上エッジとも呼ぶ）１１７−２とを有する。底部エッジ１１７−１で囲まれた面積は、上部エッジ１１７−２で囲まれた面積より小さい。従って、図５の平面図に示されるように、ビアホール１１７は、２つの環状の境界を有する。ビアホール１１５とビアホール１１９も上部エッジと底部エッジを有する。図１、図３、および図５は、ビアホールの上部エッジのみを示している。
図５の実施形態に示されるように、活性層１３０の中間領域１３０３の、走査線１４０と重なっていない部分の第１の非チャネル領域１３０４、第２の非チャネル領域１３０５、および第３の非チャネル領域１３０６の幅は、中間領域１３０３の、走査線１４０と重なっている部分の第１のチャネル領域１３０８および第２のチャネル領域１３０９の幅より大きい。その結果、活性層１３０のパターンは、非チャネル領域がより広く、チャネル領域がより狭い幅変化を有する。活性層の抵抗と寄生容量を減少させる効果が達成される。
また、表示パネル１００の第１の透明導電層と第２の透明導電層は、図５に示されていない。いくつかの実施形態では、図５の表示パネル１００は、図１に示されたスリット１２２を含む第２の透明導電層１２０のようなパターン化された電極を用いてＦＦＳ ＬＣＤパネルを形成することができる。いくつかの他の実施形態では、図５の表示パネル１００は、図３に示されるスリット１１３を含む第１の透明導電層１１０のようなパターン化された電極を用いてＦＦＳ ＬＣＤパネルを形成することができる。
図６には、本開示のいくつかの他の実施形態に係る表示パネル１００の部分平面図が示されている。図６に示されるように、いくつかの実施形態では、活性層１３０の第１の接触領域１３０１は、走査線１４０に近い。その結果、第１の接触領域１３０１と第２の接触領域１３０２との間に配置された第１の非チャネル領域１３０４と第２の非チャネル領域１３０５は、短い長さを有する。しかしながら、第１の非チャネル領域１３０４の長さは、第２の非チャネル領域１３０５の長さより大きい。その結果、第１の接触領域１３０１と第２の接触領域１３０２の位置は、千鳥状に配置され、表示パネルの解像度に対する影響を減少させる。接触領域は、大きな面積を必要とするため、仮に２つの接触領域が位置合わせされた場合、第１の接触領域１３０１と第２の接触領域１３０２とを含むように大きなサブ画素幅（走査線の本質的に延伸する方向に平行する）を必要とする可能性がある。これは、サブ画素の数を制限するため、表示パネルが高解像度を有する要件がそれによって影響される。実施形態では、第１の接触領域１３０１に近い活性層１３０の中間領域１３０３の部分は、幅Ｗ６を有し、第２の接触領域１３０２に近い中間領域１３０３の部分は、幅Ｗ７を有する。幅Ｗ６は、幅Ｗ７より大きい。また、走査線１４０とデータ線１５０は、直線パターンを有することができる。いくつかの他の実施形態では、走査線１４０とデータ線１５０は、非直線パターンを有することができる。走査線１４０とデータ線１５０は、それぞれ本質的に延伸する方向を有する。
また、図６に示されるように、活性層１３０の第２の接触領域１３０２のビアホール１１７は、底部エッジ（ビアホールの下エッジとも呼ぶ）１１７−１と、上部エッジ（ビアホールの上エッジとも呼ぶ）１１７−２とを有する。底部エッジ１１７−１で囲まれた面積は、上部エッジ１１７−２で囲まれた面積より小さい。活性層１３０の第２の接触領域１３０２のビアホール１１９も、底部エッジ（ビアホールの下エッジとも呼ぶ）１１９−１と、上部エッジ（ビアホールの上エッジとも呼ぶ）１１９−２とを有する。底部エッジ１１９−１で囲まれた面積は、上部エッジ１１９−２で囲まれた面積より小さい。従って、図６の平面図に示されるように、ビアホール１１７とビアホール１１９の各々は、２つの環状の境界を有する。もう１つの実施形態では、ビアホールは、非円形形状、例えば楕円、または不規則な形状を有することができる。
図６の実施形態に示されるように、活性層１３０の中間領域１３０３の、走査線１４０と重なっていない部分の第１の非チャネル領域１３０４、第２の非チャネル領域１３０５、および第３の非チャネル領域１３０６の幅は、中間領域１３０３の、走査線１４０と重なっている部分の第１のチャネル領域１３０８および第２のチャネル領域１３０９の幅より大きい。その結果、活性層１３０のパターンは、非チャネル領域がより広く、チャネル領域がより狭い幅変化を有する。従って、活性層の抵抗と寄生容量を減少させる効果が達成される。
また、表示パネル１００の第１の透明導電層と第２の透明導電層は、図６に示されていない。いくつかの実施形態では、図６の表示パネル１００は、図１に示されたスリット１２２を含む第２の透明導電層１２０のようなパターン化された電極を用いることができる。いくつかの他の実施形態では、図６の表示パネル１００の第２の透明導電層１２０のスリット１２２は、設計要件に応じて、中断せずにデータ線または走査線を超えることができる。いくつかの他の実施形態では、図６の表示パネル１００は、図３に示されるスリット１１３を含む第１の透明導電層１１０のようなパターン化された電極を用いてＦＦＳ ＬＣＤパネルを形成することができる。
要約すると、本開示のいくつかの実施形態に基づいて、表示パネルの薄膜トランジスタ（ＴＦＴ）の活性層、特に低温ポリシリコン（ＬＴＰＳ）でできた活性層のパターンが改善される。非チャネル領域の幅は、チャネル領域の幅より大きい。非チャネル領域は、走査線と重なっていない中間領域に生成される。中間領域は、活性層の第１の接触領域と第２の接触領域との間に配置される。チャネル領域は、走査線と重なっている中間領域に生成される。その結果、活性層のパターンは、非チャネル領域がより広く、チャネル領域がより狭い幅変化を有する。従って、活性層の抵抗と寄生容量を減少させる効果が達成される。ＴＦＴの電気的性能が向上される。
本開示は、実施例の方法を用いて、且つ実施形態の観点から記述されてきたが、本開示は開示された実施形態に限定されるものではないということを理解されたい。逆に、（当業者には明らかであるように）種々の変更及び同様の配置を含むように意図される。よって、添付の特許請求の範囲は、全てのそのような変更および同様の配置を包含するように、最も広義な解釈が与えられるべきである。
１００ 表示パネル
１０１ 第１の基板
１０２ 第２の基板
１３０１ 第１の接触領域
１３０２ 第２の接触領域
１３０３ 中間領域
１３０３−Ｌ１ 中間領域の第１側
１３０３−Ｌ２ 中間領域の第２側
１３０４ 第１の非チャネル領域
１３０５ 第２の非チャネル領域
１３０６ 第３の非チャネル領域
１３０７ 突出部
１３０８ 第１のチャネル領域
１３０９ 第２のチャネル領域
１３１１ 第１の領域
１３１２ 第２の領域
１１０ 第１の透明導電層
１１３ 第１の透明導電層のスリット
１１５、１１７、１１９ ビアホール
１１７−１、１１９−１ 底部エッジ
１１７−２、１１９−２ 上部エッジ
１２０ 第２の透明導電層
１２２ 第２の透明導電層のスリット
１２５ 第２の透明導電層の開口
１２６ 第１の絶縁層
１２８ 第２の絶縁層
１３０ 活性層
１３２ 第３の絶縁層
１３４ 第４の絶縁層
１３６ 表示媒体層
１４０ 走査線
１５０ データ線
１５２ ドレイン電極
Ｗ１ 第１のチャネル領域の幅
Ｗ２ 第２のチャネル領域の幅
Ｗ３ 第３の非チャネル領域の幅
Ｗ４ 第１の領域の幅
Ｗ５ 第２の領域の幅
Ｗ６ 第１の非チャネル領域の幅
Ｗ７ 第２の非チャネル領域の幅
Ｗ８ 第１の接触領域の幅
Ｗ９ 第２の接触領域の幅
１０１ 第１の基板
１０２ 第２の基板
１３０１ 第１の接触領域
１３０２ 第２の接触領域
１３０３ 中間領域
１３０３−Ｌ１ 中間領域の第１側
１３０３−Ｌ２ 中間領域の第２側
１３０４ 第１の非チャネル領域
１３０５ 第２の非チャネル領域
１３０６ 第３の非チャネル領域
１３０７ 突出部
１３０８ 第１のチャネル領域
１３０９ 第２のチャネル領域
１３１１ 第１の領域
１３１２ 第２の領域
１１０ 第１の透明導電層
１１３ 第１の透明導電層のスリット
１１５、１１７、１１９ ビアホール
１１７−１、１１９−１ 底部エッジ
１１７−２、１１９−２ 上部エッジ
１２０ 第２の透明導電層
１２２ 第２の透明導電層のスリット
１２５ 第２の透明導電層の開口
１２６ 第１の絶縁層
１２８ 第２の絶縁層
１３０ 活性層
１３２ 第３の絶縁層
１３４ 第４の絶縁層
１３６ 表示媒体層
１４０ 走査線
１５０ データ線
１５２ ドレイン電極
Ｗ１ 第１のチャネル領域の幅
Ｗ２ 第２のチャネル領域の幅
Ｗ３ 第３の非チャネル領域の幅
Ｗ４ 第１の領域の幅
Ｗ５ 第２の領域の幅
Ｗ６ 第１の非チャネル領域の幅
Ｗ７ 第２の非チャネル領域の幅
Ｗ８ 第１の接触領域の幅
Ｗ９ 第２の接触領域の幅
Claims (11)
- 第１の基板と、
互いに交差して交差領域を形成し、前記第１の基板の上に配置された走査線およびデータ線であって、前記走査線は第１の方向に沿って延伸する、
前記走査線および前記データ線と、
前記第１の基板上、且つ前記データ線と前記第１の基板との間に配置された活性層と、
を含み、
前記活性層は、
第１のビアホールを介して前記データ線と電気的に接続された第１の接触領域と、
前記走査線の一部と重なっている第１のチャネル領域と、
前記走査線の、前記一部とは別の部分と重なっている第２のチャネル領域と、
前記走査線と重なっておらず、且つ前記第１のチャネル領域と前記第２のチャネル領域との間を接続する非チャネル領域と、
を含み、
前記非チャネル領域の輪郭の少なくとも一部が円弧形状を有し、
第２のビアホールを介して前記活性層に電気的に接続されたドレイン電極であって、前記ドレイン電極と前記活性層とが異なる層である前記ドレイン電極と、
第３のビアホールを介して前記ドレイン電極に電気的に接続された第１の導電層と、
を備え、
前記第１の基板上の前記第２のビアホールの投影が、前記第１の基板上の前記第３のビアホールの投影と、少なくとも部分的に重なっており、
前記非チャネル領域が、前記走査線に平行な方向で、前記第１のチャネル領域または前記第２のチャネル領域から外向きに突出する少なくとも１つの突出部を有する、
表示パネル。 - 前記第１のビアホールの前記第１の方向に沿った幅は、前記交差領域における前記データ線の前記第１の方向に沿った幅より大きい、請求項１に記載の表示パネル。
- 前記データ線の輪郭の少なくとも一部が円弧形状を有する、請求項１に記載の表示パネル。
- 前記第１のビアホールに対応している前記データ線の輪郭が円弧形状を有する、請求項１に記載の表示パネル。
- 前記活性層は、前記第１の導電層と電気的に接続された第２の接触領域を更に含む、請求項１に記載の表示パネル。
- 前記第１の導電層が電極である、請求項５に記載の表示パネル。
- 前記第１の導電層がパターン化された電極である、請求項５に記載の表示パネル。
- 前記第１の基板上の前記第２のビアホールの投影の一部と、前記第１の基板上の前記第３のビアホールの投影の一部とが重なっていない、請求項５に記載の表示パネル。
- 前記第１の基板の上に配置された第２の導電層を更に含む、請求項５に記載の表示パネル。
- 前記第１の導電層は、前記第２の導電層から絶縁される、請求項９に記載の表示パネル。
- 前記第１の基板に対向して配置された第２の基板と、
前記第１の基板と前記第２の基板との間に配置された表示媒体と、を更に含む、請求項１に記載の表示パネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104100493A TWI567950B (zh) | 2015-01-08 | 2015-01-08 | 顯示面板 |
| TW104100493 | 2015-01-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016126353A JP2016126353A (ja) | 2016-07-11 |
| JP2016126353A5 JP2016126353A5 (ja) | 2019-02-14 |
| JP6892065B2 true JP6892065B2 (ja) | 2021-06-18 |
Family
ID=56359512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016001458A Active JP6892065B2 (ja) | 2015-01-08 | 2016-01-07 | 表示パネル |
Country Status (4)
| Country | Link |
|---|---|
| US (6) | US9897879B2 (ja) |
| JP (1) | JP6892065B2 (ja) |
| KR (1) | KR102502309B1 (ja) |
| TW (1) | TWI567950B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102326555B1 (ko) * | 2015-04-29 | 2021-11-17 | 삼성디스플레이 주식회사 | 표시장치 |
| CN105487316A (zh) * | 2016-01-19 | 2016-04-13 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
| CN105487735A (zh) * | 2016-01-19 | 2016-04-13 | 深圳市华星光电技术有限公司 | 触摸面板以及其制造方法 |
| CN105629545A (zh) * | 2016-01-19 | 2016-06-01 | 深圳市华星光电技术有限公司 | 触摸面板以及其制造方法 |
| CN106373966B (zh) * | 2016-09-27 | 2020-03-13 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
| CN111128080B (zh) * | 2020-03-30 | 2020-08-04 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN116665540B (zh) * | 2023-05-08 | 2024-02-09 | 东莞市伟创动力科技有限公司 | 用于柔性屏伸展收缩的精密配合装置及精密度控制方法 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5756935A (en) * | 1980-09-22 | 1982-04-05 | Nec Corp | Semiconductor device |
| CN100477247C (zh) * | 1994-06-02 | 2009-04-08 | 株式会社半导体能源研究所 | 有源矩阵显示器和电光元件 |
| JPH10228035A (ja) * | 1996-12-10 | 1998-08-25 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JPH11330481A (ja) * | 1998-05-19 | 1999-11-30 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び液晶表示装置 |
| TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| US6888586B2 (en) * | 2001-06-05 | 2005-05-03 | Lg. Philips Lcd Co., Ltd. | Array substrate for liquid crystal display and method for fabricating the same |
| KR100442489B1 (ko) * | 2001-06-11 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| TW594653B (en) * | 2003-06-02 | 2004-06-21 | Toppoly Optoelectronics Corp | Low leakage thin film transistor circuit |
| EP1505666B1 (en) * | 2003-08-05 | 2018-04-04 | LG Display Co., Ltd. | Top-emission active matrix organic electroluminescent display device and method for fabricating the same |
| JP4593094B2 (ja) * | 2003-08-21 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JP2005084416A (ja) * | 2003-09-09 | 2005-03-31 | Sharp Corp | アクティブマトリクス基板およびそれを用いた表示装置 |
| KR100557235B1 (ko) * | 2003-12-30 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP5147196B2 (ja) * | 2005-06-01 | 2013-02-20 | 株式会社半導体エネルギー研究所 | 素子基板 |
| TWI603307B (zh) * | 2006-04-05 | 2017-10-21 | 半導體能源研究所股份有限公司 | 半導體裝置，顯示裝置，和電子裝置 |
| WO2008010333A1 (fr) * | 2006-07-21 | 2008-01-24 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
| JP4449953B2 (ja) * | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| JP4952166B2 (ja) * | 2006-09-22 | 2012-06-13 | ソニー株式会社 | 液晶装置 |
| JP2009036947A (ja) * | 2007-08-01 | 2009-02-19 | Seiko Epson Corp | 液晶装置の製造方法、および液晶装置 |
| JP2009122250A (ja) * | 2007-11-13 | 2009-06-04 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| TWI396911B (zh) * | 2008-01-08 | 2013-05-21 | Au Optronics Corp | 畫素結構 |
| JP5258345B2 (ja) * | 2008-03-27 | 2013-08-07 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置 |
| KR101479995B1 (ko) * | 2008-04-16 | 2015-01-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| US8144295B2 (en) * | 2008-11-18 | 2012-03-27 | Apple Inc. | Common bus design for a TFT-LCD display |
| WO2011013523A1 (en) * | 2009-07-31 | 2011-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5006378B2 (ja) * | 2009-08-11 | 2012-08-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| KR20110037220A (ko) * | 2009-10-06 | 2011-04-13 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 |
| KR101082174B1 (ko) * | 2009-11-27 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
| JP5600255B2 (ja) * | 2010-01-12 | 2014-10-01 | 株式会社ジャパンディスプレイ | 表示装置、スイッチング回路および電界効果トランジスタ |
| US8704230B2 (en) * | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI487120B (zh) * | 2011-08-16 | 2015-06-01 | 群創光電股份有限公司 | 薄膜電晶體基板與其所組成之顯示裝置 |
| JP5855888B2 (ja) | 2011-09-30 | 2016-02-09 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| TW201320325A (zh) * | 2011-11-09 | 2013-05-16 | Chimei Innolux Corp | 顯示裝置及其製造方法 |
| US8987047B2 (en) * | 2012-04-02 | 2015-03-24 | Samsung Display Co., Ltd. | Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same |
| JP5867924B2 (ja) * | 2012-06-18 | 2016-02-24 | 国立大学法人広島大学 | 蛍光体およびその製造方法 |
| US9726954B2 (en) * | 2012-06-25 | 2017-08-08 | Sharp Kabushiki Kaisha | Active matrix substrate with thin film transistor and aperture portions, liquid crystal display device, and method for manufacturing active matrix substrate |
| TWI611566B (zh) * | 2013-02-25 | 2018-01-11 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
| JP6028642B2 (ja) * | 2013-03-22 | 2016-11-16 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
| KR102090578B1 (ko) * | 2013-05-06 | 2020-03-19 | 삼성디스플레이 주식회사 | 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법 |
| KR102084615B1 (ko) * | 2013-06-14 | 2020-03-05 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102091664B1 (ko) * | 2013-09-27 | 2020-03-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조방법 |
| KR20150043073A (ko) * | 2013-10-14 | 2015-04-22 | 삼성디스플레이 주식회사 | 표시 기판 및 표시 기판의 제조 방법 |
| KR102092844B1 (ko) * | 2013-10-25 | 2020-04-14 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조 방법 |
| CN204029809U (zh) * | 2014-08-22 | 2014-12-17 | 群创光电股份有限公司 | 显示面板的阵列基板 |
| KR101679252B1 (ko) * | 2014-09-30 | 2016-12-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 |
-
2015
- 2015-01-08 TW TW104100493A patent/TWI567950B/zh active
- 2015-08-19 US US14/830,036 patent/US9897879B2/en active Active
-
2016
- 2016-01-04 KR KR1020160000548A patent/KR102502309B1/ko active IP Right Grant
- 2016-01-07 JP JP2016001458A patent/JP6892065B2/ja active Active
-
2018
- 2018-01-11 US US15/868,294 patent/US20180136529A1/en not_active Abandoned
-
2020
- 2020-04-13 US US16/846,524 patent/US11048131B2/en active Active
-
2021
- 2021-05-25 US US17/329,652 patent/US11372299B2/en active Active
-
2022
- 2022-05-30 US US17/827,948 patent/US11714324B2/en active Active
-
2023
- 2023-06-14 US US18/334,493 patent/US20230324753A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20200241374A1 (en) | 2020-07-30 |
| KR20160085705A (ko) | 2016-07-18 |
| US20230324753A1 (en) | 2023-10-12 |
| US20210278737A1 (en) | 2021-09-09 |
| KR102502309B1 (ko) | 2023-02-21 |
| US11372299B2 (en) | 2022-06-28 |
| JP2016126353A (ja) | 2016-07-11 |
| TWI567950B (zh) | 2017-01-21 |
| US9897879B2 (en) | 2018-02-20 |
| US20160202584A1 (en) | 2016-07-14 |
| US20220291561A1 (en) | 2022-09-15 |
| TW201626552A (zh) | 2016-07-16 |
| US20180136529A1 (en) | 2018-05-17 |
| US11714324B2 (en) | 2023-08-01 |
| US11048131B2 (en) | 2021-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6892065B2 (ja) | 表示パネル | |
| US8350792B2 (en) | Display device | |
| US10281785B2 (en) | Liquid crystal display device having large holding capacitance in the pixel | |
| US9318040B1 (en) | Display panel | |
| JP4737163B2 (ja) | トランジスタ及びそれを備える表示装置 | |
| US6897930B2 (en) | Display device | |
| JP4952630B2 (ja) | 液晶装置 | |
| WO2019033812A1 (zh) | 显示基板、显示面板及显示装置 | |
| US9146423B2 (en) | Pixel structure | |
| US10564489B2 (en) | Liquid crystal display device | |
| JP2018124322A (ja) | 液晶表示パネルおよび液晶表示装置 | |
| CN105824160B (zh) | 显示面板 | |
| JP2016133811A (ja) | 表示装置 | |
| CN112384849B (zh) | 显示装置 | |
| US5777703A (en) | Active matrix type liquid crystal display apparatus with a projection part in the drain line | |
| KR20110071036A (ko) | 표시장치 | |
| KR102068962B1 (ko) | 액정표시장치용 어레이 기판 | |
| KR20170080212A (ko) | 표시패널 및 이를 포함하는 표시장치 | |
| WO2021012262A1 (zh) | 一种阵列基板和液晶显示器 | |
| KR20170078243A (ko) | 어레이 기판 및 이를 구비하는 표시장치 | |
| KR101432572B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20170706 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190107 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210518 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6892065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |