JP5600255B2 - 表示装置、スイッチング回路および電界効果トランジスタ - Google Patents

表示装置、スイッチング回路および電界効果トランジスタ Download PDF

Info

Publication number
JP5600255B2
JP5600255B2 JP2010003575A JP2010003575A JP5600255B2 JP 5600255 B2 JP5600255 B2 JP 5600255B2 JP 2010003575 A JP2010003575 A JP 2010003575A JP 2010003575 A JP2010003575 A JP 2010003575A JP 5600255 B2 JP5600255 B2 JP 5600255B2
Authority
JP
Japan
Prior art keywords
thin film
display device
liquid crystal
crystal display
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010003575A
Other languages
English (en)
Other versions
JP2011146410A (ja
Inventor
芳孝 尾関
康人 桑原
重隆 鳥山
裕幸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2010003575A priority Critical patent/JP5600255B2/ja
Priority to KR1020110000511A priority patent/KR20110083511A/ko
Priority to TW100100193A priority patent/TWI440185B/zh
Priority to US12/984,767 priority patent/US8928044B2/en
Priority to CN201110002057.1A priority patent/CN102130156B/zh
Publication of JP2011146410A publication Critical patent/JP2011146410A/ja
Application granted granted Critical
Publication of JP5600255B2 publication Critical patent/JP5600255B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は表示装置、スイッチング回路および電界効果トランジスタに関し、例えば、液晶表示装置や有機エレクトロルミネッセンス（ＥＬ）表示装置などに適用して好適なものである。
液晶表示装置は平面型ディスプレイとして広く用いられている。この液晶表示装置として、画素駆動用のスイッチング回路に電界効果トランジスタの一種である薄膜トランジスタ（ＴＦＴ）を用いたものがある。この薄膜トランジスタを用いた従来の液晶表示装置の一例として、ＩＰＳ（In Plane Switching）モードまたはＦＦＳ（Fringe Field Switching）モードのアクティブ・マトリクス駆動の液晶表示装置が知られている。このような液晶表示装置の一つの形態を図１７および図１８に示す。ここで、図１７は液晶表示装置の断面図、図１８は液晶表示装置の平面図である。
図１７および図１８に示すように、この液晶表示装置においては、ＴＦＴ基板１００と対向基板２００とが間に液晶（図示せず）を挟んで互いに対向して設けられており、それらの間の距離が対向基板２００上に設けられたスペーサ３００により規定されている。
ＴＦＴ基板１００においては、透明ガラス基板１０１上にゲート配線１０２およびこのゲート配線１０２から分岐したゲート電極１０２ａ、１０２ｂが設けられている。これらのゲート配線１０２およびゲート電極１０２ａ、１０２ｂを覆うようにゲート絶縁膜１０３が設けられている。ゲート絶縁膜１０３は下層の絶縁膜１０３ａと上層の絶縁膜１０３ｂとの二層からなる。ゲート絶縁膜１０３上には、チャネルとなる所定形状のシリコン薄膜１０４がゲート電極１０２ａ、１０２ｂに跨がって設けられている。このシリコン薄膜１０４には、ゲート電極１０２ａ、１０２ｂの上方の部分のチャネル部１０４ａ、１０４ｂを除いて不純物がドープされており、シリコン薄膜１０４の一端部側の不純物ドープ領域がソース領域１０５、他端部側の不純物ドープ領域がドレイン領域１０６を形成している。符号１０４ｃは不純物ドープ領域を示す。ゲート電極１０２ａ、１０２ｂとゲート絶縁膜１０３とソース領域１０５およびドレイン領域１０６とにより、二つの薄膜トランジスタが電気的に直列接続された構造（またはデュアルゲート構造）の画素駆動用のスイッチング回路の薄膜トランジスタＴ´が構成されている。図１９にこの薄膜トランジスタＴ´の部分の平面図を示す。図１９に示すように、薄膜トランジスタＴ´のチャネルとなるシリコン薄膜１０４はチャネル長方向に一定の幅ｗ1 を有する。
シリコン薄膜１０４を覆うように層間絶縁膜１０７、１０８が設けられている。ソース領域１０５の上方の部分の層間絶縁膜１０７、１０８にはコンタクトホール１０９が設けられている。また、ドレイン領域１０６の上方の部分の層間絶縁膜１０７、１０８にはコンタクトホール１１０が設けられている。コンタクトホール１０９を通じてデータライン１１１がソース領域１０５にコンタクトしている。また、コンタクトホール１１０を通じて引き出し電極１１２がドレイン領域１０６にコンタクトしている。データライン１１１および引き出し電極１１２上にはバリアメタル膜１１３が設けられている。データライン１１１および引き出し電極１１２を覆うように層間絶縁膜１１４が設けられている。引き出し電極１１２の上方の部分の層間絶縁膜１１４にはコンタクトホール１１４ａが設けられている。この層間絶縁膜１１４の表面はコンタクトホール１１４ａの部分を除いて平坦化されており、この平坦化された表面に共通電極１１５が設けられている。この共通電極１１５は引き出し電極１１２の上方の部分にコンタクトホール１１４ａよりも大きい開口部１１５ａを有する。この共通電極１１５を覆うように層間絶縁膜１１６が設けられている。引き出し電極１１２の上方の部分の層間絶縁膜１１６にはコンタクトホール１１６ａが設けられている。層間絶縁膜１１６上に画素電極１１７が設けられている。画素電極１１７はコンタクトホール１１６ａを通じてバリアメタル膜１１３および引き出し電極１１２と接続され、この引き出し電極１１２を介して薄膜トランジスタＴ´のドレイン領域１０６と接続されている。この画素電極１１７と共通電極１１５との間に層間絶縁膜１１６を挟んだ構造により保持用容量素子Ｃ´が構成されている。画素電極１１７はスリット状の開口部１１７ａを有する。画素電極１１７と共通電極１１５との間に電圧が印加されたときに開口部１１７ａにおいて画素電極１１７と共通電極１１５との間に発生する電界により液晶（図示せず）が駆動される。
一方、対向基板２００においては、透明ガラス基板２０１上にカラーフィルター２０２、２０３が、それらの一部が重なり合うように設けられている。これらのカラーフィルター２０２、２０３上に平坦化層２０４が設けられている。スペーサ３００はこの平坦化層２０４の平坦な表面に設けられている。
上述の液晶表示装置において、画素駆動用の薄膜トランジスタＴ´は、画素電位を書き込むことができるだけの十分に高いオン（ＯＮ）電流特性を備えている必要があり、かつ、書き込んだ電位が保持されるように十分に抑えられたオフ（ＯＦＦ）電流特性を備えている必要がある。しかしながら、液晶表示装置の高精細化および光学規格の要求特性向上によりバックライトの高輝度化が進み、バックライトから極めて強度が高い入射光が薄膜トランジスタＴ´を照射するようになった。このため、薄膜トランジスタＴ´の光リーク電流が増大し、ＯＦＦ電流特性を悪化させ、液晶表示装置のコントラスト低下、フリッカ、スジ状のムラによる画質不良が生じてしまう。薄膜トランジスタＴ´は、光に対して敏感なシリコン薄膜１０４を素子領域として用いているため、シリコン薄膜１０４のドレイン領域１０６の端部に光が照射された場合には、チャネル部に光励起によるキャリアが発生し、それによって薄膜トランジスタＴ´の光リークが起こり、ひいては液晶表示装置の画質の品位に悪影響を及ぼす。
従来、薄膜トランジスタＴ´の光リーク電流を低減させるには、図２０に示すように、チャネルとなるシリコン薄膜１０４の幅をチャネル長方向に均一に狭くして幅ｗ2 ＜ｗ1 としていた。
特開平５−１２１４３９号公報 特許第３５５１９５２号明細書
しかしながら、図２０に示すように、薄膜トランジスタＴ´の光リーク電流を低減させるために薄膜トランジスタＴ´のシリコン薄膜１０４の幅をチャネル長方向に均一に狭くする方法では、ＯＦＦ電流特性は抑制されるものの、ＯＮ電流特性も低下してしまうため、画素電位を書き込む能力において支障を来す場合があり、問題となっていた（特許文献１、２参照。）。
そこで、この発明が解決しようとする課題は、画素駆動用のスイッチング回路に用いる電界効果トランジスタのＯＦＦ電流特性の抑制およびＯＮ電流特性の向上を同時に図ることができ、スイッチング回路の高性能化により画質の向上を図ることができる表示装置を提供することである。
この発明が解決しようとする他の課題は、スイッチング回路を構成する電界効果トランジスタのＯＦＦ電流特性の抑制およびＯＮ電流特性の向上を同時に図ることができ、高性能化を図ることができるスイッチング回路を提供することである。
この発明が解決しようとするさらに他の課題は、ＯＦＦ電流特性の抑制およびＯＮ電流特性の向上を同時に図ることができ、高性能化を図ることができる電界効果トランジスタを提供することである。
上記課題を解決するために、この発明は、
一つまたは電気的に直列接続された複数の電界効果トランジスタを有するスイッチング回路を有し、
少なくとも一つの上記電界効果トランジスタのチャネルとなる半導体層のうちのゲート電極に重なるチャネル部の少なくとも一部の幅がチャネル長方向に連続的に変化し、
前記チャネル部のソース側の端部の幅よりも、前記チャネル部のドレイン側の端部の幅の方が小さい表示装置である。
また、この発明は、
一つまたは電気的に直列接続された複数の電界効果トランジスタを有し、
少なくとも一つの上記電界効果トランジスタのチャネルとなる半導体層のうちのゲート電極に重なるチャネル部の少なくとも一部の幅がチャネル長方向に連続的に変化し、
前記チャネル部のソース側の端部の幅よりも、前記チャネル部のドレイン側の端部の幅の方が小さいスイッチング回路である。
また、この発明は、
少なくとも一つの電界効果トランジスタのチャネルとなる半導体層のうちのゲート電極に重なるチャネル部の少なくとも一部の幅がチャネル長方向に連続的に変化し、
前記チャネル部のソース側の端部の幅よりも、前記チャネル部のドレイン側の端部の幅の方が小さい、一つまたは電気的に直列接続された複数の電界効果トランジスタである。
上記の各発明においては、少なくとも一つの電界効果トランジスタの半導体層の幅がドレイン側とソース側とで互いに異なることもあるし、少なくとも一つの電界効果トランジスタの半導体層の幅がドレイン側とソース側とで互いに等しく、チャネル長方向の中間の領域においてより大きいこともある。ここで、ドレイン側とは、関係する電界効果トランジスタにおいて動作時に高電界が印加される方の端子側を意味し、ソース側とは、関係する電界効果トランジスタにおいて動作時に低電界が印加される方の端子側を意味する。少なくとも一つの電界効果トランジスタの半導体層の幅がドレイン側とソース側とで互いに異なる場合の典型的な例では、少なくとも一つの電界効果トランジスタの半導体層の幅がソース側よりもドレイン側の方が小さい。また、複数の電界効果トランジスタのうちのソース側の末端の電界効果トランジスタの半導体層の幅がソース側よりもドレイン側の方が小さい。あるいは、複数の電界効果トランジスタのうちのドレイン側の末端の電界効果トランジスタの半導体層の幅がソース側よりもドレイン側の方が小さい。複数の電界効果トランジスタのうちの少なくとも一つの電界効果トランジスタのチャネル長がその他の電界効果トランジスタのチャネル長と異なる場合もある。電界効果トランジスタにおいては、ゲート絶縁膜を介して半導体層にゲート電極が設けられ、このゲート電極に印加される電圧を変化させることにより、半導体層に設けられたソース領域−ドレイン領域間を流れる電流を制御する。電界効果トランジスタの半導体層は、光感度を有する半導体層であれば基本的にはどのようなものであってもよいが、最も典型的にはシリコン層である。表示装置は、例えば液晶表示装置や有機ＥＬ表示装置などであるが、これらに限定されるものではない。また、液晶表示装置はＩＰＳまたはＦＦＳモード以外のものであってもよい。
上述のように構成されたこの発明においては、例えば、少なくとも一つの電界効果トランジスタのチャネルとなる半導体層の幅をドレイン側で狭くすることにより、光照射時のリーク電流、すなわちＯＦＦ電流の上昇を抑制することができ、かつ、ソース側はドレイン側よりも幅を大きくすることにより、ＯＮ電流を向上させることができる。
この発明によれば、画素駆動用のスイッチング回路に用いる電界効果トランジスタのＯＦＦ電流特性の抑制およびＯＮ電流特性の向上を同時に図ることができ、スイッチング回路の高性能化により表示装置の画質の向上を図ることができる。
また、電界効果トランジスタのＯＦＦ電流特性の抑制およびＯＮ電流特性の向上を同時に図ることができ、スイッチング回路の高性能化を図ることができる。
また、電界効果トランジスタのＯＦＦ電流特性の抑制およびＯＮ電流特性の向上を同時に図ることができる。
この発明の第１の実施の形態による液晶表示装置を示す断面図である。 この発明の第１の実施の形態による液晶表示装置を示す平面図である。 この発明の第１の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第２の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第３の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第４の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第５の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第６の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第７の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第８の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第９の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第１０の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第１１の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第１２の実施の形態による液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 この発明の第１３の実施の形態による液晶表示装置を示す断面図である。 この発明の第１３の実施の形態による液晶表示装置を示す平面図である。 従来の液晶表示装置を示す断面図である。 従来の液晶表示装置を示す平面図である。 図１７および図１８に示す従来の液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。 図１７および図１８に示す従来の液晶表示装置の画素駆動用の薄膜トランジスタ部の平面図である。
以下、発明を実施するための形態（以下「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（液晶表示装置）
２．第２の実施の形態（液晶表示装置）
３．第３の実施の形態（液晶表示装置）
４．第４の実施の形態（液晶表示装置）
５．第５の実施の形態（液晶表示装置）
６．第６の実施の形態（液晶表示装置）
７．第７の実施の形態（液晶表示装置）
８．第８の実施の形態（液晶表示装置）
９．第９の実施の形態（液晶表示装置）
１０．第１０の実施の形態（液晶表示装置）
１１．第１１の実施の形態（液晶表示装置）
１２．第１２の実施の形態（液晶表示装置）
１３．第１３の実施の形態（液晶表示装置）
〈１．第１の実施の形態〉
［液晶表示装置］
図１および図２は第１の実施の形態による液晶表示装置を示す。この液晶表示装置はＩＰＳモードまたはＦＦＳモードのアクティブ・マトリクス駆動の液晶表示装置である。ここで、図１は液晶表示装置の断面図、図２は液晶表示装置の平面図である。
図１および図２に示すように、この液晶表示装置においては、ＴＦＴ基板１０と対向基板３０とが間に液晶（図示せず）を挟んで互いに対向して設けられており、それらの間の距離が対向基板３０に設けられたスペーサ４０により規定されている。
ＴＦＴ基板１０においては、透明ガラス基板などの透明基板１１上にゲート配線１２およびこのゲート配線１２から分岐したゲート電極１２ａ、１２ｂが設けられている。これらのゲート配線１２およびゲート電極１２ａ、１２ｂは、例えば、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）などの金属からなるが、これに限定されるものではない。これらのゲート配線１２およびゲート電極１２ａ、１２ｂを覆うようにゲート絶縁膜１３が設けられている。ゲート絶縁膜１３は下層の絶縁膜１３ａと上層の絶縁膜１３ｂとの二層からなる。下層の絶縁膜１３ａとしては例えば窒化シリコン膜（ＳｉＮ膜）などが用いられ、上層の絶縁膜１３ｂとしては例えば二酸化シリコン膜（ＳｉＯ2 膜）などが用いられるが、これに限定されるものではない。ゲート絶縁膜１３上には、所定形状の半導体薄膜１４がゲート電極１２ａ、１２ｂに跨がって設けられている。半導体薄膜１４は典型的にはシリコン薄膜、例えば多結晶シリコン薄膜やアモルファスシリコン薄膜などであるが、これに限定されるものではない。この半導体薄膜１４には、ゲート電極１２ａ、１２ｂの上方の部分のチャネル部１４ａ、１４ｂを除いて不純物がドープされており、半導体薄膜１４の一端部側の不純物ドープ領域がソース領域１５、他端部側の不純物ドープ領域がドレイン領域１６を形成している。符号１４ｃは不純物ドープ領域を示す。ゲート電極１２ａ、１２ｂとゲート絶縁膜１３とソース領域１５、ドレイン領域１６およびチャネル部１４ａ、１４ｂが形成された半導体薄膜１４とにより、二つの薄膜トランジスタが電気的に直列接続された構造（またはデュアルゲート構造）の画素駆動用のスイッチング回路の薄膜トランジスタＴが構成されている。この薄膜トランジスタＴは、ゲート電極１２ａ、１２ｂが半導体薄膜１４の下側に設けられているボトムゲート構造を有する。薄膜トランジスタＴがｎチャネルの場合、ソース領域１５およびドレイン領域１６の不純物としては例えばリン（Ｐ）やヒ素（Ａｓ）などのｎ型不純物が用いられる。また、薄膜トランジスタＴがｐチャネルの場合、ソース領域１５およびドレイン領域１６の不純物としては例えばホウ素（Ｂ）などのｐ型不純物が用いられる。
半導体薄膜１４を覆うように層間絶縁膜１７、１８が設けられている。層間絶縁膜１７としては例えばＳｉＮ膜などが用いられ、層間絶縁膜１８としては例えばＳｉＯ2 膜などが用いられるが、これに限定されるものではない。ソース領域１５の上方の部分の層間絶縁膜１７、１８にはコンタクトホール１９が設けられている。また、ドレイン領域１６の上方の部分の層間絶縁膜１７、１８にはコンタクトホール２０が設けられている。コンタクトホール１９を通じてデータライン２１がソース領域１５にコンタクトしている。また、コンタクトホール２０を通じて引き出し電極２２がドレイン領域１６にコンタクトしている。データライン２１および引き出し電極２２は、例えば、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｗ、Ｔｉなどの金属からなるが、これに限定されるものではない。データライン２１および引き出し電極２２の上にはバリアメタル膜２３が設けられている。データライン２１および引き出し電極２２を覆うように層間絶縁膜２４が設けられている。この層間絶縁膜２４としては、例えば感光性のアクリル樹脂などが用いられるが、これに限定されるものではない。引き出し電極２２の上方の部分の層間絶縁膜２４にはコンタクトホール２４ａが設けられている。この層間絶縁膜２４の表面はコンタクトホール２４ａの部分を除いて平坦化されており、この平坦化された表面に共通電極２５が設けられている。この共通電極２５は、例えば、インジウム−スズ酸化物（ＩＴＯ）などの透明導電材料からなる。この共通電極２５は引き出し電極２２の上方の部分にコンタクトホール２４ａよりも大きい開口部２５ａを有する。この共通電極２５を覆うように層間絶縁膜２６が設けられている。この層間絶縁膜２６としては例えばＳｉＯ2 膜などが用いられるが、これに限定されるものではない。引き出し電極２２の上方の部分の層間絶縁膜２６にはコンタクトホール２６ａが設けられている。この層間絶縁膜２６としては例えばＳｉＯ2 膜やＳｉＮ膜などが用いられるが、これに限定されるものではない。この層間絶縁膜２６上に画素電極２７が設けられている。この画素電極２７は、例えば、ＩＴＯなどの透明導電材料からなる。画素電極２７はコンタクトホール２６ａを通じてバリアメタル膜２３および引き出し電極２２とコンタクトし、この引き出し電極２２を介して薄膜トランジスタＴのドレイン領域１６と接続されている。この画素電極２７と共通電極２５との間に層間絶縁膜２６を挟んだ構造により、保持用容量素子Ｃが構成されている。画素電極２７はスリット状の開口部２７ａを有する。画素電極２７と共通電極２５との間に電圧が印加されたときに開口部２７ａにおいて画素電極２７と共通電極２５との間に発生する電界により液晶（図示せず）が駆動される。
一方、対向基板３０においては、透明ガラス基板などの透明基板３１上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルター（図１においては二つのカラーフィルター３２、３３のみ示す）が、それらの一部が重なり合うように設けられている。これらのカラーフィルター３２、３３上に平坦化層３４が設けられている。スペーサ４０はこの平坦化層３４の平坦な表面に設けられている。
この液晶表示装置における薄膜トランジスタＴの部分の平面図を図３に示す。図３に示すように、この場合、薄膜トランジスタＴのチャネルとなる半導体薄膜１４の幅はチャネル長方向に変化している。すなわち、半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ1 にわたってＷ1 、長さＬ2 にわたってＷ1 より小さいＷ2 、長さＬ3 にわたってＷ2 より大きいＷ3 、長さＬ4 にわたってＷ3 からＷ4 に直線的に減少し、長さＬ5 にわたってＷ4 、長さＬ6 にわたってＷ4 より大きいＷ5 、長さＬ7 にわたってＷ5 からＷ6 に直線的に減少し、長さＬ8 にわたってＷ6 、長さＬ9 にわたってドレイン領域１６側の末端までＷ6 より大きいＷ7 というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の幅Ｗ3 からＷ4 に直線的に減少し、他の部分は一定の幅Ｗ4 を有する。同様に、半導体薄膜１４のうちのゲート電極１２ｂとほぼ重なるチャネル部１４ｂにおいては、ソース領域１５側の幅Ｗ5 からＷ6 に直線的に減少し、他の部分は一定の幅Ｗ6 を有する。Ｗ1 〜Ｗ7 、Ｌ1 〜Ｌ9 は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ4 、Ｗ6 が０．５〜３．５μｍであるとき、Ｗ3 、Ｗ5 は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ4 、Ｗ6 ＝２．０μｍであるとき、Ｗ3 、Ｗ5 ＝６．０μｍである。Ｗ4 とＷ6 とは互いに異なってもよく、例えば図３において一点鎖線で示すようにＷ4 ＜Ｗ6 としてもよい。また、Ｗ3 とＷ5 も互いに異なってもよい。また、例えば、Ｗ1 は３．０〜１５．０μｍ、Ｗ2 は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ1 ＝８．０μｍ、Ｗ2 ＝２．０μｍである。
次に、この液晶表示装置の製造方法について説明する。
まず、図１および図２に示すように、例えば透明ガラス基板のような透明基板１１上に例えばスパッタリング法によりＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｗ、Ｔｉなどの金属からなる金属膜を成膜する。次に、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングしてゲート配線１２およびゲート電極１２ａ、１２ｂを形成する。次に、例えばプラズマＣＶＤ法により、ゲート配線１２およびゲート電極１２ａ、１２ｂを覆うように全面に例えばＳｉＮ膜のような絶縁膜１３ａおよび例えばＳｉＯ2 膜のような絶縁膜１３ｂを順次成膜してゲート絶縁膜１３を形成する。次に、例えばプラズマＣＶＤ法によりゲート絶縁膜１３上にアモルファスシリコン薄膜を成膜する。次に、このアモルファスシリコン薄膜をエキシマーレーザや半導体レーザなどによるレーザアニールやランプアニールなどにより結晶化する。こうして、多結晶シリコン薄膜からなる半導体薄膜１４を形成する。次に、この半導体薄膜１４上にフォトリソグラフィーにより所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして半導体薄膜１４の所定部分にイオン注入などにより不純物をドーピングする。次に、レジストパターンを除去した後、フォトリソグラフィーおよびエッチングにより半導体薄膜１４を図３に示す形状にパターニングする。
次に、例えばプラズマＣＶＤ法により半導体薄膜１４を覆うように全面に層間絶縁膜１７、１８を順次成膜する。次に、フォトリソグラフィーおよびエッチングにより層間絶縁膜１７、１８の所定部分をエッチング除去してコンタクトホール１９、２０を形成する。次に、例えばスパッタリング法により全面にＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｗ、Ｔｉなどの金属からなる金属膜およびバリアメタル膜を順次成膜する。次に、フォトリソグラフィーおよびエッチングによりこれらの金属膜およびバリアメタル膜をパターンニングして最上部にバリアメタル膜２３を有するデータライン２１および引き出し電極２２を形成する。
次に、例えばプラズマＣＶＤ法によりデータライン２１および引き出し電極２２を覆うように全面に例えば感光性のアクリル樹脂を塗布する。次に、フォトリソグラフィーによりこのアクリル樹脂の露光および現像を行う。この現像によって、露光された部分のアクリル樹脂が除去される。こうして、コンタクトホール２４ａを有し、このコンタクトホール２４ａの部分を除いて表面が平坦な層間絶縁膜２４が形成される。次に、例えばスパッタリング法により層間絶縁膜２４上に例えばＩＴＯ膜を成膜する。次に、フォトリソグラフィーおよびエッチングによりこのＩＴＯ膜をパターンニングして共通電極２５を形成する。次に、例えばプラズマＣＶＤ法により共通電極２５を覆うように全面に層間絶縁膜２６を成膜する。次に、フォトリソグラフィーおよびエッチングによりこの層間絶縁膜２６の所定部分をエッチング除去してコンタクトホール２６ａを形成する。次に、例えばスパッタリング法により層間絶縁膜２６上に例えばＩＴＯ膜を成膜する。次に、フォトリソグラフィーおよびエッチングによりこのＩＴＯ膜をパターンニングして画素電極２７を形成する。
一方、例えば透明ガラス基板のような透明基板３１上に赤、緑、青のカラーフィルター３２、３３などを形成する。具体的には、例えば赤のカラーフィルターを形成するためには、例えばネガ型レジストからなる赤のカラーレジストを塗布した後、赤のカラーフィルターを形成すべき部分にレジストパターンが残るようにフォトリソグラフィーにより露光および現像を行う。同様にして、緑のカラーフィルターおよび青のカラーフィルターを形成することができる。次に、各カラーフィルターの重なり部に形成される凹凸を平坦化するために平坦化層３４を形成する。次に、平坦化層３４上にスペーサ４０を形成する。このスペーサ４０を形成するためには、例えばポジ型レジストを塗布した後、フォトリソグラフィーによりこのポジ型レジストの露光および現像を行う。
以上のようにしてＴＦＴ基板１０および対向基板３０を形成した後、これらのＴＦＴ基板１０および対向基板３０同士を張り合わせ、それらの間の空間に液晶（図示せず）を注入した後、これらのＴＦＴ基板１０および対向基板３０の周囲を封止材（図示せず）によってシールする。
以上のようにして目的とする液晶表示装置が製造される。
この第１の実施の形態によれば、次のような種々の利点を得ることができる。すなわち、薄膜トランジスタＴのチャネル部１４ａ、１４ｂにおける半導体薄膜１４の幅（チャネル幅）をソース領域１５側よりもドレイン領域１６側が小さくなるようにしているので、光照射時のリーク電流、すなわちＯＦＦ電流の上昇を抑制することができる。しかも、ソース領域１５側の半導体薄膜１４の幅はドレイン領域１６側の半導体薄膜１４の幅よりも大きいため、このソース領域１５側の半導体薄膜１４の幅を十分に大きくすることによりＯＮ電流を向上させることができる。すなわち、この第１の実施の形態によれば、薄膜トランジスタＴのＯＦＦ電流の抑制およびＯＮ電流の向上を同時に達成することができる。また、半導体薄膜１４の幅はチャネル長方向に連続的に変化していることにより、この半導体薄膜１４をフォトリソグラフィーおよびエッチングにより形成する場合に、 レジストパターンの形成およびエッチングを良好に行うことができる。このため、レジストパターンの形成時および半導体薄膜１４のエッチング時に残渣の発生を防止することができるとともに、隣接する半導体薄膜１４のパターンとの間の距離を設計通りの距離に保つことができるため、半導体薄膜１４同士のショート不良が発生するリスクの低減を図ることができ、ひいては液晶表示装置の歩留まりの向上を図ることができる。また、半導体薄膜１４の幅がチャネル長方向に連続的に変化していることにより、半導体薄膜１４の幅を非連続的に変化させた場合のように、非連続部分で電界集中が生じ、この部分でのジュール熱による発熱やホットキャリアによるダメージが発生する問題がなくなる。すなわち、半導体薄膜１４における電界集中を緩和することができるので、薄膜トランジスタＴの劣化を防止することができ、薄膜トランジスタＴの長寿命化を図ることができ、ひいては液晶表示装置の長寿命化を図ることができる。
〈２．第２の実施の形態〉
［液晶表示装置］
この第２の実施の形態においては、薄膜トランジスタＴの半導体薄膜１４のパターンが第１の実施の形態と異なる。具体的には、図４に示すように、半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ10にわたってＷ8 、長さＬ11にわたってＷ8 より小さいＷ9 、長さＬ12にわたってＷ9 からＷ10に直線的に増加し、長さＬ13にわたってＷ10、長さＬ14にわたってＷ10からＷ11に直線的に減少し、長さＬ15にわたってＷ11、長さＬ16にわたってドレイン領域１６側の末端までＷ11より大きいＷ12というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分は一定の幅Ｗ9 を有し、他の部分の幅はＷ9 からＷ10に直線的に増加する。また、半導体薄膜１４のうちのゲート電極１２ｂとほぼ重なるチャネル部１４ｂにおいては、ソース領域１５側の幅Ｗ10からＷ11に直線的に減少し、他の部分は一定の幅Ｗ11を有する。Ｗ8 〜Ｗ12、Ｌ10〜Ｌ16は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ9 、Ｗ11が０．５〜３．５μｍであるとき、Ｗ10は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ9 、Ｗ11＝２．０μｍであるとき、Ｗ10＝６．０μｍである。Ｗ9 とＷ11とは互いに異なってもよい。また、例えば、Ｗ8 は３．０〜１５．０μｍ、Ｗ9 は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ8 ＝８．０μｍ、Ｗ9 ＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第２の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈３．第３の実施の形態〉
［液晶表示装置］
この第３の実施の形態においては、薄膜トランジスタＴが電気的に直列接続された三つの薄膜トランジスタからなることが第１の実施の形態と異なる。具体的には、図５に示すように、半導体薄膜１４は三つのゲート電極１２ａ、１２ｂ、１２ｃに跨がって設けられている。符号１４ｄは不純物ドープ領域１４ｃと同様な不純物ドープ領域を示す。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ17にわたってＷ13、長さＬ18にわたってＷ13より小さいＷ14、長さＬ19にわたってＷ14より大きいＷ15、長さＬ20にわたってＷ15からＷ16に直線的に減少し、長さＬ21にわたってＷ16、長さＬ22にわたってＷ16より大きいＷ17、長さＬ23にわたってＷ17からＷ18に直線的に減少し、長さＬ24にわたってＷ18、長さＬ25にわたってＷ18より大きいＷ19、長さＬ26にわたってＷ19からＷ20に直線的に減少し、長さＬ27にわたってＷ20、長さＬ28にわたってドレイン領域１６側の末端までＷ20より大きいＷ21というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分の幅はＷ15からＷ16に直線的に減少し、他の部分は一定の幅Ｗ16を有する。同様に、半導体薄膜１４のうちのゲート電極１２ｂとほぼ重なるチャネル部１４ｂにおいては、ソース領域１５側の部分の幅はＷ17からＷ18に直線的に減少し、他の部分は一定の幅Ｗ18を有する。同様に、半導体薄膜１４のうちのゲート電極１２ｃとほぼ重なるチャネル部１４ｅにおいては、ソース領域１５側の部分の幅はＷ19からＷ20に直線的に減少し、他の部分は一定の幅Ｗ20を有する。Ｗ13〜Ｗ21、Ｌ17〜Ｌ28は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ16、Ｗ18、Ｗ20が０．５〜３．５μｍであるとき、Ｗ15、Ｗ17、Ｗ19は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ16、Ｗ18、Ｗ20＝２．０μｍであるとき、Ｗ15、Ｗ17、Ｗ19＝６．０μｍである。Ｗ16、Ｗ18、Ｗ20は互いに異なってもよい。また、Ｗ15、Ｗ17、Ｗ19も互いに異なってもよい。また、例えば、Ｗ13は３．０〜１５．０μｍ、Ｗ14は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ13＝８．０μｍ、Ｗ14＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第３の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈４．第４の実施の形態〉
［液晶表示装置］
この第４の実施の形態においては、薄膜トランジスタＴが電気的に直列接続された三つの薄膜トランジスタからなることが第１の実施の形態と異なる。具体的には、図６に示すように、半導体薄膜１４は三つのゲート電極１２ａ、１２ｂ、１２ｃに跨がって設けられている。符号１４ｄは不純物ドープ領域１４ｃと同様な不純物ドープ領域を示す。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ29にわたってＷ22、長さＬ30にわたってＷ22より小さいＷ23、長さＬ31にわたってＷ23からＷ24に直線的に増加し、長さＬ32にわたってＷ24、長さＬ33にわたってＷ24からＷ25に直線的に減少し、長さＬ34にわたってＷ25、長さＬ35にわたってＷ25より大きいＷ26というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分の幅はＷ23からＷ24に直線的に増加し、他の部分は一定の幅Ｗ24を有する。また、半導体薄膜１４のうちのゲート電極１２ｂとほぼ重なるチャネル部１４ｂにおいては、半導体薄膜１４は一定の幅Ｗ24を有する。また、半導体薄膜１４のうちのゲート電極１２ｃとほぼ重なるチャネル部１４ｅにおいては、ソース領域１５側の部分の幅はＷ24からＷ25に直線的に減少し、他の部分は一定の幅Ｗ25を有する。Ｗ22〜Ｗ26、Ｌ29〜Ｌ35は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ23、Ｗ25が０．５〜３．５μｍであるとき、Ｗ24は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ23、Ｗ25＝２．０μｍであるとき、Ｗ24＝６．０μｍである。Ｗ23、Ｗ25は互いに異なってもよい。また、例えば、Ｗ22は３．０〜１５．０μｍ、Ｗ23は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ22＝８．０μｍ、Ｗ23＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第４の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈５．第５の実施の形態〉
［液晶表示装置］
この第５の実施の形態においては、薄膜トランジスタＴのゲート電極１２ａ、１２ｂのチャネル長方向の幅が互いに異なること、および、半導体薄膜１４のパターンが第１の実施の形態と異なる。すなわち、図７に示すように、この場合、ゲート電極１２ａのチャネル長方向の幅よりもゲート電極１２ｂのチャネル長方向の幅の方が大きい。また、半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ36にわたってＷ27、長さＬ37にわたってＷ27より小さいＷ28、長さＬ38にわたってＷ28より大きいＷ29、長さＬ39にわたってＷ29からＷ30に直線的に減少し、長さＬ40にわたってＷ30、長さＬ41にわたってＷ30より大きいＷ31、長さＬ42にわたってＷ31からＷ32に直線的に減少し、長さＬ43にわたってＷ32、長さＬ44にわたってドレイン領域１６側の末端までＷ32より大きいＷ33というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の幅Ｗ29からＷ30に直線的に減少し、他の部分は一定の幅Ｗ30を有する。同様に、半導体薄膜１４のうちのゲート電極１２ｂとほぼ重なるチャネル部１４ｂにおいては、ソース領域１５側の幅Ｗ31からＷ32に直線的に減少し、他の部分は一定の幅Ｗ32を有する。Ｗ27〜Ｗ33、Ｌ36〜Ｌ44は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ30、Ｗ32が０．５〜３．５μｍであるとき、Ｗ29、Ｗ31は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ30、Ｗ32＝２．０μｍであるとき、Ｗ29、Ｗ31＝６．０μｍである。Ｗ30とＷ32とは互いに異なってもよい。Ｗ29、Ｗ31も互いに異なってもよい。また、例えば、Ｗ27は３．０〜１５．０μｍ、Ｗ28は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ27＝８．０μｍ、Ｗ28＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第５の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈６．第６の実施の形態〉
［液晶表示装置］
この第６の実施の形態においては、薄膜トランジスタＴのゲート電極１２ａ、１２ｂのチャネル長方向の幅が互いに異なること、および、半導体薄膜１４のパターンが第１の実施の形態と異なる。すなわち、図８に示すように、この場合、ゲート電極１２ａのチャネル長方向の幅よりもゲート電極１２ｂのチャネル長方向の幅の方が大きい。そして、半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ45にわたってＷ34、長さＬ46にわたってＷ34より小さいＷ35、長さＬ47にわたってＷ35からＷ36に直線的に増加し、長さＬ48にわたってＷ36、長さＬ49にわたってＷ36からＷ37に直線的に減少し、長さＬ50にわたってＷ37、長さＬ51にわたってドレイン領域１６側の末端までＷ37より大きいＷ38というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分は一定の幅Ｗ35を有し、他の部分の幅はＷ35からＷ36に直線的に増加する。また、半導体薄膜１４のうちのゲート電極１２ｂとほぼ重なるチャネル部１４ｂにおいては、ソース領域１５側の部分は一定の幅Ｗ36を有し、この部分に隣接する部分の幅はＷ36からＷ37に直線的に減少し、他の部分は一定の幅Ｗ37を有する。Ｗ34〜Ｗ38、Ｌ45〜Ｌ51は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ35、Ｗ37が０．５〜３．５μｍであるとき、Ｗ36は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ35、Ｗ37＝２．０μｍであるとき、Ｗ36＝６．０μｍである。Ｗ35とＷ37とは互いに異なってもよい。また、例えば、Ｗ34は３．０〜１５．０μｍ、Ｗ35は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ34＝８．０μｍ、Ｗ35＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第６の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈７．第７の実施の形態〉
［液晶表示装置］
この第７の実施の形態においては、薄膜トランジスタＴが電気的に直列接続された三つの薄膜トランジスタからなること、薄膜トランジスタＴのゲート電極１２ａ、１２ｃとゲート電極１２ｂとのチャネル長方向の幅が互いに異なること、および、半導体薄膜１４のパターンが第１の実施の形態と異なる。すなわち、図９に示すように、この場合、ゲート電極１２ａ、１２ｃのチャネル長方向の幅よりもゲート電極１２ｂのチャネル長方向の幅の方が大きい。半導体薄膜１４は三つのゲート電極１２ａ、１２ｂ、１２ｃに跨がって設けられている。符号１４ｄは不純物ドープ領域１４ｃと同様な不純物ドープ領域を示す。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ52にわたってＷ39、長さＬ53にわたってＷ39より小さいＷ40、長さＬ54にわたってＷ40より大きいＷ41、長さＬ55にわたってＷ41からＷ42に直線的に減少し、長さＬ56にわたってＷ42、長さＬ57にわたってＷ42より大きいＷ43、長さＬ58にわたってＷ43からＷ44に直線的に減少し、長さＬ59にわたってＷ44、長さＬ60にわたってＷ44より大きいＷ45、長さＬ61にわたってＷ45からＷ46に直線的に減少し、長さＬ62にわたってＷ46、長さＬ63にわたってＷ46より大きいＷ47というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分の幅はＷ41からＷ42に直線的に減少し、他の部分は一定の幅Ｗ42を有する。また、半導体薄膜１４のうちのゲート電極１２ｂとほぼ重なるチャネル部１４ｂにおいては、ソース領域１５側の部分の幅はＷ43からＷ44に直線的に減少し、他の部分は一定の幅Ｗ44を有する。また、半導体薄膜１４のうちのゲート電極１２ｃとほぼ重なるチャネル部１４ｅにおいては、ソース領域１５側の部分の幅はＷ45からＷ46に直線的に減少し、他の部分は一定の幅Ｗ46を有する。Ｗ39〜Ｗ47、Ｌ52〜Ｌ63は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ42、Ｗ44、Ｗ46が０．５〜３．５μｍであるとき、Ｗ41、Ｗ43、Ｗ45は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ42、Ｗ44、Ｗ46＝２．０μｍであるとき、Ｗ41、Ｗ43、Ｗ45＝６．０μｍである。Ｗ42、Ｗ44、Ｗ46は互いに異なってもよい。また、Ｗ41、Ｗ43、Ｗ45も互いに異なってもよい。また、例えば、Ｗ39は３．０〜１５．０μｍ、Ｗ40は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ39＝８．０μｍ、Ｗ40＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第７の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈８．第８の実施の形態〉
［液晶表示装置］
第８の実施の形態においては、薄膜トランジスタＴが一つの薄膜トランジスタからなることが第１の実施の形態と異なる。すなわち、図１０に示すように、半導体薄膜１４は一つのゲート電極１２ａに跨がって設けられている。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ64にわたってＷ48、長さＬ65にわたってＷ48より小さいＷ49、長さＬ66にわたってＷ49より大きいＷ50、長さＬ67にわたってＷ50からＷ51に直線的に減少し、長さＬ68にわたってＷ51、長さＬ69にわたってＷ51より大きいＷ52というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分の幅はＷ50からＷ51に直線的に減少し、他の部分は一定の幅Ｗ51を有する。Ｗ48〜Ｗ52、Ｌ64〜Ｌ69は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ51が０．５〜３．５μｍであるとき、Ｗ50は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ51＝２．０μｍであるとき、Ｗ50＝６．０μｍである。また、例えば、Ｗ48は３．０〜１５．０μｍ、Ｗ49は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ48＝８．０μｍ、Ｗ49＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第８の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈９．第９の実施の形態〉
［液晶表示装置］
この第９の実施の形態においては、薄膜トランジスタＴが一つの薄膜トランジスタからなることが第１の実施の形態と異なる。すなわち、図１１に示すように、半導体薄膜１４は一つのゲート電極１２ａに跨がって設けられている。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ70にわたってＷ53、長さＬ71にわたってＷ53より小さいＷ54、長さＬ72にわたってＷ54より大きいＷ55、長さＬ73にわたってＷ55からＷ56に直線的に減少し、長さＬ74にわたってＷ56、長さＬ75にわたってＷ56より大きいＷ57というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分の幅はＷ55からＷ56に直線的に減少している。Ｗ53〜Ｗ57、Ｌ70〜Ｌ75は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ56が０．５〜３．５μｍであるとき、Ｗ55は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ56＝２．０μｍであるとき、Ｗ55＝６．０μｍである。また、例えば、Ｗ53は３．０〜１５．０μｍ、Ｗ54は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ53＝８．０μｍ、Ｗ54＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第９の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈１０．第１０の実施の形態〉
［液晶表示装置］
この第１０の実施の形態においては、薄膜トランジスタＴが一つの薄膜トランジスタからなることが第１の実施の形態と異なる。すなわち、図１２に示すように、半導体薄膜１４は一つのゲート電極１２ａに跨がって設けられている。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ76にわたってＷ58、長さＬ77にわたってＷ58より小さいＷ59、長さＬ78にわたってＷ59より大きいＷ60、長さＬ79にわたってＷ60からＷ61に直線的に減少し、長さＬ80にわたってＷ61、長さＬ81にわたってＷ61より大きいＷ62というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分の幅はＷ60からＷ61に直線的に減少し、他の部分は一定の幅Ｗ61を有する。また、この場合、半導体薄膜１４のうちの長さＬ77＋Ｌ78＋Ｌ79＋Ｌ80の部分の一辺はチャネル長方向になっている。Ｗ58〜Ｗ62、Ｌ76〜Ｌ81は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ61が０．５〜３．５μｍであるとき、Ｗ60は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ61＝２．０μｍであるとき、Ｗ60＝６．０μｍである。また、例えば、Ｗ58は３．０〜１５．０μｍ、Ｗ59は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ58＝８．０μｍ、Ｗ59＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第１０の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈１１．第１１の実施の形態〉
［液晶表示装置］
この第１１の実施の形態においては、薄膜トランジスタＴが一つの薄膜トランジスタからなることが第１の実施の形態と異なる。すなわち、図１３に示すように、半導体薄膜１４は一つのゲート電極１２ａに跨がって設けられている。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ82にわたってＷ63、長さＬ83にわたってＷ63より小さいＷ64、長さＬ84にわたってＷ64より大きいＷ65、長さＬ85にわたってＷ65からＷ66に直線的に減少し、長さＬ86にわたってＷ66、長さＬ87にわたってＷ66より大きいＷ67というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分の幅はＷ65からＷ66に直線的に減少している。また、この場合、半導体薄膜１４のうちの長さＬ83＋Ｌ84＋Ｌ85＋Ｌ86の部分の一辺はチャネル長方向に平行になっている。Ｗ63〜Ｗ67、Ｌ82〜Ｌ87は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ66が０．５〜３．５μｍであるとき、Ｗ65は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ66＝２．０μｍであるとき、Ｗ65＝６．０μｍである。また、例えば、Ｗ63は３．０〜１５．０μｍ、Ｗ64は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ63＝８．０μｍ、Ｗ64＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第１１の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈１２．第１２の実施の形態〉
［液晶表示装置］
この第１２の実施の形態においては、薄膜トランジスタＴが一つの薄膜トランジスタからなることが第１の実施の形態と異なる。すなわち、図１４に示すように、半導体薄膜１４は一つのゲート電極１２ａに跨がって設けられている。半導体薄膜１４の幅は、ソース領域１５側の末端から長さＬ88にわたってＷ68、長さＬ89にわたってＷ68より小さいＷ69、長さＬ90にわたってＷ69からＷ70に直線的に増加し、長さＬ91にわたってＷ70、長さＬ92にわたってＷ70からＷ71に直線的に減少し、長さＬ93にわたってＷ71、長さＬ94にわたってＷ71より大きいＷ72というように変化している。特に、この半導体薄膜１４のうちのゲート電極１２ａとほぼ重なるチャネル部１４ａにおいては、ソース領域１５側の部分は一定の幅Ｗ69を有し、これに隣接する部分の幅はＷ69からＷ70に直線的に増加し、中央部では一定の幅Ｗ70を有し、これに隣接する部分の幅はＷ70からＷ71に直線的に減少し、ドレイン領域１６側の部分は一定の幅Ｗ71を有する。Ｗ68〜Ｗ72、Ｌ88〜Ｌ94は薄膜トランジスタＴに要求される性能などに応じて適宜設計される。例えば、Ｗ69、Ｗ71が０．５〜３．５μｍであるとき、Ｗ70は３．５〜１０．５μｍに選ばれる。典型的な一例を挙げると、Ｗ69、Ｗ71＝２．０μｍであるとき、Ｗ70＝６．０μｍである。また、例えば、Ｗ68は３．０〜１５．０μｍ、Ｗ69は０．５〜１０．０μｍに選ばれる。典型的な一例を挙げると、Ｗ68＝８．０μｍ、Ｗ69＝２．０μｍである。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
また、この液晶表示装置の製造方法は第１の実施の形態による液晶表示装置の製造方法と同様である。
この第１２の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
〈１３．第１３の実施の形態〉
［液晶表示装置］
図１５および図１６は第１３の実施の形態による液晶表示装置を示す。この液晶表示装置はＩＰＳモードまたはＦＦＳモードのアクティブ・マトリクス駆動の液晶表示装置である。ここで、図１５は液晶表示装置の断面図、図１６は液晶表示装置の平面図である。
図１５および図１６に示すように、この液晶表示装置においては、ＴＦＴ基板１０と対向基板３０とが間に液晶（図示せず）を挟んで互いに対向して設けられており、それらの間の距離が対向基板３０に設けられたスペーサ４０により規定されている。
ＴＦＴ基板１０においては、透明ガラス基板などの透明基板１１上に例えばＳｉＮ膜２８ａおよびＳｉＯ2 膜２８ｂからなるパッシベーション膜２８が設けられている。このパッシベーション膜２８上に所定形状の半導体薄膜１４が設けられている。半導体薄膜１４は典型的にはシリコン薄膜、例えば多結晶シリコン薄膜やアモルファスシリコン薄膜などであるが、これに限定されるものではない。半導体薄膜１４上にゲート絶縁膜１３が設けられている。ゲート絶縁膜１３は下層の絶縁膜１３ｂと上層の絶縁膜１３ａとの二層からなる。上層の絶縁膜１３ａとしては例えばＳｉＮ膜などが用いられ、下層の絶縁膜１３ｂとしては例えばＳｉＯ2 膜などが用いられるが、これに限定されるものではない。ゲート絶縁膜１３上にゲート配線１２およびゲート電極１２ａ、１２ｂ、１２ｃが設けられている。これらのゲート配線１２およびゲート電極１２ａ、１２ｂ、１２ｃは、例えば、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ｗ、Ｔｉなどの金属からなるが、これに限定されるものではない。半導体薄膜１４には、ゲート電極１２ａ、１２ｂ、１２ｃの下方の部分のチャネル部１４ａ、１４ｂ、１４ｅを除いて不純物がドープされており、半導体薄膜１４の一端部側の不純物ドープ領域がソース領域１５、他端部側の不純物ドープ領域がドレイン領域１６を形成している。符号１４ｃ、１４ｄは不純物ドープ領域を示す。ゲート電極１２ａ、１２ｂ、１２ｃの側壁の下方の部分のソース領域１５、不純物ドープ領域１４ｃ、１４ｄおよびドレイン領域１６には低不純物濃度領域１４ｆが形成されている。そして、ゲート電極１２ａ、１２ｂ、１２ｃとゲート絶縁膜１３とソース領域１５、ドレイン領域１６およびチャネル部１４ａ、１４ｂ、１４ｅが形成された半導体薄膜１４とにより、三つの薄膜トランジスタが電気的に直列接続された構造の画素駆動用のスイッチング回路の薄膜トランジスタＴが構成されている。この薄膜トランジスタＴは第３の実施の形態による液晶表示装置の薄膜トランジスタＴと同様な構成を有し、ほぼ図５に示すような平面形状を有する。この薄膜トランジスタＴは、ゲート電極１２ａ、１２ｂ、１２ｃが半導体薄膜１４の上側に設けられているトップゲート構造を有する。また、この薄膜トランジスタＴは、ゲート電極１２ａ、１２ｂ、１２ｃの側壁の下方の部分のソース領域１５、不純物ドープ領域１４ｃ、１４ｄおよびドレイン領域１６に低不純物濃度領域１４ｆが形成されたＬＤＤ（Lightly doped drain)構造を有する。薄膜トランジスタＴがｎチャネルの場合、ソース領域１５およびドレイン領域１６の不純物としては例えばＰやＡｓなどのｎ型不純物が用いられる。一般的には、ソース領域１５、不純物ドープ領域１４ｃ、１４ｄおよびドレイン領域１６形成用のｎ型不純物としてＡｓが用いられ、低不純物濃度領域１４ｆ形成用のｎ型不純物としてＰが用いられる。また、薄膜トランジスタＴがｐチャネルの場合、ソース領域１５およびドレイン領域１６の不純物としては例えばＢなどのｐ型不純物が用いられる。
ゲート配線１２およびゲート電極１２ａ、１２ｂ、１２ｃを覆うように層間絶縁膜１７、１８が設けられている。層間絶縁膜１７としては例えばＳｉＮ膜などが用いられ、層間絶縁膜１８としては例えばＳｉＯ2 膜などが用いられるが、これに限定されるものではない。ソース領域１５の上方の部分のゲート絶縁膜１３および層間絶縁膜１７、１８にはコンタクトホール１９が設けられている。また、ドレイン領域１６の上方の部分のゲート絶縁膜１３および層間絶縁膜１７、１８にはコンタクトホール２０が設けられている。コンタクトホール１９を通じてデータライン２１がソース領域１５にコンタクトしている。また、コンタクトホール２０を通じて引き出し電極２２がドレイン領域１６にコンタクトしている。
この液晶表示装置の上記以外の構成は第１の実施の形態による液晶表示装置と同様である。
次に、この液晶表示装置の製造方法について説明する。
まず、図１５および図１６に示すように、例えば透明ガラス基板のような透明基板１１上に例えばプラズマＣＶＤ法により例えばＳｉＮ膜２８ａおよびＳｉＯ2 膜２８ｂを順次成膜してパッシベーション膜２８を形成する。次に、例えばプラズマＣＶＤ法によりパッシベーション膜２８上にアモルファスシリコン薄膜を成膜する。次に、このアモルファスシリコン薄膜をエキシマーレーザや半導体レーザなどによるレーザアニールやランプアニールなどにより結晶化する。こうして、多結晶シリコン薄膜からなる半導体薄膜１４を形成する。次に、フォトリソグラフィーおよびエッチングにより半導体薄膜１４を図５に示す形状にパターニングする。次に、例えばプラズマＣＶＤ法により、半導体薄膜１４を覆うように全面に例えばＳｉＯ2 膜のような絶縁膜１３ｂおよび例えばＳｉＮ膜のような絶縁膜１３ａを順次成膜してゲート絶縁膜１３を形成する。次に、例えばスパッタリング法により全面にＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｗ、Ｔｉなどの金属からなる金属膜を成膜する。次に、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングしてゲート配線１２およびゲート電極１２ａ、１２ｂ、１２ｃを形成する。次に、従来公知のＬＤＤ構造のトランジスタの製造方法と同様にして、イオン注入などにより半導体薄膜１４にソース領域１５、不純物ドープ領域１４ｃ、１４ｄ、ドレイン領域１６および低不純物濃度領域１４ｆを形成する。
次に、例えばプラズマＣＶＤ法によりゲート配線１２およびゲート電極１２ａ、１２ｂ、１２ｃを覆うように全面に層間絶縁膜１７、１８を順次成膜する。次に、フォトリソグラフィーおよびエッチングによりゲート絶縁膜１３および層間絶縁膜１７、１８の所定部分をエッチング除去してコンタクトホール１９、２０を形成する。次に、例えばスパッタリング法により全面にＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｗ、Ｔｉなどの金属からなる金属膜およびバリアメタル膜を順次成膜する。次に、フォトリソグラフィーおよびエッチングによりこれらの金属膜およびバリアメタル膜をパターンニングして最上部にバリアメタル膜２３を有するデータライン２１および引き出し電極２２を形成する。
この後、第１の実施の形態による液晶表示装置の製造方法と同様に工程を進めて目的とする液晶表示装置を製造する。
この第１３の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態において挙げた数値、構造、基板、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、プロセスなどを用いてもよい。
また、例えば、必要に応じて、上述の第１〜第１３の実施形態のうちの二以上を組み合わせてもよい。
１０…ＴＦＴ基板、１１…透明基板、１２…ゲート配線、１２ａ、１２ｂ、１２ｃ…ゲート電極、１３…ゲート絶縁膜、１４…半導体薄膜、１５…ソース領域、１６…ドレイン領域、１７、１８、２４、２６…層間絶縁膜、１９、２０、２４ａ、２６ａ…コンタクトホール、２５…共通電極、２７…画素電極、２７ａ…開口部、２８…パッシベーション膜、３０…対向基板、３１…透明基板、４０…スペーサ

Claims (7)

  1. 一つまたは電気的に直列接続された複数の電界効果トランジスタを有するスイッチング回路を有し、
    少なくとも一つの上記電界効果トランジスタのチャネルとなる半導体層のうちのゲート電極に重なるチャネル部の少なくとも一部の幅がチャネル長方向に連続的に変化し、
    前記チャネル部のソース側の端部の幅よりも、前記チャネル部のドレイン側の端部の幅の方が小さい表示装置。
  2. 上記複数の電界効果トランジスタのうちのソース側の末端の電界効果トランジスタの上記半導体層の前記チャネル部において、ソース側の端部の幅よりもドレイン側の端部の幅の方が小さい請求項１に記載の表示装置。
  3. 上記複数の電界効果トランジスタのうちのドレイン側の末端の電界効果トランジスタの上記半導体層の前記チャネル部において、ソース側の端部の幅よりもドレイン側の端部の幅の方が小さい請求項１に記載の表示装置。
  4. 上記複数の電界効果トランジスタのうちの少なくとも一つの電界効果トランジスタのチャネル長がその他の電界効果トランジスタのチャネル長と異なる請求項１に記載の表示装置。
  5. 上記表示装置は液晶表示装置または有機ＥＬ表示装置である請求項１に記載の表示装置。
  6. 一つまたは電気的に直列接続された複数の電界効果トランジスタを有し、
    少なくとも一つの上記電界効果トランジスタのチャネルとなる半導体層のうちのゲート電極に重なるチャネル部の少なくとも一部の幅がチャネル長方向に連続的に変化し、
    前記チャネル部のソース側の端部の幅よりも、前記チャネル部のドレイン側の端部の幅の方が小さいスイッチング回路。
  7. 少なくとも一つの電界効果トランジスタのチャネルとなる半導体層のうちのゲート電極に重なるチャネル部の少なくとも一部の幅がチャネル長方向に連続的に変化し、
    前記チャネル部のソース側の端部の幅よりも、前記チャネル部のドレイン側の端部の幅の方が小さい、一つまたは電気的に直列接続された複数の電界効果トランジスタ。
JP2010003575A 2010-01-12 2010-01-12 表示装置、スイッチング回路および電界効果トランジスタ Expired - Fee Related JP5600255B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010003575A JP5600255B2 (ja) 2010-01-12 2010-01-12 表示装置、スイッチング回路および電界効果トランジスタ
KR1020110000511A KR20110083511A (ko) 2010-01-12 2011-01-04 표시 장치, 스위칭 회로 및 전계 효과 트랜지스터
TW100100193A TWI440185B (zh) 2010-01-12 2011-01-04 顯示裝置、切換電路及場效電晶體
US12/984,767 US8928044B2 (en) 2010-01-12 2011-01-05 Display device, switching circuit and field effect transistor
CN201110002057.1A CN102130156B (zh) 2010-01-12 2011-01-06 薄膜晶体管、开关电路以及场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010003575A JP5600255B2 (ja) 2010-01-12 2010-01-12 表示装置、スイッチング回路および電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2011146410A JP2011146410A (ja) 2011-07-28
JP5600255B2 true JP5600255B2 (ja) 2014-10-01

Family

ID=44257842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010003575A Expired - Fee Related JP5600255B2 (ja) 2010-01-12 2010-01-12 表示装置、スイッチング回路および電界効果トランジスタ

Country Status (5)

Country Link
US (1) US8928044B2 (ja)
JP (1) JP5600255B2 (ja)
KR (1) KR20110083511A (ja)
CN (1) CN102130156B (ja)
TW (1) TWI440185B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908871B2 (en) 2020-05-14 2024-02-20 Samsung Display Co., Ltd. Flexible display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2013168341A (ja) * 2012-02-17 2013-08-29 Seiko Epson Corp 有機ｅｌ装置および電子機器
CN103985761B (zh) * 2013-02-07 2017-04-12 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
KR102140302B1 (ko) 2013-09-06 2020-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR20150054040A (ko) 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
CN104157612A (zh) * 2014-08-21 2014-11-19 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板结构
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWI559549B (zh) * 2014-12-30 2016-11-21 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
CN105824160B (zh) * 2015-01-08 2020-06-16 群创光电股份有限公司 显示面板
TWI567950B (zh) * 2015-01-08 2017-01-21 群創光電股份有限公司 顯示面板
CN106653763B (zh) 2016-09-27 2019-07-05 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106373966B (zh) * 2016-09-27 2020-03-13 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN107481668B (zh) * 2017-09-01 2020-07-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226669A (ja) 1985-03-30 1986-10-08 Japan Radio Co Ltd レ−ダアンテナの方位信号逓倍回路
JPH05121439A (ja) 1991-10-25 1993-05-18 Sharp Corp 薄膜トランジスタの製造方法
JPH07147411A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH0982969A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
GB9606083D0 (en) * 1996-03-22 1996-05-22 Philips Electronics Nv Electronic device manufacture
JP3501732B2 (ja) 2000-06-23 2004-03-02 日本電気通信システム株式会社 パラレルシリアル変換回路
US6686300B2 (en) 2000-12-27 2004-02-03 Texas Instruments Incorporated Sub-critical-dimension integrated circuit features
JP3551952B2 (ja) 2001-10-30 2004-08-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2005079476A (ja) * 2003-09-02 2005-03-24 Sony Corp 液晶表示装置およびその製造方法
US7453531B2 (en) * 2003-11-22 2008-11-18 Lg Display Co., Ltd. LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
US7692217B2 (en) * 2007-11-30 2010-04-06 Texas Instruments Incorporated Matched analog CMOS transistors with extension wells
JP2009182173A (ja) 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
US7982247B2 (en) * 2008-08-19 2011-07-19 Freescale Semiconductor, Inc. Transistor with gain variation compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908871B2 (en) 2020-05-14 2024-02-20 Samsung Display Co., Ltd. Flexible display device

Also Published As

Publication number Publication date
TW201138118A (en) 2011-11-01
TWI440185B (zh) 2014-06-01
JP2011146410A (ja) 2011-07-28
CN102130156A (zh) 2011-07-20
KR20110083511A (ko) 2011-07-20
CN102130156B (zh) 2015-10-07
US20110169001A1 (en) 2011-07-14
US8928044B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
JP5600255B2 (ja) 表示装置、スイッチング回路および電界効果トランジスタ
US8309960B2 (en) Display device
KR102248645B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US7462503B2 (en) Liquid crystal display device and fabricating method thereof
JP5638833B2 (ja) 画像表示装置及びその製造方法
JP2010003910A (ja) 表示素子
WO2012046421A1 (ja) 薄膜トランジスタ基板及びその製造方法
JP5615605B2 (ja) Ｆｆｓモード液晶装置
KR20130066627A (ko) 디스플레이 장치, 박막 트랜지스터, 어레이 기판 및 그 제조 방법
WO2013171989A1 (ja) アレイ基板及びそれを備えた液晶表示パネル
US9478612B2 (en) Thin film transistor and display device using the same
JP2008165029A (ja) 液晶表示装置
JP2010243741A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
US10409128B2 (en) Thin film transistor substrate, method of manufacturing the same, and display device
JP6375165B2 (ja) 表示装置
JP2008165028A (ja) 液晶表示装置
KR101960533B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP6436333B2 (ja) 表示装置
JP5667424B2 (ja) 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
JP4916522B2 (ja) 液晶表示装置
KR20080073573A (ko) 액정패널과 이의 제조방법
JP5507738B2 (ja) 液晶表示装置
KR102084397B1 (ko) 액정표시장치의 제조방법
JP2019062041A (ja) 薄膜トランジスタ基板およびその製造方法
KR20070003190A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121128

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140815

R150 Certificate of patent or registration of utility model

Ref document number: 5600255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees