TWI708279B - 半導體磊晶晶圓的製造方法 - Google Patents

半導體磊晶晶圓的製造方法 Download PDF

Info

Publication number
TWI708279B
TWI708279B TW107138317A TW107138317A TWI708279B TW I708279 B TWI708279 B TW I708279B TW 107138317 A TW107138317 A TW 107138317A TW 107138317 A TW107138317 A TW 107138317A TW I708279 B TWI708279 B TW I708279B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
epitaxial
heat treatment
manufacturing
Prior art date
Application number
TW107138317A
Other languages
English (en)
Other versions
TW201937558A (zh
Inventor
廣瀬諒
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW201937558A publication Critical patent/TW201937558A/zh
Application granted granted Critical
Publication of TWI708279B publication Critical patent/TWI708279B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種即便簇離子注入條件相同亦可具有更高的吸除能力的半導體磊晶晶圓的製造方法。本發明的半導體磊晶晶圓的製造方法包括：第1步驟，對半導體晶圓的表面注入包含碳、氫及氧此三種元素作為構成元素的多元素簇離子，於該半導體晶圓的表層部形成所述多元素簇離子的構成元素固溶而成的改質層；第2步驟，於該第1步驟之後，進行用以增大所述改質層內所形成的黑點狀缺陷的缺陷密度的缺陷形成熱處理；以及第3步驟，緊接該第2步驟，於所述半導體晶圓的改質層上形成磊晶層。

Description

半導體磊晶晶圓的製造方法
本發明是有關於一種半導體磊晶晶圓的製造方法。本發明特別是有關於一種發揮更高的吸除(gettering)能力的半導體磊晶晶圓的製造方法。
使半導體器件(device)的特性劣化的主要原因可列舉金屬污染。例如於背面照射型固體攝像元件中，混入至成為該元件的基板的半導體磊晶晶圓中的金屬成為使固體攝像元件的暗電流增加的主要原因，產生被稱為白痕缺陷的缺陷。背面照射型固體攝像元件藉由將配線層等配置於較感測器部更靠下層的位置，而將來自外部的光直接取入至感測器中，於暗處等亦可拍攝更清晰的圖像或動態影像，因此近年來被廣泛地用於數位視訊攝影機(digital video camera)或智慧型電話(smartphone)等行動電話中。因此，期望極力減少白痕缺陷。
半導體元件基板中的金屬混入主要是於半導體磊晶晶圓的製造步驟及固體攝像元件的製造步驟(器件製造步驟)中產生。認為前者的半導體磊晶晶圓的製造步驟中的金屬污染是由源自磊晶成長爐的構成材料的重金屬顆粒所致，或者由於使用氯系氣體作為磊晶成長時的爐內氣體，因此是由其配管材料發生金屬 腐蝕而產生的重金屬顆粒所致等。近年來，藉由將磊晶成長爐的構成材料更換成耐腐蝕性優異的材料等而於某種程度上改善了該些金屬污染，但並不充分。另一方面，於後者的固體攝像元件的製造步驟中，於離子注入、擴散及氧化熱處理等各處理中，半導體磊晶晶圓的重金屬污染令人擔憂。
因此，通常藉由在半導體磊晶晶圓上形成用以捕獲金屬的吸除層，來避免對半導體磊晶晶圓的金屬污染。
此處，作為形成吸除層的技術，存在於形成磊晶層之前照射簇離子(cluster ion)的技術。專利文獻1中揭示有於半導體磊晶晶圓的製造方法中，注入包含碳、氫及氧作為構成元素的簇離子的技術。而且，專利文獻1中亦揭示有：藉由注入包含碳、氫及氧此三種元素的簇離子，而形成推斷為由晶格隙矽引起的比較大的尺寸的黑點狀缺陷(專利文獻1中的第2黑點狀缺陷)。根據專利文獻1的實驗結果而暗示出該黑點狀缺陷作為強力的吸除點(gettering site)發揮功能。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-157613號公報
藉由使用專利文獻1中所揭示的簇離子注入技術，可獲得具有極其優異的吸除能力的半導體磊晶晶圓。但是，利用簇離子注 入的吸除點的形成機制及其特性雖於某程度上逐步明瞭，但仍處於研究過程中。特別是關於除了碳及氫以外亦進而包含另外一種以上的元素作為簇離子的構成元素的多元素簇離子，未解明的方面多。以下，於本說明書中，在簇離子的構成元素包含三種以上的元素的情況下，稱為「多元素簇離子」。
此處，為了進一步提高專利文獻1中的利用改質層的吸除能力，例如有效的是增多簇離子的劑量。但是，若過於增多劑量，則存在於改質層上所形成的磊晶層中產生大量的磊晶缺陷的情況。如此，於藉由增加劑量來改善吸除能力的方面存在極限。
因此，就簇離子注入條件以外的觀點而言，期待確立用以進一步提高吸除能力的新的方法。
因此，本發明的目的在於提供一種即便簇離子注入條件相同亦可具有更高的吸除能力的半導體磊晶晶圓的製造方法。
為了解決所述課題，本發明者進行了努力研究。而且，本發明者對如下情況進行了研究：代替簇離子注入條件而調整磊晶成長條件，藉此能否提高吸除能力。此處，使用圖1說明伴隨磊晶成長處理的熱處理順序(sequence)的通常的概念圖。該熱處理順序可大致區分為如下三個過程：(i)將半導體晶圓投入至磊晶成長爐內後，直至到達磊晶成長溫度為止的升溫過程；(ii)於半導體晶圓表面上使磊晶層成長的磊晶成長過程；(iii)形成磊晶層後，直至自磊晶成長爐取出所獲得的半導體磊晶晶圓為止的降溫 過程。
本發明者進行了努力研究，結果得知成為吸除點的黑點狀缺陷的生成數量大幅依存於所述(i)升溫過程。而且，本發明者得知：藉由進行兼作為用以增大黑點狀缺陷的缺陷密度的缺陷形成熱處理的升溫過程，即便簇離子注入條件相同，亦可進一步提高吸除能力。本發明是基於所述見解而完成，其主旨構成如下所述。
(1)一種半導體磊晶晶圓的製造方法，其特徵在於包括：第1步驟，對半導體晶圓的表面注入包含碳、氫及氧此三種元素作為構成元素的多元素簇離子，於該半導體晶圓的表層部形成所述多元素簇離子的構成元素固溶而成的改質層；第2步驟，於該第1步驟之後，進行用以增大所述改質層內所形成的黑點狀缺陷的缺陷密度的缺陷形成熱處理；以及第3步驟，緊接該第2步驟，於所述半導體晶圓的改質層上形成磊晶層。
(2)如所述(1)所記載的半導體磊晶晶圓的製造方法，其中所述第2步驟中的所述缺陷形成熱處理的熱處理條件中，於小於800℃的第1溫度區域保持所述半導體晶圓的第1保持時間為0秒以上且45秒以下，且自第1溫度區域升溫後的、於800℃以上且小於1000℃的第2溫度區域保持所述半導體晶圓的第2保持時間為30秒以上。
(3)如所述(1)或(2)所記載的半導體磊晶晶圓的製造方法，其中所述多元素簇離子的構成元素由碳、氫及氧此三種元素所組成。
(4)如所述(1)至(3)中任一項所記載的半導體磊晶晶圓的製造方法，其中所述半導體晶圓為矽晶圓。
根據本發明，可提供一種即便簇離子注入條件相同亦可具有更高的吸除能力的半導體磊晶晶圓的製造方法。
10:半導體晶圓
10A:半導體晶圓的表面
16:簇離子
18:改質層
20:磊晶層
100:半導體磊晶晶圓
D:黑點狀缺陷
圖1是表示伴隨磊晶成長的通常的熱處理順序的概念圖。
圖2是表示參考實驗例1中的磊晶矽晶圓的基板界面附近的穿透式電子顯微鏡(Transmission Electron Microscope，TEM)剖面圖的圖。
圖3是表示參考實驗例2中的磊晶矽晶圓的基板界面附近的TEM剖面圖的圖。
圖4是說明本發明的一實施形態的伴隨磊晶成長的熱處理順序的一態樣的示意剖面圖。
圖5中的(A)至(C)是說明本發明的一實施形態的半導體磊晶晶圓100的製造方法的示意剖面圖。
於實施形態的詳細說明之前，首先對完成本發明的實驗 (參考實驗例1、參考實驗例2)進行說明。
[參考實驗例1]
準備由CZ單晶矽錠獲得的矽晶圓(直徑：300mm，厚度：725μm，摻雜劑種類：磷，電阻率：10Ω．cm)。繼而，使用簇離子產生裝置(日新離子機器公司製造，型號：克拉麗絲(CLARIS)(註冊商標))，將包含使二乙基醚(C4H10O)簇離子化而成的CH3O的多元素簇離子以加速電壓80keV/Cluster的注入條件注入至矽晶圓的表面。另外，將該簇離子的劑量設為1.0×1015cluster/cm2。
其次，將所述矽晶圓搬送至高速熱處理裝置(海索爾(hisol)公司製造，型號艾庫薩摩(AccuThermo)Aw610)內。而且，為了進行模擬1100℃、300秒的磊晶成長的熱處理(以下，模擬成長熱處理)，而於氮氣氣體環境下，以如下條件進行熱處理。
爐內投入溫度：500℃
直至模擬成長溫度為止的升溫速率：60℃/s
(樣品2~樣品4)
除了將樣品1中的升溫速率60℃/s變更為15℃/s、8℃/s、4℃/s以外，與樣品1同樣地分別製作樣品2~樣品4。
對於樣品1~樣品4各樣品，取得進行模擬成長熱處理前後的TEM剖面。將結果示於圖2中。
[參考實驗例2]
(樣品5)
以與樣品1相同的條件，將包含CH3O的多元素簇離子注入 至矽晶圓的表面。繼而，為了進行800℃、300秒的模擬成長熱處理，而與參考實驗例1同樣地將簇離子注入後的矽晶圓搬送至高速熱處理裝置(海索爾(hisol)公司製造)內，並且以如下條件進行熱處理。
爐內投入溫度：500℃
直至模擬成長溫度為止的升溫速率：8℃/s
(樣品6~樣品8)
除了將樣品5中的模擬成長熱處理的熱處理溫度800℃變更為900℃、1000℃、1100℃以外，與樣品5同樣地分別製作樣品6~樣品8。
對於樣品5~樣品8各樣品，取得進行模擬磊晶成長的熱處理後的TEM剖面。將結果示於圖3中。
<參考實驗例1、參考實驗例2的考察>
首先，基於根據參考實驗例1的圖2，可確認到：於1100℃、300秒的模擬成長熱處理前，所形成的黑點狀缺陷的缺陷密度並不大幅依存於升溫速率。另一方面，於模擬成長熱處理後，黑點狀缺陷的缺陷密度雖均減少，但其減少量大幅依存於升溫速率。
而且，基於根據參考實驗例2的圖3，可確認到：藉由800℃、900℃及1000℃的模擬成長熱處理而黑點狀缺陷的生成量比較大。
若綜合考慮以上結果，則認為是如下假設：經簇離子注入的矽晶圓若受到800℃以上且小於1000℃的熱處理，則黑點狀 缺陷成長，另一方面，若小於800℃，則黑點狀缺陷種其自身消失，若受到1000℃以上的熱處理，則黑點狀缺陷分解。將基於該假設的熱處理順序示於圖4中。樣品1~樣品3中，小於800℃的黑點狀缺陷種消失的溫度帶的通過時間雖然比較短，但黑點狀缺陷成長的溫度帶的通過時間亦比較短。樣品4中，小於800℃的黑點狀缺陷種消失的溫度帶的通過時間雖然比較長，但若受到800℃以上且小於1000℃的熱處理，則黑點狀缺陷成長的時間亦長。因此推測，如圖2上段的TEM剖面照片般，於模擬成長熱處理前的狀態下，黑點狀缺陷的缺陷密度是以相同程度被觀察到。而且，如圖2下段的TEM剖面照片般，於模擬成長熱處理後，黑點狀缺陷的缺陷密度產生非偶然的差異。
因此，本發明者得知：藉由在形成磊晶層之前進行用以增大改質層內所形成的黑點狀缺陷的缺陷密度的缺陷形成熱處理，可提高吸除能力。
基於以上實驗結果，一邊參照所述圖4的熱處理順序及圖5中的(A)至(C)的表示製造流程的示意剖面圖，一邊對本發明的一實施形態的磊晶矽晶圓的雜質擴散舉動預測方法進行說明。再者，圖5中的(A)至(C)中，為了便於說明而與實際的厚度的比例不同，相對於半導體晶圓10而誇張地示出改質層18及磊晶層20的厚度。
(半導體磊晶晶圓的製造方法)
依照本發明的一實施形態的半導體磊晶晶圓100的製造方法 包括：第1步驟，對半導體晶圓10的表面10A注入包含三種元素以上的元素作為構成元素的多元素簇離子16，於該半導體晶圓10的表層部形成多元素簇離子16的構成元素固溶而成的改質層18(圖5中的(A)至(C)的步驟A、步驟B)；第2步驟，於該第1步驟之後，進行用以增大改質層18內所形成的黑點狀缺陷D的缺陷密度的缺陷形成熱處理；以及第3步驟，緊接該第2步驟，於半導體晶圓的改質層18上形成磊晶層(圖5中的(A)至(C)的步驟C)。此處，多元素簇離子16的構成元素包含碳、氫及氧。以下，為了簡略化，存在將包含碳、氫及氧作為構成元素的多元素簇離子簡稱為「CHO簇」的情況。CHO簇可包含碳、氫及氧以外的元素作為構成元素，亦可設為僅碳、氫及氧此三種元素。再者，圖5中的(A)至(C)的步驟C是由該製造方法的結果所得的半導體磊晶晶圓100的示意剖面圖。磊晶層20成為用以製造背面照射型固體攝像元件等半導體元件的器件層。半導體晶圓10為矽晶圓，磊晶層20為矽磊晶層的磊晶矽晶圓為半導體磊晶晶圓100的較佳態樣之一。以下，依次對各步驟的詳細情況進行說明。
<第1步驟>
本發明中的第1步驟(圖5中的(A)至(C)的步驟A、步驟B)中，如所述般，對半導體晶圓10的表面10A注入包含三種元素以上的元素作為構成元素的多元素簇離子16，於該半導體晶圓10的表層部形成多元素簇離子16的構成元素固溶而成的改質層18。第1步驟中所使用的多元素簇離子16如所述般包含碳、氫 及氧作為構成元素。
<<半導體晶圓>>
作為半導體晶圓10，例如可列舉：包含矽、化合物半導體(GaAs、GaN、SiC)且於表面不具有磊晶層的塊狀的單晶晶圓。於製造背面照射型固體攝像元件的情況下，通常使用塊狀的單晶矽晶圓。另外，半導體晶圓10可使用利用線鋸(wire saw)等將藉由柴可斯基法(Czochralski，CZ法)或浮融區法(Floating Zone，FZ法)所育成的單晶矽錠切片(slice)所得的晶圓。另外，為了獲得更高的吸除能力，亦可於半導體晶圓10中添加碳及/或氮。進而，亦可於半導體晶圓10中添加規定濃度的任意的摻雜劑，製成所謂n+型或者p+型、或n-型或者p-型的基板。
另外，作為半導體晶圓10，亦可使用於塊狀半導體晶圓表面上形成有半導體磊晶層的磊晶晶圓。例如為於塊狀單晶矽晶圓的表面上形成有矽磊晶層的磊晶矽晶圓。該矽磊晶層可藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法於通常的條件下形成。磊晶層較佳為將厚度設為0.1μm~20μm的範圍內，更佳為設為0.2μm~10μm的範圍內。
<<簇離子照射>>
此處，所謂本說明書中的「簇離子」，是藉由如下方式而獲得：利用電子碰撞法使電子與氣體狀分子相撞而使氣體狀分子的鍵結解離，藉此製成多種原子數的原子集合體，並產生碎片(fragment)而使該原子集合體離子化，並且進行經離子化的多種原子數的原 子集合體的質量分離，進而抽出特定質量數的經離子化的原子集合體。即，簇離子為對多個原子集合成塊而成的簇賦予正電荷或負電荷並加以離子化而成者，可明確區別為碳離子等單原子離子、或一氧化碳離子等單分子離子。
於對作為半導體晶圓10的矽晶圓照射簇離子的情況下，若將簇離子照射至矽晶圓，則因其能量而瞬間成為1350℃~1400℃左右的高溫狀態，矽熔解。其後，矽經急速冷卻，簇離子的構成元素於矽晶圓中的表面附近固溶。即，所謂本說明書中的「改質層」，是指所照射的離子的構成元素固溶於矽晶圓表層部的結晶的晶格隙位置或置換位置而成的層。作為構成元素的一例，例如若著眼於碳，則由二次離子質譜分析法(Secondary Ion Mass Spectrometry，SIMS)所得的矽晶圓的深度方向上的碳的濃度分佈(profile)雖依存於簇離子的加速電壓及簇尺寸，但與單體離子的情況相比變尖銳(sharp)，所照射的碳局部地存在的區域(即改質層)的厚度大致成為500nm以下(例如50nm~400nm左右)。因此，於多元素簇離子16的構成元素包含碳等有助於吸除的元素的情況下，改質層18作為強力的吸除點發揮功能。
於本實施形態中，所注入的多元素簇離子16為CHO簇，包含碳、氫及氧作為構成元素。晶格位置的碳原子的共價鍵半徑較矽單晶小而形成矽結晶晶格的收縮場(contraction field)，因此吸引晶格隙的雜質的吸除能力變高。而且，認為藉由以CHO簇的形態注入碳及氧，並經過其後的伴隨磊晶成長的熱處理，而 形成黑點狀缺陷D。再者，氫使矽磊晶層(磊晶層20)的點缺陷鈍化，且就有助於改善使用由本實施形態所得的半導體磊晶晶圓100來製成半導體器件時的器件特性的方面而言亦有利。
<第2步驟>
於所述第1步驟之後，第2步驟中進行用以增大改質層18內所形成的黑點狀缺陷D的缺陷密度的缺陷形成熱處理。如使用參考實驗例1、參考實驗例2進行說明般，黑點狀缺陷D的缺陷密度大幅依存於直至到達磊晶成長溫度為止的升溫過程中的溫度。因此，藉由在形成磊晶層之前進行用以形成缺陷的熱處理，可增大最終所獲得的半導體磊晶晶圓100中的黑點狀缺陷D的缺陷密度，且可提高吸除能力。
該第2步驟中的缺陷形成熱處理的熱處理條件若可增大黑點狀缺陷D的缺陷密度，則並無限制，較佳為於小於800℃的第1溫度區域保持半導體晶圓的第1保持時間為0秒以上且45秒以下，且自第1溫度區域升溫後的、於800℃以上且小於1000℃的第2溫度區域保持所述半導體晶圓的第2保持時間為30秒以上。
參照圖4，如所述般，第1溫度區域相當於缺陷種消失的溫度帶，因此通過該溫度帶的時間較佳為儘可能短。因此，較佳為將第1保持時間設為45秒以下，更佳為設為30秒以下，進而佳為設為10秒以下，特佳為設為5秒以下。另外，只要將向磊晶成長爐內投入半導體晶圓10的爐內投入溫度設為800℃以上，則亦可將第1保持時間設為0秒。
另外，第2溫度區域相當於缺陷成長的溫度帶，因此通過該溫度帶的時間較佳為比較長。因此，較佳為將第2保持時間設為30秒以上，更佳為設為60秒以上。雖認為第2保持時間越長越佳，但若考慮到製造效率，則可將第2保持時間的上限設為300秒。
再者，圖4中，圖示出於第2溫度區域中以固定溫度進行保持的態樣，但本發明並不受該態樣的任何限定。例如，於第2溫度區域中，可將升溫速率設為數℃/秒(例如1℃/秒~3℃/秒)左右、或以進而慢的升溫速率進行升溫來實現所述第2保持時間，亦可重覆進行升溫及固定溫度的保持等。
另外，利用本步驟的缺陷形成熱處理與用以恢復結晶性的恢復熱處理不同。用以恢復結晶性的恢復熱處理是用以對藉由簇離子注入而形成的非晶狀態進行恢復，較缺陷形成熱處理而言，需要比較長時間地進行比較高的溫度的熱處理。
<第3步驟>
緊接所述第2步驟，進行於半導體晶圓10的改質層18上形成磊晶層20的第3步驟(圖5中的(A)至(C)的步驟C)。作為所形成的磊晶層20，例如可列舉矽磊晶層，可藉由通常的條件而形成。於該情況下，例如將氫作為載氣，將二氯矽烷、三氯矽烷等源氣體導入至腔室內，成長溫度亦視所使用的源氣體而不同，可於1000℃~1200℃的範圍的溫度下藉由CVD法於半導體晶圓10上進行磊晶成長。磊晶層20較佳為將厚度設為1μm~15μm 的範圍內。其原因在於：於小於1μm的情況下，可能因摻雜劑自半導體晶圓10向外擴散而導致磊晶層20的電阻率變化，另外，於超過15μm的情況下，有對固體攝像元件的分光感度特性產生影響之虞。
第3步驟後的黑點狀缺陷D的缺陷密度雖較剛進行第2步驟後的黑點狀缺陷D的缺陷密度減小，但因經過利用第2步驟的缺陷形成熱處理，而較先前所形成的缺陷密度而言，最終生成的缺陷密度變大。因此，即便將簇離子注入條件設為相同，亦可較先前而言非偶然地提高所獲得的半導體磊晶晶圓100的吸除能力。
再者，所謂本說明書中的黑點狀缺陷D，是指於利用TEM以亮模式觀察半導體磊晶晶圓100的劈開剖面的情況下，於改質層18內以黑點的形式觀察到的缺陷，直徑為數奈米(nm)左右的微小尺寸的缺陷除外。黑點狀缺陷D的尺寸為15nm以上且100nm以下，所謂「黑點狀缺陷的尺寸」，是設為TEM圖像中的缺陷的直徑。再者，於黑點狀缺陷D為並非圓形或不可視作圓形的形狀的情況下，使用內包黑點狀缺陷D的最小直徑的外接圓，近似於圓形而設定直徑。另外，關於黑點狀缺陷的「缺陷密度」，是對TEM圖像中存在黑點狀缺陷D的區域中的單位規定面積的缺陷的個數根據此時的TEM觀察中所使用的樣品的最終厚度而定義。
以下，對本實施形態的多元素簇離子的照射態樣進行說 明。
所照射的多元素簇離子16的構成元素若含包含碳、氫及氧，則其他構成元素並無特別限定。多元素簇離子16的構成元素進而可包含的元素可列舉硼、磷、砷、銻等。
再者，離子化的化合物並無特別限定，作為可離子化的化合物，例如可使用二乙基醚(C4H10O)、乙醇(C2H6O)、二乙基酮(C5H10O)等。特佳為使用藉由二乙基醚、乙醇等所生成的簇CnHmOl(l、m、n彼此獨立，1≦n≦16，1≦m≦16，1≦l≦16)。特佳為簇離子的碳原子數為16個以下，且簇離子的氧原子數為16個以下。其原因在於容易控制小尺寸的簇離子射束。另外，例如若使用三甲基亞磷酸酯(C3H9O3P)等，則除了碳、氫及氧以外，多元素簇離子16的構成元素中亦可包含磷。
簇尺寸可於2個~100個、較佳為60個以下、更佳為50個以下的範圍內適宜設定。簇尺寸的調整可藉由調整自噴嘴噴出的氣體的氣體壓力及真空容器的壓力、離子化時對燈絲(filament)施加的電壓等而進行。再者，簇尺寸可藉由以下方式求出：藉由利用四極高頻電場的質譜分析或飛行時間(time-of-flight)質譜分析而求出簇個數分佈，取簇個數的平均值。
簇離子的加速電壓與簇尺寸一起對簇離子的構成元素的深度方向的濃度分佈的峰值位置造成影響。於本實施形態中，可將多元素簇離子16的加速電壓設為超過0keV/Cluster且小於200keV/Cluster，較佳為設為100keV/Cluster以下，進而佳為設 為80keV/Cluster以下。再者，關於加速電壓的調整，通常使用(1)靜電加速、(2)高頻加速此兩種方法。前者的方法有等間隔地排列多個電極，於該些電極間施加相等的電壓，於軸方向上製作等加速電場的方法。後者的方法有一邊使離子以直線狀行進一邊使用高頻進行加速的線性直線加速器(linac)法。
另外，簇離子的劑量可藉由控制離子照射時間而調整。碳、氫及氧各元素的劑量是由簇離子種類及簇離子的劑量(Cluster/cm2)來決定。本實施形態中，可以碳的劑量為1×1013原子/cm2~1×1017原子/cm2的方式調整多元素簇離子16的劑量，較佳為將碳的劑量設為5×1013原子/cm2以上且5×1016原子/cm2以下。其原因在於：於碳的劑量小於1×1013原子/cm2的情況下，存在無法獲得充分的吸除能力的情況，於碳的劑量超過1×1016原子/cm2的情況下，有對磊晶層20的表面造成大的損傷之虞。
另外，多元素簇離子16的射束電流值只要設為50μA以上且5000μA以下即可。再者，簇離子的射束電流值例如可藉由變更離子源中的原料氣體的分解條件等而調整。
以上，對本發明的代表性實施形態進行了說明，但本發明並不限定於該些實施形態。
[實施例]
(試行例1)
準備由CZ單晶矽錠獲得的矽晶圓(直徑：300mm，厚度：725μm，摻雜劑種類：磷，電阻率：10Ω．cm)。繼而，使用簇離 子產生裝置(日新離子機器公司製造，型號：克拉麗絲(CLARIS)(註冊商標))，將包含使二乙基醚(C4H10O)簇離子化而成的CH3O的多元素簇離子以加速電壓80keV/Cluster的注入條件注入至矽晶圓的表面。另外，將該簇離子的劑量設為1.0×1015cluster/cm2(碳的劑量亦為1.0×1015原子/cm2)。
其次，將所述矽晶圓搬送至爐內溫度600℃的逐片式磊晶成長裝置(應用材料(Applied Materials)公司製造)內。繼而，將直至800℃為止的升溫時間設為5秒(升溫速率40℃/s)，將800℃~1000℃為止的升溫時間設為5秒(升溫速率40℃/s)並上升至1000℃。緊接著，於裝置內升溫至1120℃，在該溫度下實施30秒的氫烘烤處理後，以氫作為載氣，以三氯矽烷作為源氣體，於1120℃下藉由CVD法於矽晶圓的形成有改質層的一側的表面上使矽的磊晶層(厚度：5μm，摻雜劑種類：磷，電阻率：50Ω．cm)進行磊晶成長，製作試行例1的磊晶矽晶圓。
(試行例2~試行例25)
如下述表1所示般將直至800℃為止的升溫時間設為5秒(升溫速率40℃/s)、10秒(升溫速率20℃/s)、30秒(升溫速率6.7℃/s)、45秒(升溫速率4.4℃/s)、60秒(升溫速率3.3℃/s)，將800℃~1000℃為止的升溫時間設為5秒(升溫速率40℃/s)、10秒(升溫速率20℃/s)、30秒(升溫速率6.7℃/s)、60秒(升溫速率3.3℃/s)、300秒(升溫速率0.67℃/s)，除此以外，與試行例1同樣地製作試行例2~試行例25的磊晶矽晶圓。
Figure 107138317-A0305-02-0019-1
<評價1：利用TEM剖面照片的觀察>
關於試行例1~試行例25的磊晶矽晶圓的各晶圓，利用TEM(Transmission Electron Microscope：穿透式電子顯微鏡)觀察基板界面附近的剖面，求出黑點狀缺陷的缺陷密度。再者，將於自基板界面起深度為300nm以內的範圍內觀察到的缺陷尺寸為15 nm~100nm以下的缺陷設為黑點狀缺陷。將所觀察到的缺陷密度一併示於表1中。
<評價2：吸除能力評價>
對試行例1~試行例25的磊晶矽晶圓的各晶圓，評價吸除能力。首先，使用Ni污染液(1.0×1013原子/cm2)並藉由旋塗污染法將各磊晶矽晶圓的磊晶層的表面強制污染，繼而於氮氣環境中於900℃下實施30分鐘的擴散熱處理。其後，對於各磊晶矽晶圓，進行SIMS測定，分別測定簇離子注入區域(本評價中，為了簡便而設為自基板界面起300nm)中的Ni濃度的分佈。而且，求出離子注入區域中的Ni的捕獲量(相當於SIMS分佈中的Ni濃度的積分值)。Ni的捕獲量是如下述般進行分類並設為評價基準。將評價結果一併示於表1。
◎：9.7×1012原子/cm2以上
○：9.5×1012原子/cm2以上且小於9.7×1012原子/cm2
△：9.0×1012原子/cm2以上且小於9.5×1012原子/cm2
×：小於9.0×1012原子/cm2
<評價結果的考察>
首先，根據表1而可確認到吸除能力的高低、與黑點狀缺陷的缺陷密度存在明確的相關關係，可確認到黑點狀缺陷的缺陷密度越大，吸除能力亦越高。而且，亦可確認到推斷為缺陷種消失的溫度帶的通過時間越短、且推斷為缺陷成長的溫度帶的通過時間越長，黑點狀缺陷的缺陷密度越變大。因此，即便簇離子注入 條件相同，藉由進行用以增大黑點狀缺陷的缺陷密度的缺陷形成熱處理，亦可提高吸除能力。
[產業上的可利用性]
根據本發明，可提供一種即便簇離子注入條件相同亦可具有更高的吸除能力的半導體磊晶晶圓的製造方法。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
16‧‧‧簇離子
18‧‧‧改質層
20‧‧‧磊晶層
100‧‧‧半導體磊晶晶圓
D‧‧‧黑點狀缺陷

Claims (4)

  1. 一種半導體磊晶晶圓的製造方法，其特徵在於包括： 第1步驟，對半導體晶圓的表面注入包含碳、氫及氧此三種元素作為構成元素的多元素簇離子，於所述半導體晶圓的表層部形成所述多元素簇離子的構成元素固溶而成的改質層； 第2步驟，於所述第1步驟之後，進行用以增大所述改質層內所形成的黑點狀缺陷的缺陷密度的缺陷形成熱處理；以及 第3步驟，緊接所述第2步驟，於所述半導體晶圓的改質層上形成磊晶層。
  2. 如申請專利範圍第1項所述的半導體磊晶晶圓的製造方法，其中所述第2步驟中的所述缺陷形成熱處理的熱處理條件中，於小於800℃的第1溫度區域保持所述半導體晶圓的第1保持時間為0秒以上且45秒以下，且自第1溫度區域升溫後的、於800℃以上且小於1000℃的第2溫度區域保持所述半導體晶圓的第2保持時間為30秒以上。
  3. 如申請專利範圍第1項所述的半導體磊晶晶圓的製造方法，其中所述多元素簇離子的構成元素由碳、氫及氧此三種元素所組成。
  4. 如申請專利範圍第1項至第3項中任一項所述的半導體磊晶晶圓的製造方法，其中所述半導體晶圓為矽晶圓。
TW107138317A 2018-03-01 2018-10-30 半導體磊晶晶圓的製造方法 TWI708279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-036909 2018-03-01
JP2018036909A JP6874718B2 (ja) 2018-03-01 2018-03-01 半導体エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201937558A TW201937558A (zh) 2019-09-16
TWI708279B true TWI708279B (zh) 2020-10-21

Family

ID=67822413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138317A TWI708279B (zh) 2018-03-01 2018-10-30 半導體磊晶晶圓的製造方法

Country Status (4)

Country Link
JP (1) JP6874718B2 (zh)
KR (1) KR102148440B1 (zh)
CN (1) CN110223907B (zh)
TW (1) TWI708279B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198832A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置
JPS631037A (ja) * 1986-06-20 1988-01-06 Toshiba Corp エピタキシヤルウエハ及びその製造方法
TW200731360A (en) * 2005-12-09 2007-08-16 Semequip Inc System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
TW201428854A (zh) * 2012-11-13 2014-07-16 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) * 2014-05-13 2017-11-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6508030B2 (ja) * 2015-12-17 2019-05-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198832A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置
JPS631037A (ja) * 1986-06-20 1988-01-06 Toshiba Corp エピタキシヤルウエハ及びその製造方法
TW200731360A (en) * 2005-12-09 2007-08-16 Semequip Inc System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
US8097529B2 (en) * 2005-12-09 2012-01-17 Semequip, Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
TW201428854A (zh) * 2012-11-13 2014-07-16 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Also Published As

Publication number Publication date
CN110223907A (zh) 2019-09-10
CN110223907B (zh) 2023-05-02
JP2019153647A (ja) 2019-09-12
KR102148440B1 (ko) 2020-08-26
TW201937558A (zh) 2019-09-16
KR20190104856A (ko) 2019-09-11
JP6874718B2 (ja) 2021-05-19

Similar Documents

Publication Publication Date Title
TWI539044B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
US20200203418A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device
KR101669603B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
KR101808685B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
KR102393269B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI708279B (zh) 半導體磊晶晶圓的製造方法
TWI683350B (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
TW201908543A (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6930459B2 (ja) 半導体エピタキシャルウェーハの製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法