JP2017175145A - 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2017175145A
JP2017175145A JP2017091477A JP2017091477A JP2017175145A JP 2017175145 A JP2017175145 A JP 2017175145A JP 2017091477 A JP2017091477 A JP 2017091477A JP 2017091477 A JP2017091477 A JP 2017091477A JP 2017175145 A JP2017175145 A JP 2017175145A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
epitaxial
semiconductor wafer
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017091477A
Other languages
English (en)
Inventor
武 門野
Takeshi Kadono
武 門野
栗田 一成
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017091477A priority Critical patent/JP2017175145A/ja
Publication of JP2017175145A publication Critical patent/JP2017175145A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハの製造方法を提供する。
【解決手段】半導体エピタキシャルウェーハ100の製造方法は、半導体ウェーハ10のおもて面10Aに第1クラスターイオン16を、裏面10Bに第2クラスターイオン17を照射して、半導体ウェーハ10のおもて面10Aに、第1クラスターイオン16の構成元素からなる第1改質層18を形成し、半導体ウェーハ10の裏面10Bに、第2クラスターイオン17の構成元素からなる第2改質層19を形成する第1工程と、半導体ウェーハ10の第1改質層18上にエピタキシャル層20を形成する第2工程と、を有することを特徴とする。
【選択図】図1

Description

本発明は、半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
そのため、従来は、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体ウェーハへの金属汚染を回避していた。
半導体ウェーハにゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectともいう。)や転位を形成するイントリンシックゲッタリング(IG)法と、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(EG)法が一般的である。
ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中にイオン注入によりゲッタリングサイトを形成する技術がある。特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この面にシリコンエピタキシャル層を形成し、シリコンエピタキシャルウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
また、特許文献2には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理をRTA(Rapid Thermal Annealing)装置で行うことで、この回復熱処理工程を短縮させる技術が記載されている。
さらに、特許文献3には、シリコンウェーハの複数のデバイスが形成される面と反対の裏面に、不活性な気体状物質のクラスターイオンまたは窒素ガスクラスターイオンを照射し、シリコンウェーハの裏面へゲッタリング層を付与する技術が記載されている。
特開平6−338507号公報 特開2008−294245号公報 特開2011−253983号公報
特許文献1および特許文献2に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオン(シングルイオン)を半導体ウェーハに注入するものである。しかしながら、本発明者らの検討によれば、モノマーイオン注入を施した半導体エピタキシャルウェーハではゲッタリング能力が不十分であり、より強力なゲッタリング能力が求められることがわかった。
また、特許文献3に記載された技術は、半導体ウェーハの裏面にクラスターイオンを照射するものであり、さらに、クラスターイオン照射後に半導体ウェーハのおもて面にエピタキシャル層を形成する記載はない。つまり、特許文献3は、半導体エピタキシャルウェーハのエピタキシャル層直下にゲッタリング層を設ける近接ゲッタリングを意図したものではない。
そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法、並びに、この半導体エピタキシャルウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することを目的とする。
なお、以後本明細書では、半導体ウェーハのエピタキシャル層を形成しない側の面を「半導体ウェーハの裏面」または単に「裏面」と称し、エピタキシャル層を形成する側の面を「半導体ウェーハのおもて面」または単に「おもて面」と称し、両面を併せて「表裏面」と称する。
本発明者らの更なる検討によれば、半導体ウェーハの表裏面にクラスターイオンを照射することにより、モノマーイオンを半導体ウェーハのおもて面に注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、1原子または1分子あたりのエネルギーは、モノマーイオンの場合より小さくして一度に複数の原子を照射し、半導体ウェーハに衝突するため、照射した元素の深さ方向の濃度プロファイルにおいて、ピーク濃度を高濃度とすることができ、ピーク位置をより半導体ウェーハの表裏面に近い位置に位置させることができる。その結果、エピタキシャル層を形成した後であっても、半導体エピタキシャルウェーハの表裏面のゲッタリング能力が向上することを知見した。
本発明者らは上記知見に基づき、本発明を完成させるに至った。
すなわち、本発明の半導体エピタキシャルウェーハの製造方法は、半導体ウェーハのおもて面に第1クラスターイオンを、裏面に第2クラスターイオンを照射して、該半導体ウェーハのおもて面に、前記第1クラスターイオンの構成元素からなる第1改質層を形成し、該半導体ウェーハの裏面に、前記第2クラスターイオンの構成元素からなる第2改質層を形成する第1工程と、前記半導体ウェーハの前記第1改質層上にエピタキシャル層を形成する第2工程と、を有することを特徴とする。
ここで、前記半導体ウェーハはシリコンウェーハとすることができる。
また、前記半導体ウェーハ中のドーパント元素のピーク濃度は、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高いことが好ましい。
また、前記半導体ウェーハは、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記第1工程において前記第1改質層は前記シリコンエピタキシャル層のおもて面に形成され、前記第2改質層は前記シリコンウェーハの裏面に形成される。
本発明では、前記第1工程の後、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、前記半導体ウェーハをエピタキシャル成長装置に搬送して前記第2工程を行うことができる。ただし、前記第1工程の後、前記第2工程の前に、前記半導体ウェーハに対して結晶性回復のための熱処理を行ことも好ましい。
ここで、前記第1および/または第2クラスターイオンが、構成元素として炭素を含むことが好ましい。
この場合、前記第1および/または第2クラスターイオンが、構成元素としてドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素であることがより好ましい。
さらに、前記第1クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が5.0×1015atoms/cm以下であることが好ましく、また、前記第2クラスターイオンの照射条件は、炭素1原子あたりの加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1014atoms/cm以上であることが好ましい。
次に、本発明の半導体エピタキシャルウェーハは、半導体ウェーハと、該半導体ウェーハのおもて面に形成された、該半導体ウェーハ中に所定元素が固溶してなる第1改質層と、前記半導体ウェーハの裏面に形成された、前記半導体ウェーハ中に所定元素が固溶してなる第2改質層と、前記第1改質層上のエピタキシャル層と、を有し、前記第1改質層および第2改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅がともに100nm以下であることを特徴とする。
ここで、前記半導体ウェーハはシリコンウェーハとすることができる。
また、前記半導体ウェーハ中のドーパント元素のピーク濃度は、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高いことが好ましい。
また、前記半導体ウェーハは、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハとしてもよく、この場合、前記第1改質層は前記シリコンエピタキシャル層のおもて面に位置し、前記第2改質層は前記シリコンウェーハの裏面に位置する。
また、前記半導体ウェーハおもて面からの深さが150nm以下の範囲内に、前記第1改質層における前記濃度プロファイルのピークが位置し、前記半導体ウェーハの裏面からの深さが150nm以下の範囲内に、前記第2改質層における前記濃度プロファイルのピークが位置することが好ましい。
さらに、前記第1改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であり、前記第2改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であることが好ましい。
ここで、前記第1および/または第2改質層に固溶した前記所定元素が炭素を含むことが好ましい。
この場合、前記所定元素がドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素であることが好ましい。
そして、本発明の固体撮像素子の製造方法は、上記いずれか1つの製造方法で製造されたエピタキシャルウェーハまたは上記いずれか1つのエピタキシャルウェーハの、おもて面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする。
本発明の半導体ウェーハの製造方法によれば、半導体ウェーハのおもて面に第1クラスターイオンを、裏面に第2クラスターイオンを照射して、この半導体ウェーハのおもて面に、第1クラスターイオンの構成元素からなる第1改質層を形成し、この半導体ウェーハの裏面に、第2クラスターイオンの構成元素からなる第2改質層を形成したので、この第1改質層および第2改質層がより高いゲッタリング能力を発揮することで、金属汚染を抑制することが可能な半導体エピタキシャルウェーハを製造することができ、また、この半導体エピタキシャルウェーハから高品質の固体撮像素子を製造することができる。
本発明の一実施形態による半導体エピタキシャルウェーハ100の製造方法を説明する摸式断面図である。 本発明の他の実施形態による半導体エピタキシャルウェーハ200の製造方法を説明する摸式断面図である。 (A)はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、(B)はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。 参考例1,2におけるSIMS測定で得られた炭素の濃度プロファイルである。 クラスターイオンを照射した実施例1におけるSIMS測定で得られた炭素の濃度プロファイルであり、(A)はおもて面側、(B)は裏面側を示す。 モノマーイオンを注入した比較例1におけるSIMS測定で得られた炭素の濃度プロファイルである。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図1および図2では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ10に対して第1および第2エピタキシャル層14,20の厚さを誇張して示す。
(半導体エピタキシャルウェーハの製造方法)
本発明の第1実施形態による半導体エピタキシャルウェーハ100の製造方法を図1に示す。本発明の半導体エピタキシャルウェーハの製造方法は、まず、第1工程として、半導体ウェーハ10のおもて面10Aに第1クラスターイオン16を照射して、半導体ウェーハ10のおもて面10Aに、このクラスターイオン16の構成元素からなる第1改質層18を形成し(図1(A),(B))、さらに半導体ウェーハ10の裏面10Bに第2クラスターイオン17を照射して、半導体ウェーハ10の裏面10Bに、このクラスターイオン17の構成元素からなる第2改質層19を形成する(図1(C),(D))。次に、第2工程として、半導体ウェーハ10の第1改質層18上にエピタキシャル層20を形成する(図1(F))。図1(F)は、この製造方法の結果得られた半導体エピタキシャルウェーハ100の模式断面図である。なお、第1改質層18を形成する前に第2改質層19を形成してもよく、形成の順序を問わない。上記第1工程は、第1改質層18および第2改質層19を形成することにより、半導体エピタキシャルウェーハ100のゲッタリング能力向上を目的とするものである。本明細書では、説明の便宜のため、第1改質層18を形成した後に第2改質層19を形成するものとして以降説明する。
半導体ウェーハ10としては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、おもて面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ10は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ10に炭素および/または窒素を添加してもよい。
さらに、半導体ウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。本実施形態では、半導体ウェーハ10中のドーパント元素のピーク濃度が、エピタキシャル層20中のドーパント元素のピーク濃度よりも高い半導体ウェーハ10を用いることが好ましい。例えばボロンが1.0×1018〜1.0×1020atoms/cmの高濃度でドープされたp+基板を用いることが好ましい。第1および第2改質層18,19のみならず、半導体ウェーハ10(p+基板)自体のゲッタリング能力も加わり、より高いゲッタリング能力を得ることができるからである。この場合、オートドープ防止のために、p+基板の裏面に酸化膜を形成することも好ましい。
なお、図1に示した第1実施形態は、半導体ウェーハ10として、おもて面10Aにエピタキシャル層を有しないバルク半導体ウェーハ12を用いる例である。
また、半導体ウェーハ10としては、図2(A)に示すように、バルク半導体ウェーハ12表面に半導体エピタキシャル層(第1エピタキシャル層)14が形成されたエピタキシャル半導体ウェーハを挙げることもできる。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。第1エピタキシャル層14は、厚さが0.1〜10μmの範囲内とすることが好ましく、0.2〜5μmの範囲内とすることがより好ましい。
この例として、本発明の第2実施形態による半導体エピタキシャルウェーハ200の製造方法は、図2に示すように、まず第1工程として、バルク半導体ウェーハ12の表面(少なくとも片面)に第1エピタキシャル層14が形成された半導体ウェーハ10のおもて面10Aに第1クラスターイオン16を照射して、半導体ウェーハのおもて面10A(本実施形態では第1エピタキシャル層14のおもて面10A)に、第1クラスターイオン16の構成元素からなる第1改質層18を形成し、半導体ウェーハの裏面10Bに、第2クラスターイオン17の構成元素からなる第2改質層19を形成する(図2(A)〜(E))。次に、第2工程として、半導体ウェーハ10の改質層18上に第2エピタキシャル層20を形成する(図2(G))。図2(G)は、この製造方法の結果得られた半導体エピタキシャルウェーハ200の模式断面図である。
ここで、本発明の特徴的工程は、図1(A)〜(D)および図2(B)〜(E)に示す、半導体ウェーハのおもて面10Aに第1クラスターイオン16を、裏面10Bに第2クラスターイオン17を照射して、第1改質層18および第2改質層19を形成する第1工程である。
上記第1工程を採用することの技術的意義を、作用効果とともに説明する。第1クラスターイオン16を照射した結果形成される第1改質層18は、第1クラスターイオン16の構成元素が半導体ウェーハ10の表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。同様に、第2クラスターイオン17を照射した結果形成される第2改質層19もゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やボロンなどの元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素やボロンを固溶すると、重金属の固溶度(遷移金属の飽和溶解度)が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やボロンにより重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
ここで、本発明では第1クラスターイオン16および第2クラスターイオン17を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができき、さらに回復熱処理も省略することができる。そのため、表裏面において、より高いゲッタリング能力を有する半導体エピタキシャルウェーハ100,200を製造することが可能となり、本製法により得られる半導体エピタキシャルウェーハ100,200から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥発生の抑制が期待できる。
なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。
本発明者らは、クラスターイオンを照射することにより、高いゲッタリング能力が得られる作用を以下のように考えている。
シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図3(B)に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね0.5〜1μm程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。なお、本明細書における「深さ方向」とは、おもて面側の深さ方向は、半導体ウェーハおもて面から裏面への方向を意味し、裏面側の深さ方向は、半導体ウェーハ裏面からおもて面への方向を意味する。
さらに、モノマーイオンは一般的に150〜2000keV程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。また、加速電圧が大きいほど、結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理(回復熱処理)を高温かつ長時間で行う必要がある。
一方、シリコンウェーハに、例えば炭素とボロンからなるクラスターイオンを照射する場合、図3(A)に示すように、第1クラスターイオン16は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびボロンが固溶する。なお、図3(A)では半導体ウェーハのおもて面10Aに照射する第1クラスターイオン16について図示したが、裏面に照射する第2クラスターイオン17でも同様の現象が起きる。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびボロンの濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびボロンが局所的に存在する領域(すなわち、改質層)の厚みは概ね500nm以下の領域(例えば50〜400nm程度)となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層20の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層20形成後の炭素およびボロンの濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない(後述の図5(A)参照)。その結果、炭素およびボロンの析出領域を局所的にかつ高濃度にすることができる。また、シリコンウェーハの表面近傍に改質層が形成されるため、より近接ゲッタリングが可能となる。その結果、より高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、一度のクラスターイオン照射処理により複数種のイオンを同時に照射できる利点もある。
また、クラスターイオン16は一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができるため、シリコンウェーハの結晶へ与えるダメージは小さい。さらに、上記のような注入メカニズムの相違にも起因して、クラスターイオン照射の方がモノマーイオン注入よりもシリコンウェーハ10の結晶性を乱さない。そのため、第1工程の後、シリコンウェーハ10に対して回復熱処理を行うことなく、シリコンウェーハ10をエピタキシャル成長装置に搬送して第2工程を行うことができる(図1(E),図2(F))。
クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川順三:ISBN978−4−339−00734−3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4−88686−217−9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4−526−05765−7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
以下で、第1クラスターイオン16および第2クラスターイオン17の照射条件について説明する。なお、下記に説明する照射元素、クラスターサイズ、加速電圧、ドーズ量などの照射条件に関して、第1クラスターイオン16の照射条件と第2クラスターイオン17の照射条件とは同じであっても異なっていてもよい。
照射元素の種類は特に限定されないが、より高いゲッタリング能力を得る観点から、第1および/または第2クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
照射元素としては炭素に加えてドーパント元素をさらに含むことが好ましく、照射元素としてのドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素であることが好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ボロンの場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なボロン源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ボロンおよび水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。
また、第1および/または第2クラスターイオンの加速電圧およびクラスターサイズを制御することにより、第1改質層18および第2改質層19における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。
本実施形態の第1工程では、高いゲッタリング能力を得る観点から、半導体ウェーハ10のおもて面10Aからの深さが150nm以下の範囲内に、第1改質層18における構成元素の深さ方向の濃度プロファイルのピークが位置するように、第1クラスターイオン16を照射し、裏面10Bからの深さが150nm以下の範囲内に、第2改質層19における構成元素の深さ方向の濃度プロファイルのピークが位置するように、第2クラスターイオン17を照射する。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素の合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。
ピーク位置を当該深さの範囲に設定するために必要な条件として、第1クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下が望ましい。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。また、第2クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下が望ましい。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。
なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧/電流値などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、第1クラスターイオン16の炭素のドーズ量は1×1013〜1×1016atoms/cmとし、好ましくは5×1015atoms/cm以下とする。1×1013atoms/cm未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、1×1016atoms/cm超えの場合、エピタキシャル層20のおもて面に大きなダメージを与えるおそれがあるからである。また、第2クラスターイオン17の炭素のドーズ量は1×1013〜1×1016atoms/cmとするが、半導体ウェーハの裏面への照射であるため、裏面に対するダメージが多少大きくなっても、エピタキシャル層20の品質に影響を及ぼすことはないため、より高いゲッタリング能力を付与する観点から1.0×1014atoms/cm以上とすることが好ましい。
本発明によれば、既述のとおり、RTAやRTOなどの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャルシリコン層20を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、シリコンウェーハ10の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度でシリコンウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークによりシリコンウェーハ10の結晶性を十分回復させることができる。
もちろん第1工程の後、第2工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい(図1(E),図2(F))。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下行えばよい。ここで、熱処理温度を900℃以上1200℃以下とするのは、900℃未満では、結晶性の回復効果が得られにくいためであり、一方、1200℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を10秒以上1時間以下とするのは、10秒未満では回復効果が得られにくいためであり、一方、1時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。
このような回復熱処理は、例えば、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、15分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン16の照射条件を考慮して適切なものを選択すればよい。
本実施形態の第2工程において、第1改質層18上に形成する第2エピタキシャル層20としては、シリコンエピタキシャル層が挙げられ、ここに含まれるドーパント元素のピーク濃度は、既述のとおり半導体ウェーハ10に添加されたドーパント元素のピーク濃度よりも低い。第2エピタキシャル層は、例えば以下の条件により形成することができる。水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の温度範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。第2エピタキシャル層中のドーパント濃度は、エピタキシャル成長中のドーパントガスの導入量で調整できる。ドーパントガスとしては、例えばボロンドープの場合ジボランガス(B)を、リンドープの場合ホスフィン(PH)を用いることができる。第2エピタキシャル層20は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハ10からのドーパントの外方拡散により第2エピタキシャル層20の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。第2エピタキシャル層20は裏面照射型固体撮像素子を製造するためのデバイス層となる。
なお、図2に示す第2実施形態では、第1クラスターイオン照射をバルク半導体ウェーハ12ではなく第1エピタキシャル層14に行うことも特徴の1つである。バルク半導体ウェーハはエピタキシャル層に比べて酸素濃度が2桁程度高い。そのため、バルク半導体ウェーハ中に形成された改質層は、エピタキシャル層に形成された第1改質層よりも多くの酸素が拡散され、多くの酸素を捕獲する。捕獲された酸素はデバイス工程中に捕獲サイトから再放出され、デバイスの活性領域に拡散し、点欠陥を形成するため、デバイスの電気特性に悪影響を与える。したがって、固溶酸素濃度が低いエピタキシャル層にクラスターイオンを照射し、酸素の拡散の影響をほとんど無視できるエピタキシャル層にゲッタリング層を形成することがデバイス工程において重要な設計条件となる。
(半導体エピタキシャルウェーハ)
次に、上記製造方法により得られる半導体エピタキシャルウェーハ100,200について説明する。第1実施形態による半導体エピタキシャルウェーハ100および第2実施形態による半導体エピタキシャルウェーハ200は、図1(F)および図2(G)に示すように、半導体ウェーハ10と、この半導体ウェーハ10のおもて面10Aに形成された、半導体ウェーハ10中に所定元素が固溶してなる第1改質層18と、半導体ウェーハ10の裏面10Bに形成された、半導体ウェーハ10中に所定元素が固溶してなる第2改質層19と、第1改質層18上のエピタキシャル層20と、を有する。そして、第1改質層18および第2改質層19における所定元素の深さ方向の濃度プロファイルの半値幅W,Wがともに100nm以下であることを特徴とする。
すなわち、本発明の製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができるため、上記半値幅W,Wをともに100nm以下とすることが可能となった。下限としては10nmと設定することができる。なお、本明細書において、「所定元素の濃度プロファイル」は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)にて測定した深さ方向の各元素の濃度分布を意味する。また、おもて面側の「濃度プロファイルの半値幅」は、測定精度を考慮して、エピタキシャル層の厚さが1μm超の場合は、エピタキシャル層を1μmに薄膜化した状態で、SIMSにて所定元素の濃度プロファイルを測定したときの半値幅とする。
固溶する所定元素としては、半導体ウェーハの主材料(シリコンウェーハの場合、シリコン)以外の元素であれば特に限定されないが、炭素を含むことが好ましく、さらにドーパント元素として、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素を含むことが好ましいのは既述のとおりである。
より高いゲッタリング能力を得る観点から、半導体エピタキシャルウェーハ100,200のいずれも、半導体ウェーハ10のおもて面からの深さが150nm以下の範囲内に、第1改質層18における所定元素の濃度プロファイルのピークが位置し、半導体ウェーハ10の裏面からの深さが150nm以下の範囲内に、第2改質層19における所定元素の濃度プロファイルのピークが位置することが好ましい。第1改質層18における所定元素の濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であることが好ましく、1×1017〜1×1022atoms/cmの範囲内がより好ましく、1×1019〜1×1021atoms/cmの範囲内がさらに好ましい。また、第2改質層19における所定元素の濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であることが好ましく、1×1017〜1×1022atoms/cmの範囲内がより好ましく、1×1019〜1×1021atoms/cmの範囲内がさらに好ましい。
また、第1改質層18および第2改質層19の深さ方向厚みは、概ね30〜400nmの範囲内とすることができる。
半導体ウェーハ10の比抵抗は1.0〜50mΩ・cmが好ましく、5.0〜30mΩ・cmがより好ましい。半導体ウェーハ10におけるドーパント元素のピーク濃度は、1.0×1018〜1.0×1020atoms/cmが好ましく、1.0×1018〜1.0×1019atoms/cm以上がより好ましい。また、エピタキシャル層20におけるドーパント元素のピーク濃度は、1.0×1013〜1.0×1016atoms/cmが好ましく、5.0×1013〜1.0×1015atoms/cm以下がより好ましい。ドーパント元素は特に限定されないが、リン、ボロンを用いることができる。
本実施形態の半導体エピタキシャルウェーハ100,200によれば、従来に比べ表裏面において高いゲッタリング能力を発揮することで、金属汚染をより抑制することが可能となる。
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルウェーハまたは上記のエピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100,200の第2エピタキシャル層14に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
(参考例1)
CZ単結晶から得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C1414)よりCクラスターを生成、イオン化して、ドーズ量9.0×1013Clusters/cm(炭素のドーズ量4.5×1014atoms/cm)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハに照射した。
(参考例2)
参考例1と同じシリコンウェーハに対して、クラスターイオン照射に替えて、COを材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.0×1013atoms/cm、加速電圧300keV/atomの条件で、シリコンウェーハに照射した。
(SIMS測定結果)
上記参考例1,2で作製したサンプルについて、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定を行い、図4に参考に示す炭素の濃度プロファイルを得た。なお、横軸の深さはシリコンウェーハのおもて面をゼロとしている。図4から明らかなように、クラスターイオン照射をした参考例1では、炭素濃度プロファイルがシャープであるが、モノマーイオン注入をした参考例2では、炭素濃度プロファイルがブロードである。また、参考例2に比べて参考例1では、炭素の濃度プロファイルのピーク濃度が高く、ピーク位置もより半導体ウェーハ表面近傍に位置している。このことから、エピタキシャル層形成後も、各元素の濃度プロファイルの傾向は同様となることが推定される。
(実施例1)
CZ単結晶から得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント種類:リン、ドーパント濃度:1×1015atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、第1クラスターイオンとしてジベンジル(C1414)よりCクラスターイオンを生成し、ドーズ量9.0×1013Clusters/cm(炭素のドーズ量4.5×1014atoms/cm)、炭素1原子あたり14.8keV/atomの照射条件でシリコンウェーハのおもて面に照射した。次に、第2クラスターイオンとして、第1クラスターイオンと同様にジベンジル(C1414)よりCクラスターイオンを生成し、炭素のドーズ量9.0×1013Clusters/cm、炭素1原子あたり14.8keV/atomの照射条件でシリコンウェーハの裏面に照射した。その後、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、1000〜1150℃でCVD法により、シリコンウェーハ上にシリコンのエピタキシャル層(厚さ:8μm、ドーパント種類:リン、ドーパント濃度:1×1015atoms/cm)をエピタキシャル成長させ、本発明に従うシリコンエピタキシャルウェーハを作製した。
(実施例2)
シリコンウェーハの表裏面に照射するクラスターイオンのドーズ量を6.0×1013Clusters/cmとした以外は、実施例1と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
(実施例3)
表裏面へのCのクラスターイオン照射に替えてCクラスターイオン照射とした以外は、実施例1と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
(実施例4)
シリコンウェーハの表裏面に照射するクラスターイオンのドーズ量を6.0×1013Clusters/cmとした以外は、実施例3と同様にして本発明に従うシリコンエピタキシャルウェーハを作製した。
(比較例1)
シリコンウェーハの表裏面へのクラスターイオン照射に替えて、COを材料ガスとして、炭素のモノマーイオンを生成し、シリコンウェーハのおもて面のみへ、注入エネルギーを300keV/atomとして注入した以外は、実施例1と同様にして比較例にかかるシリコンエピタキシャルウェーハを作製した。
(比較例2)
炭素のモノマーイオンのドーズ量を6.0×1013atoms/cmとした以外は、比較例1と同様にして比較例にかかるシリコンエピタキシャルウェーハを作製した。
(評価方法および評価結果)
上記実施例および比較例で作製した各サンプルについて評価を行った。評価方法を以下に示す。
(1)SIMS測定
まず、クラスターイオン照射と、モノマーイオン注入とにおける、炭素濃度プロファイルの相違を明らかにするため、代表例として、実施例1および比較例1について、SIMS測定を行った。得られた炭素濃度プロファイルを図5(A),(B)および図(6)に示す。ここで、図5(A)および図6の横軸の深さはエピタキシャルシリコンウェーハのエピタキシャル層おもて面をゼロとしており、図5(B)の横軸の深さはシリコンウェーハの裏面をゼロとしている。
また、実施例1〜4および比較例1,2で作成した各サンプルについて、エピタキシャル層を1μmまで薄膜化した後にSIMS測定したときのおもて面側の炭素濃度プロファイルの半値幅、ピーク位置(エピタキシャル層を除いたシリコンウェーハおもて面からのピーク深さ)、ピーク濃度を表1に示す。実施例1〜4については裏面側の炭素濃度プロファイルの半値幅、ピーク位置、ピーク濃度も表1に示す。
(2)ゲッタリング能力評価
作製した各サンプルのエピタキシャル層おもて面およびシリコンウェーハの裏面を、Ni汚染液(1.0×1013atoms/cm)でスピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の拡散熱処理を施した。その後、おもて面および裏面のそれぞれをSIMS測定してゲッタリング性能を評価した。Niの捕獲量(SIMSプロファイルの積分値)を以下のようにそれぞれ分類して、評価基準とした。評価結果を表1に示す。
◎:1×1012atoms/cm以上
○:7.5×1011atoms/cm以上〜1×1012atoms/cm未満
△:7.5×1011atoms/cm未満
−:未評価
Figure 2017175145
(評価結果の考察)
図5(A),(B)と、図6とを比較すると、クラスターイオン照射により、実施例1では炭素が局所的かつ高濃度に固溶した改質層がおもて面および裏面の両方に形成されることが分かる。そして、表1に示すように、実施例1〜4は、おもて面および裏面において、炭素の濃度プロファイルの半値幅がいずれも100nm以下であるために、比較例1,2よりも優れたゲッタリング能力を表裏面において発揮していることが分かる。一方、比較例1,2では、おもて面側のみでしかNiを捕獲できておらず、そのゲッタリング能力も実施例1〜4の表側のゲッタリング能力より劣る。
本発明によれば、より高いゲッタリング能力を発揮することで金属汚染を抑制することが可能な半導体エピタキシャルウェーハおよびその製造方法、並びに、この半導体エピタキシャルウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することができる。
10 半導体ウェーハ
10A 半導体ウェーハのおもて面
10B 半導体ウェーハの裏面
12 バルク半導体ウェーハ
14 第1エピタキシャル層
16 第1クラスターイオン
17 第2クラスターイオン
18 第1改質層
19 第2改質層
20 (第2)エピタキシャル層
100 半導体エピタキシャルウェーハ
200 半導体エピタキシャルウェーハ

Claims (17)

  1. 半導体ウェーハのおもて面に第1クラスターイオンを、裏面に第2クラスターイオンを照射して、該半導体ウェーハのおもて面に、前記第1クラスターイオンの構成元素からなる第1改質層を形成し、該半導体ウェーハの裏面に、前記第2クラスターイオンの構成元素からなる第2改質層を形成する第1工程と、
    前記半導体ウェーハの前記第1改質層上にエピタキシャル層を形成する第2工程と、
    を有し、
    前記第1クラスターイオンおよび第2クラスターイオンは、構成元素がともに炭素および水素からなることを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記半導体ウェーハが、シリコンウェーハである請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記半導体ウェーハ中のドーパント元素のピーク濃度が、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高い請求項1または2に記載の半導体エピタキシャルウェーハの製造方法。
  4. 前記半導体ウェーハが、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第1工程において前記第1改質層は前記シリコンエピタキシャル層のおもて面に形成され、前記第2改質層は前記シリコンウェーハの裏面に形成される請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  5. 前記第1工程の後、前記半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、前記半導体ウェーハをエピタキシャル成長装置に搬送して前記第2工程を行う請求項1〜4のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
  6. 前記第1工程の後、前記第2工程の前に、前記半導体ウェーハに対して結晶性回復のための熱処理を行う請求項1〜4のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
  7. 前記第1および/または第2クラスターイオンが、構成元素としてドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素である請求項1〜6のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
  8. 前記第1クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が5.0×1015atoms/cm以下である請求項1〜7のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
  9. 前記第2クラスターイオンの照射条件は、炭素1原子あたりの加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1014atoms/cm以上である請求項1〜8のいずれか1項に記載の半導体エピタキシャルウェーハの製造方法。
  10. 半導体ウェーハと、該半導体ウェーハのおもて面に形成された、該半導体ウェーハ中に所定元素が固溶してなる第1改質層と、前記半導体ウェーハの裏面に形成された、前記半導体ウェーハ中に所定元素が固溶してなる第2改質層と、前記第1改質層上のエピタキシャル層と、を有し、
    前記第1改質層および第2改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅がともに100nm以下であり、
    前記第1改質層は構成元素が炭素および水素からなる第1クラスターイオン照射により形成されてなり、前記第2改質層は構成元素が炭素および水素からなる第2クラスターイオン照射により形成されてなることを特徴とする半導体エピタキシャルウェーハ。
  11. 前記半導体ウェーハが、シリコンウェーハである請求項10に記載の半導体エピタキシャルウェーハ。
  12. 前記半導体ウェーハ中のドーパント元素のピーク濃度が、前記エピタキシャル層中のドーパント元素のピーク濃度よりも高い請求項10または11に記載の半導体エピタキシャルウェーハ。
  13. 前記半導体ウェーハが、シリコンウェーハのおもて面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第1改質層は前記シリコンエピタキシャル層のおもて面に位置し、前記第2改質層は前記シリコンウェーハの裏面に位置する請求項10に記載の半導体エピタキシャルウェーハ。
  14. 前記半導体ウェーハのおもて面からの深さが150nm以下の範囲内に、前記第1改質層における前記濃度プロファイルのピークが位置し、前記半導体ウェーハの裏面からの深さが150nm以下の範囲内に、前記第2改質層における前記濃度プロファイルのピークが位置する請求項10〜13のいずれか1項に記載の半導体エピタキシャルウェーハ。
  15. 前記第1改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上であり、前記第2改質層における前記濃度プロファイルのピーク濃度が、1×1015atoms/cm以上である請求項10〜14のいずれか1項に記載の半導体エピタキシャルウェーハ。
  16. 前記所定元素がドーパント元素をさらに含み、前記ドーパント元素は、ボロン、リン、砒素およびアンチモンからなる群より選択された1または2以上の元素である請求項10〜15のいずれか1項に記載の半導体エピタキシャルウェーハ。
  17. 請求項1〜9のいずれか1項に記載の製造方法で製造されたエピタキシャルウェーハまたは請求項10〜16のいずれか1項に記載のエピタキシャルウェーハの、おもて面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2017091477A 2017-05-01 2017-05-01 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Withdrawn JP2017175145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017091477A JP2017175145A (ja) 2017-05-01 2017-05-01 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017091477A JP2017175145A (ja) 2017-05-01 2017-05-01 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012249652A Division JP6289805B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (1)

Publication Number Publication Date
JP2017175145A true JP2017175145A (ja) 2017-09-28

Family

ID=59973496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017091477A Withdrawn JP2017175145A (ja) 2017-05-01 2017-05-01 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP2017175145A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200074964A (ko) * 2018-02-27 2020-06-25 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법 및 반도체 디바이스의 제조 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166032A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 半導体基板
JPH06163556A (ja) * 1992-11-26 1994-06-10 Nec Corp 半導体装置
JP2001177086A (ja) * 1999-12-21 2001-06-29 Sony Corp 撮像素子及びその製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009038124A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
WO2010016457A1 (ja) * 2008-08-06 2010-02-11 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法
JP2010034330A (ja) * 2008-07-29 2010-02-12 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2010541247A (ja) * 2007-09-27 2010-12-24 ティーイーエル エピオン インコーポレイテッド 半導体デバイスにおける電気漏れ特性の改善及びエレクトロマイグレーションの抑制を行う方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012049397A (ja) * 2010-08-27 2012-03-08 Sumco Corp シリコンウェーハの製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166032A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 半導体基板
JPH06163556A (ja) * 1992-11-26 1994-06-10 Nec Corp 半導体装置
JP2001177086A (ja) * 1999-12-21 2001-06-29 Sony Corp 撮像素子及びその製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009038124A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2010541247A (ja) * 2007-09-27 2010-12-24 ティーイーエル エピオン インコーポレイテッド 半導体デバイスにおける電気漏れ特性の改善及びエレクトロマイグレーションの抑制を行う方法
JP2010034330A (ja) * 2008-07-29 2010-02-12 Sumco Corp エピタキシャルウェーハおよびその製造方法
WO2010016457A1 (ja) * 2008-08-06 2010-02-11 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012049397A (ja) * 2010-08-27 2012-03-08 Sumco Corp シリコンウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200074964A (ko) * 2018-02-27 2020-06-25 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법 및 반도체 디바이스의 제조 방법
KR102382500B1 (ko) 2018-02-27 2022-04-01 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법 및 반도체 디바이스의 제조 방법

Similar Documents

Publication Publication Date Title
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076933A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR101917347B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법 및 고체 촬상 소자의 제조 방법
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180531